CN111799154A - 背照式图像传感器的制造方法 - Google Patents
背照式图像传感器的制造方法 Download PDFInfo
- Publication number
- CN111799154A CN111799154A CN202010686647.XA CN202010686647A CN111799154A CN 111799154 A CN111799154 A CN 111799154A CN 202010686647 A CN202010686647 A CN 202010686647A CN 111799154 A CN111799154 A CN 111799154A
- Authority
- CN
- China
- Prior art keywords
- layer
- image sensor
- epitaxial layer
- illuminated image
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 171
- 235000012431 wafers Nutrition 0.000 description 91
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
本发明提供了一种背照式图像传感器的制造方法。所述制造方法通过在背照式图像传感器的像素晶圆的外延层表面上正式设置用于形成深槽的第二光刻胶层之前，先在所述像素晶圆的边缘区域设置第一光刻胶层，从而在后续形成第二光刻胶层之后，可以在以第二光刻胶层为掩膜的深槽刻蚀工艺中，利用第一光刻胶层有效保护边缘区域的所述外延层，避免边缘区域的外延层损耗，进而避免了后续背面通道刻蚀工艺将边缘区域的外延层刻穿而露出像素晶圆中的金属互连层，导致金属互连层受到腐蚀而影响器件性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种背照式图像传感器的制造方法。
背景技术
在半导体技术领域，堆栈式CMOS图像传感器(Ultra-Thin Stacked CMOS ImageSensor,UTS CIS)由逻辑(logic)晶圆与像素(pixel)晶圆分开制造后键合而成，由于逻辑晶圆与像素晶圆分开制造，因此制造工艺灵活且成本低，另具有晶圆可用面积大及多功能晶圆可集成在一起的优点，受到业界青睐。
目前，在UTS的生产线上，通常需要对键合之后的逻辑晶圆和像素晶圆进行晶圆边缘裁剪(Trim)或者背面减薄处理，以使键合之后的像素晶圆的边缘区域减薄到指定的厚度。但是，晶圆边缘裁剪工艺或者晶圆背面减薄处理的工艺会导致像素晶圆表面上外延层的边缘处厚度变薄，造成在深槽隔离刻蚀工艺中涂布在此处的光刻胶很薄，在后续的深槽隔离刻蚀工艺中，会造成边缘处外延层的丢失，从而导致在后续的背面通道刻蚀工艺时，外延层边缘处被刻穿，使外延层下方的金属互连层(多为铜互连层)受到刻蚀损耗，进而影响产品性能。
综上所述，如何提供一种能解决堆栈式CMOS图像传感器工艺中晶圆边缘缺陷问题的方法，是目前本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种背照式图像传感器的制造方法，以解决因背照式图像传感器工艺中晶圆边缘的膜层相对中心区域过薄时，后续的深槽刻蚀工艺消耗外延层而影响产品性能的问题。
为解决上述技术问题，本发明提供一种背照式图像传感器的制造方法，包括：
提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的像素晶圆和逻辑晶圆，所述像素晶圆包括一外延层，所述像素晶圆的边缘区域的外延层的厚度小于其中心区域的外延层的厚度；
在所述外延层上形成第一光刻胶层，并对所述第一光刻胶层进行曝光和显影工艺，保留所述像素晶圆的边缘区域的第一光刻胶层；
在所述外延层上形成第二光刻胶层，并对所述第二光刻胶层进行曝光和显影工艺；以及，
以所述第一光刻胶层和第二光刻胶层为掩膜，执行深槽隔离刻蚀工艺，在所述外延层中形成深槽。
可选的，所述第一光刻胶层为负光刻胶层。
可选的，所述第二光刻胶层为正光刻胶层。
可选的，所述像素晶圆还可以包括介质层以及嵌设在所述介质层中的金属互连层，所述介质层形成于所述外延层面向所述逻辑晶圆的一面上。
可选的，在所述执行深槽隔离刻蚀工艺之后，还可以包括：
在所述形成的深槽内部以及所述外延层上形成隔离层，并在所述隔离层上执行背面通道刻蚀工艺，以便在所述外延层上形成焊盘开口，所述焊盘开口暴露出所述金属互连层的部分表面。
可选的，在形成所述焊盘开口后，还可以包括：在所述焊盘开口中填充导电金属，以形成与所述金属互连层电性接触的焊盘。
可选的，在所述焊盘开口中填充导电金属之前，先在所述焊盘开口的侧壁上形成绝缘介质层。
可选的，所述金属互连层的材料包括铜。
可选的，所述外延层的材料包括硅和/或锗。
可选的，提供一背照式图像传感器堆叠结构的步骤可以包括：
提供具有所述外延层的像素晶圆，将所述像素晶圆背向所述外延层的一面键合到所述逻辑晶圆上；以及，至少对所述像素晶圆边缘区域的外延层进行减薄处理。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
本发明提供的背照式图像传感器的制造方法，通过在背照式图像传感器的像素晶圆的外延层表面上正式设置用于形成深槽的第二光刻胶层之前，先在所述像素晶圆的边缘区域设置第一光刻胶层，从而在后续形成第二光刻胶层之后，可以在以第二光刻胶层为掩膜的深槽刻蚀工艺中，利用第一光刻胶层有效保护边缘区域的所述外延层，避免边缘区域的外延层损耗，进而避免了后续背面通道刻蚀工艺将边缘区域的外延层刻穿而露出像素晶圆中的金属互连层，导致金属互连层受到腐蚀而影响器件性能。
附图说明
图1为本发明一实施例中的背照式图像传感器的制造方法的流程图；
图2a～图2d为一种背照式图像传感器在制造过程中的结构示意图；
图3为本发明一实施例中的环形的第一光刻胶层显影烘烤后的俯视图。
其中，附图标记如下：
100-像素晶圆； 200-逻辑晶圆；
110-外延层； 120-介质层；
121-金属互连层； 130’和130-第一光刻胶层；
140-第二光刻胶层。
具体实施方式
承如背景技术所述，目前，在许多图像传感器(特别是背照式CMOS图像传感器(CIS))的情况下，需要在晶圆级别将两片晶圆面对面键合在一起。例如，将一片包含逻辑管芯(die)的逻辑晶圆(logic wafer)和一片包含像素管芯的像素晶圆(pixel wafer)键合在一起，键合界面一般为电介质层与电介质层(例如TEOS与TEOS，TEOS与氮化硅等)。在完成整个晶圆级的制造工艺之后，将堆叠的晶圆边缘进行晶圆边缘裁剪(Trim)或者背面减薄处理，以使键合之后的像素晶圆的边缘区域减薄到指定的厚度。但是，晶圆边缘裁剪或者背面减薄处理工艺会导致像素晶圆边缘区域的外延层的厚度变薄，造成在深槽隔离刻蚀工艺中涂布在此处的光刻胶很薄，则在深槽隔离刻蚀工艺时，会造成边缘处外延层的丢失，从而导致在后续的背面通道刻蚀工艺时，边缘处的外延层被刻穿，使像素晶圆中位于外延层下方的金属互连层暴露出来，遭到腐蚀，进而影响产品性能。
为此，本发明提供了一种背照式图像传感器的制造方法，以解决晶圆边缘的膜层相对中心区域过薄时，后续的深槽刻蚀工艺消耗外延层而影响产品性能的问题。例如参考图1所示，本发明所提供的背照式图像传感器的制造方法包括以下步骤：
步骤S100，提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的像素晶圆和逻辑晶圆，所述像素晶圆包括一外延层，所述像素晶圆的边缘区域的外延层的厚度小于其中心区域的外延层的厚度；
步骤S200，在所述外延层上形成第一光刻胶层，并对所述第一光刻胶层进行曝光和显影工艺，保留所述像素晶圆的边缘区域的第一光刻胶层；
步骤S300，在所述外延层上形成第二光刻胶层，并对所述第二光刻胶层进行曝光和显影工艺；
步骤S400，以所述第一光刻胶层和第二光刻胶层为掩膜，执行深槽隔离刻蚀工艺，在所述外延层中形成深槽。
即，本发明提供的背照式图像传感器的制造方法，通过在背照式图像传感器的像素晶圆的外延层表面上正式设置用于形成深槽的第二光刻胶层之前，先在所述像素晶圆的边缘区域设置第一光刻胶层，从而在后续形成第二光刻胶层之后，可以在以第二光刻胶层为掩膜的深槽刻蚀工艺中，利用第一光刻胶层有效保护边缘区域的所述外延层，避免边缘区域的外延层损耗，进而避免了后续背面通道刻蚀工艺将边缘区域的外延层刻穿而露出像素晶圆中的金属互连层，导致金属互连层受到腐蚀而影响器件性能。具体而言，由于在后续刻蚀工艺正常的涂胶曝光显影之前，晶片边缘处已经涂覆了一层第一光刻胶层，因此，在形成第二光刻胶层之后，所述像素晶圆边缘处的光阻总厚度增高，则在DTI-ET过程中可以有效地保护边缘处的外延层；从而在后续背面通道刻蚀工艺时不会刻蚀到边缘处的外延层下方的金属互连层。
以下结合附图和具体实施例对本发明提出的改善背照式图像传感器工艺中晶片边缘缺陷的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a～图2d为本发明一实施例中的一种背照式图像传感器在制造过程中的结构示意图。
在步骤S100中，具体参考图2a所示，提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的像素晶圆100和逻辑晶圆200，所述像素晶圆100包括一外延层110，所述像素晶圆100的边缘区域的外延层110的厚度小于其中心区域的外延层110的厚度。
本实施例中，所述背照式图像传感器堆叠结构可以是背照式图像传感器工艺中已经完成部分工艺的半导体结构。其中，逻辑晶圆200为支撑衬底，且其可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，逻辑晶圆200也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。逻辑晶圆200中可以已形成有CMOS电路等相关结构。
需要进一步说明的是，本发明实施例中提供一背照式图像传感器堆叠结构的步骤可以包括：提供具有所述外延层的像素晶圆，将所述像素晶圆背向所述外延层的一面键合到所述逻辑晶圆上；以及，至少对所述像素晶圆边缘区域的外延层进行减薄处理。
进一步的，继续参考图2a所示，所述像素晶圆100还可以包括形成于所述外延层110上的介质层120以及嵌设在所述介质层120中的金属互连层121。外延层110的材料可以是硅、锗或者硅锗等。
其中，所述介质层形成于所述外延层面向所述逻辑晶圆的一面上。
可以理解的是，尽管图中未示出，但是本发明实施例中的所述背照式图像传感器堆叠结构上还可以形成有其它层或构件，例如，隔离结构、栅极结构、接触孔、层间电介质层、下层金属连线和通孔等等。
需要进一步说明的是，由于堆栈式CMOS图像传感器由逻辑晶圆与像素晶圆分开制造后键合而成的，因此作为一种示例，步骤S100的过程包括：首先，提供像素晶圆100和逻辑晶圆200，所述像素晶圆包括半导体衬底以及依次形成在半导体衬底的上表面上的外延层110和介质层120，所述介质层中形成有金属互连结构，然后将介质层120所在面作为像素晶圆的正面，与逻辑晶圆键合；之后，通过背面减薄工艺，从所述像素晶圆的背面，将键合之后的像素晶圆的半导体衬底去除，并进一步通过背面减薄工艺或者晶圆边缘裁剪工艺，从所述像素晶圆的背面，将暴露出来的外延层的边缘区减薄到指定的厚度，从而形成如图2a所示的结构。此时，介质层120位于逻辑晶圆200和外延层110之间。
本实施例中，金属互连层可以包含多层金属连线。示例性的，本发明实施例中的金属互连层121中包含三层金属连线，分别为金属连线M1、金属连线M2和金属连线M3。
需要说明的是，同一层所述金属连线之间通过介质层120绝缘隔离，相邻两层金属互连线通过介质层120中的导电插塞(未图示)电线连接。
进一步的，所述金属互连层的材料可选用铜。
在步骤S200中，具体参考图2b和图2c所示，在所述外延层110上形成第一光刻胶层130，并对所述第一光刻胶层130进行曝光和显影工艺，仅保留所述像素晶圆100的边缘区域的第一光刻胶层130’。
本实施例中，先在所述外延层110的整个表面上形成一层具有一定厚度的第一光刻胶层130，其形成方法例如可以是旋涂法。接着，可以根据实际情况对第一光刻胶层130进行晶片边缘曝光工艺，使得仅在外延层110上形成预设宽度的环形的第一光刻胶层130’被保留。
进一步的，所述第一光刻胶层可以为负光刻胶层。
其中，边缘曝光工艺的具体方法例如以强光照射到像素晶圆100的边缘区，对晶片边缘区的负性光刻胶层130’进行曝光，之后对整个像素晶圆100进行显影烘烤工艺。
其中，曝光工艺的光源波长可以为G-line，I-line，KRF或ARF，所用的光刻胶可以为G-line，Iline，KRF或ARF类型。
需要说明的是，由于负性光刻胶层的特性经曝光后晶片边缘的负性光刻胶层得以保留，从而形成了环形的第一光刻胶层130’，如图3所示。
进一步的，环形的第一光刻胶层130’的预设宽度可以根据实际情况确定，本实施例中，所述环形的第一光刻胶层130’的预设宽度取值范围可以为3mm～5mm。
本实施例中，由于在后续刻蚀工艺正常的涂胶曝光显影之前，像素晶圆100边缘处已经涂覆了一层负性光刻胶，因此，所述晶片边缘处的光阻总厚度增高，则在DTI-ET过程中可以有效地保护下方的外延层；从而在后续背面通道刻蚀工艺时不会刻蚀到下方的金属互连层。
在步骤S300中，具体参考图2d，在所述外延层上形成第二光刻胶层140，并对所述第二光刻胶层140进行曝光和显影工艺。
进一步的，所述第二光刻胶层为正光刻胶层。第二光刻胶层140中形成有用于定义深槽的图案。
在步骤S400，以所述第一光刻胶层和第二光刻胶层为掩膜，执行深槽隔离刻蚀工艺，在所述外延层110中形成深槽(未图示)。
进一步的，在所述执行深槽隔离刻蚀工艺之后，还可以包括：
在所述形成的深槽内部以及所述延迟层110上形成隔离层(未图示)，并在所述隔离层上执行背面通道刻蚀工艺，以便在所述外延层110上形成焊盘开口(未图示)。
其中，所述焊盘开口暴露出所述金属互连层的部分表面。
进一步的，在形成所述焊盘开口后，还可以在所述焊盘开口中填充导电金属，以形成与所述金属互连层电性接触的焊盘。
进一步的，在所述焊盘开口中填充导电金属之前，可以先在所述焊盘开口的侧壁上形成绝缘介质层。
综上所述，本发明提供的背照式图像传感器的制造方法，通过在背照式图像传感器的像素晶圆的外延层表面上正式设置用于形成深槽的第二光刻胶层之前，先在所述像素晶圆的边缘区域设置第一光刻胶层，从而在后续形成第二光刻胶层之后，可以在以第二光刻胶层为掩膜的深槽刻蚀工艺中，利用第一光刻胶层有效保护边缘区域的所述外延层，避免边缘区域的外延层损耗，进而避免了后续背面通道刻蚀工艺将边缘区域的外延层刻穿而露出像素晶圆中的金属互连层，导致金属互连层受到腐蚀而影响器件性能。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种背照式图像传感器的制造方法，其特征在于，包括：
提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的像素晶圆和逻辑晶圆，所述像素晶圆包括一外延层，所述像素晶圆的边缘区域的外延层的厚度小于其中心区域的外延层的厚度；
在所述外延层上形成第一光刻胶层，并对所述第一光刻胶层进行曝光和显影工艺，保留所述像素晶圆的边缘区域的第一光刻胶层；
在所述外延层上形成第二光刻胶层，并对所述第二光刻胶层进行曝光和显影工艺；以及，
以所述第一光刻胶层和第二光刻胶层为掩膜，执行深槽隔离刻蚀工艺，在所述外延层中形成深槽。
2.如权利要求1所述的背照式图像传感器的制造方法，其特征在于，所述第一光刻胶层为负光刻胶层。
3.如权利要求1所述的背照式图像传感器的制造方法，其特征在于，所述第二光刻胶层为正光刻胶层。
4.如权利要求1所述的背照式图像传感器的制造方法，其特征在于，
所述像素晶圆还包括介质层以及嵌设在所述介质层中的金属互连层，所述介质层形成于所述外延层面向所述逻辑晶圆的一面上。
5.如权利要求4所述的背照式图像传感器的制造方法，其特征在于，在所述执行深槽隔离刻蚀工艺之后，还包括：
在所述形成的深槽内部以及所述外延层上形成隔离层，并在所述隔离层上执行背面通道刻蚀工艺，以便在所述外延层上形成焊盘开口，所述焊盘开口暴露出所述金属互连层的部分表面。
6.如权利要求5所述的背照式图像传感器的制造方法，其特征在于，在形成所述焊盘开口后，还包括：在所述焊盘开口中填充导电金属，以形成与所述金属互连层电性接触的焊盘。
7.如权利要求6所述的背照式图像传感器的制造方法，其特征在于，在所述焊盘开口中填充导电金属之前，先在所述焊盘开口的侧壁上形成绝缘介质层。
8.如权利要求5所述的背照式图像传感器的制造方法，其特征在于，所述金属互连层的材料包括铜。
9.如权利要求1所述的背照式图像传感器的制造方法，其特征在于，所述外延层的材料包括硅和/或锗。
10.如权利要求1所述的背照式图像传感器的制造方法，其特征在于，提供一背照式图像传感器堆叠结构的步骤包括：
提供具有所述外延层的像素晶圆，将所述像素晶圆背向所述外延层的一面键合到所述逻辑晶圆上；以及，
至少对所述像素晶圆边缘区域的外延层进行减薄处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010686647.XA CN111799154A (zh) | 2020-07-16 | 2020-07-16 | 背照式图像传感器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010686647.XA CN111799154A (zh) | 2020-07-16 | 2020-07-16 | 背照式图像传感器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111799154A true CN111799154A (zh) | 2020-10-20 |
Family
ID=72807775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010686647.XA Pending CN111799154A (zh) | 2020-07-16 | 2020-07-16 | 背照式图像传感器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799154A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040166677A1 (en) * | 2003-02-24 | 2004-08-26 | International Business Machines Corporation | Process to suppress lithography at a wafer edge |
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US20150004738A1 (en) * | 2012-01-17 | 2015-01-01 | Sony Corporation | Method of manufacturing semiconductor device |
| CN108364908A (zh) * | 2018-01-31 | 2018-08-03 | 德淮半导体有限公司 | 一种硅通孔形成方法及图像传感器 |
-
2020
- 2020-07-16 CN CN202010686647.XA patent/CN111799154A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040166677A1 (en) * | 2003-02-24 | 2004-08-26 | International Business Machines Corporation | Process to suppress lithography at a wafer edge |
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US20150004738A1 (en) * | 2012-01-17 | 2015-01-01 | Sony Corporation | Method of manufacturing semiconductor device |
| CN108364908A (zh) * | 2018-01-31 | 2018-08-03 | 德淮半导体有限公司 | 一种硅通孔形成方法及图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
| US10700042B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| US10784163B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
| CN113345857A (zh) | 半导体元件及其制备方法 | |
| CN113410195A (zh) | 半导体组装结构及其制备方法 | |
| TWI666692B (zh) | 具邊界間隙壁的半導體結構及其製造方法 | |
| US20230053721A1 (en) | Bonding structure and manufacturing method therefor | |
| US9508559B2 (en) | Semiconductor wafer and method for manufacturing semiconductor device | |
| US20140239454A1 (en) | Wafer edge protection | |
| US6348398B1 (en) | Method of forming pad openings and fuse openings | |
| US11094662B1 (en) | Semiconductor assembly and method of manufacturing the same | |
| CN110391133B (zh) | 图案化方法 | |
| CN111799154A (zh) | 背照式图像传感器的制造方法 | |
| TW201338039A (zh) | 半導體裝置之圖案化結構及其製作方法 | |
| CN109166820B (zh) | 半导体器件制作方法以及半导体器件 | |
| US11152389B2 (en) | Methods for solving epitaxial growth loading effect at different pattern density regions | |
| CN110289221B (zh) | 一种半导体器件及其制造方法 | |
| CN115425029A (zh) | 半导体结构及其形成方法 | |
| US8951833B2 (en) | Defect free deep trench method for semiconductor chip | |
| CN108122838A (zh) | 半导体器件制备工艺 | |
| CN106158726B (zh) | 半导体器件的制造方法 | |
| US11810786B2 (en) | Method for fabricating semiconductor device | |
| US20240021470A1 (en) | Semiconductor device and manufacturing method therefor | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201020 |