CN108364908A - 一种硅通孔形成方法及图像传感器 - Google Patents
一种硅通孔形成方法及图像传感器 Download PDFInfo
- Publication number
- CN108364908A CN108364908A CN201810099784.6A CN201810099784A CN108364908A CN 108364908 A CN108364908 A CN 108364908A CN 201810099784 A CN201810099784 A CN 201810099784A CN 108364908 A CN108364908 A CN 108364908A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- silicon hole
- metal
- future insufficiency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 110
- 239000010703 silicon Substances 0.000 title claims abstract description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000003384 imaging method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 194
- 239000000758 substrate Substances 0.000 claims abstract description 192
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 238000005530 etching Methods 0.000 claims abstract description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000010949 copper Substances 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 215
- 238000002161 passivation Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 12
- 230000006378 damage Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 3
- 208000014674 injury Diseases 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种硅通孔形成方法及图像传感器，所述方法包括：提供第一半导体衬底，第一半导体衬底的正面形成有第一金属互连结构，第一金属互连结构内的至少一层金属层开设有预留缺口；提供第二半导体衬底，第二半导体衬底的正面形成有第二金属互连结构；将所述第一半导体衬底的正面和第二半导体衬底的正面键合；自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口；以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。通过本发明提供的方案能够在保护铜籽晶层的同时，有效简化硅通孔的形成工艺，节约制造成本。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种硅通孔形成方法及图像传感器。
背景技术
在3D堆叠(3D-stack)背照式互补金属氧化物半导体(Back-side IlluminationComplementary Metal O7ide Semiconductor，简称BSI CMOS)图像传感器的生产制造工艺中，穿过硅片通道(Through Silicon Vias，简称TSV，也可称为硅通孔)工艺是最为关键的工艺步骤之一。
硅通孔工艺要求稳定的接触电阻和片电阻，过于复杂的结构和工艺则会导致电子迁移率(Electron Mobility，简称EM)不稳定。
基于现有的制造工艺，位于上方的一片像素晶圆是被翻转过来再进行键合的，因此像素晶圆的铜薄膜层的铜籽晶层会呈现在面向所述像素晶圆的背面的一侧，导致在形成硅通孔期间极有可能对铜籽晶层造成损伤(如刻蚀到铜籽晶层等)。
而根据现有的工艺标准，铜籽晶层是被要求尽量不被刻蚀或不被其他工艺所损伤的，否则金属层的性能就会受到影响。
而现有的制造工艺无法有效解决这一问题。
发明内容
本发明解决的技术问题是如何在保护铜籽晶层的同时，以更简化的工艺流程形成硅通孔结构。
为解决上述技术问题，本发明实施例提供一种硅通孔形成方法，包括：提供第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；提供第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构；将所述第一半导体衬底的正面和第二半导体衬底的正面键合；自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口；以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。
可选的，所述预留缺口的位置与所述硅通孔的位置对应，所述预留缺口的开口尺寸小于等于所述硅通孔的设计尺寸。
可选的，所述硅通孔形成方法还包括：在所述硅通孔中填充导电材料。
可选的，以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀包括：形成图案化的光阻层，所述光阻层覆盖所述第一半导体衬底的背面以及所述凹槽的侧壁，覆盖光阻层后的凹槽的开口尺寸小于所述预留缺口的开口尺寸；在所述光阻层的保护下，以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀。
可选的，所述预留缺口所在的金属层包括铜籽晶层和铜体层。
可选的，所述预留缺口是在形成所述第一金属互连结构的金属层时一并形成的。
可选的，所述第一半导体衬底内形成有光电二极管；所述第二半导体衬底内形成有逻辑器件。
本发明实施例还提供一种图像传感器，包括：第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构，所述第一半导体衬底的正面和第二半导体衬底的正面键合；硅通孔，所述硅通孔穿过所述预留缺口，所述硅通孔贯穿所述第一半导体衬底并延伸至所述第二半导体衬底内。
可选的，所述预留缺口的开口尺寸小于等于所述硅通孔的设计尺寸。
可选的，所述硅通孔内填充有导电材料。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供一种硅通孔形成方法，包括：提供第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；提供第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构；将所述第一半导体衬底的正面和第二半导体衬底的正面键合；自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口；以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。较之现有的硅通孔形成工艺，采用本发明实施例所述方案形成的硅通孔占用芯片面积小。进一步，本发明实施例所述硅通孔的形成工艺流程简单，利用预先埋置在金属层上的预留缺口，一方面避免了刻蚀过程对铜籽晶层可能造成的损伤，另一方面使得形成硅通孔期间能够以该预留缺口为基准实现横向自对准，刻蚀次数少，极大地节约制造成本。
进一步，所述预留缺口的位置与所述硅通孔的位置对应，所述预留缺口的开口尺寸小于等于所述硅通孔的设计尺寸，以确保形成硅通孔期间能够以该预留缺口为基准实现横向自对准，从而在将对铜籽晶层的损伤程度降到最低的同时，以最简化的工艺流程形成硅通孔。
进一步，本发明实施例还提供一种图像传感器，包括：第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构，所述第一半导体衬底的正面和第二半导体衬底的正面键合；硅通孔，所述硅通孔穿过所述预留缺口，所述硅通孔贯穿所述第一半导体衬底并延伸至所述第二半导体衬底内。较之现有的图像传感器，由于在形成过程中对铜籽晶层的损伤小，采用本发明实施例的方案形成的图像传感器的金属层特性更加稳定，器件性能更好。
附图说明
图1是本发明实施例的一种硅通孔形成方法的流程图；
图2是本发明实施例的一种图像传感器的剖面结构示意图；
图3至图7是本发明实施例所述硅通孔形成方法中各个步骤对应的器件剖面结构示意图。
具体实施方式
本领域技术人员理解，如背景技术所言，现有的硅通孔形成工艺的流程复杂，且当用于形成金属互连结构的铜籽晶层面向刻蚀方向时，现有的硅通孔形成方法会对铜籽晶层造成极大的损伤，影响金属层的性能，极大影响最终制备获得的半导体器件(如图像传感器)的器件性能。
为了解决上述技术问题，本发明实施例提供一种硅通孔形成方法，包括：提供第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；提供第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构；将所述第一半导体衬底的正面和第二半导体衬底的正面键合；自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口；以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。
本领域技术人员理解，采用本发明实施例所述方案形成的硅通孔占用芯片面积小。进一步，本发明实施例所述硅通孔的形成工艺流程简单，利用预先埋置在金属层上的预留缺口，一方面避免了刻蚀过程对铜籽晶层可能造成的损伤，另一方面使得形成硅通孔期间能够以该预留缺口为基准实现横向自对准，刻蚀次数少，极大地节约制造成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明实施例的一种硅通孔形成方法的流程图。其中，所述硅通孔(全称为穿过硅片通道，Through Silicon Vias，简称TSV，也可称为通孔)可以形成于半导体器件中，以实现相邻晶圆之间的电连接；所述半导体器件可以包括图像传感器，如3D堆叠式图像传感器，还可以包括其他类型的图像传感器，尤其是铜籽晶层面向刻蚀方向的半导体器件。
具体地，参考图1，本实施例所述硅通孔形成方法可以包括如下步骤：
步骤S101，提供第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口。
步骤S102，提供第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构。
步骤S103，将所述第一半导体衬底的正面和第二半导体衬底的正面键合。
步骤S104，自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口。
步骤S105，以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。
作为一个非限制性实施例，本实施例所述硅通孔形成方法可以应用于3D堆叠式图像传感器的制备工艺流程，以形成如图2所示的图像传感器100。
进一步地，参考图2，所述图像传感器100可以包括第一半导体衬底110，所述第一半导体衬底100具有相对的正面110a和背面110b，所述第一半导体衬底110的正面110a形成有第一金属互连结构111，所述第一金属互连结构111内的至少一层金属层112开设有预留缺口113；第二半导体衬底120，所述第二半导体衬底120具有相对的正面120a和背面120b，所述第二半导体衬底120的正面120a形成有第二金属互连结构121，所述第一半导体衬底110的正面110a和第二半导体衬底120的正面120a键合；硅通孔130，所述硅通孔130穿过所述预留缺口113，所述硅通孔130贯穿所述第一半导体衬底110并延伸至所述第二半导体衬底120内。
本领域技术人员理解，与一般的背照式图像传感器的不同，本实施例所述图像传感器100中，作为载体的第二半导体衬底120并不是空白载片，而是形成有逻辑电路的，这就导致第一半导体衬底110和第二半导体衬底120之间不仅仅需要键合(bonding)，更需要在两片半导体衬底之间实现电连接。亦即需要将两片半导体衬底各自的金属互连结构通过硅通孔实现电连接。
另一方面，由于是将所述第一半导体衬底110的正面110a和第二半导体衬底120的正面120a相键合，导致硅通孔是从所述第一半导体衬底110的背面110b向所述第二半导体衬底120的方向刻蚀形成的。
所述金属层112的制备工艺可以是大马士革镶嵌工艺，即通过在所述第一半导体衬底110的正面110a刻蚀出孔洞或凹槽，然后在其中填充铜籽晶层(seed layer)以及铜体层(bulk layer)的方式来形成所述金属层112。相应的，所述金属层112可以包括铜籽晶层(图未示，可以理解为所述金属层112中更靠近所述第一半导体衬底110的背面110b的部分)和铜体层(图未示，可以理解为所述金属层112中更靠近所述第一半导体衬底110的正面110a的部分)。
其中，由于刻蚀工艺的特性，所述铜体层是很难被刻蚀的，但铜籽晶层则要求尽量不能被刻蚀等工艺损伤到，否则会对制备获得的图像传感器100的器件性能造成影响。
但由于所述图像传感器100的结构特性需要从所述第一半导体衬底110的背面110进行刻蚀来形成硅通孔130，这就导致位于所述第一金属互连结构111内的铜籽晶层较之对应的铜体层会先被刻蚀到。
因而，通过采用本实施例所述硅通孔形成方法，在自所述第一半导体衬底110的背面110b开始刻蚀以形成硅通孔130时，将对所述第一金属互连结构111中的铜籽晶层的损坏程度降到最低，并以较简化的工艺步骤形成所述硅通孔130，从而实现所述图像传感器100的两片半导体衬底之间的电连接。
进一步地，参考图2，在纵向(即从所述第一半导体衬底110的背面110b指向第二半导体衬底120的背面120b的方向)上，所述图像传感器100以键合界面180为界包括传感器晶圆181和逻辑晶圆182。其中，所述传感器晶圆181上形成有所述第一半导体衬底110；所述逻辑晶圆182上形成有所述第二半导体衬底120。所述第一半导体衬底110内形成有光电二极管。
具体地，所述传感器晶圆181在纵向上依次(从正面110a指向背面110b的方向)可以包括：钝化层115、层间介质层116、钝化层115、第一金属互连结构111、层间介质层116、第一半导体衬底110、层间介质层116、钝化层115、介质层117以及钝化层115。
更为具体地，所述逻辑晶圆182在纵向上依次(从正面120a指向背面120b的方向)可以包括：钝化层115、层间介质层116、钝化层115、第二金属互连结构121、介质层117、钝化层115、介质层117以及第二半导体衬底120。所述逻辑晶圆182内形成有逻辑器件。
其中，所述钝化层115可以采用氮化硅(SIN)材料形成，以起到保护作用；所述层间介质层116可以采用正硅酸乙酯(TEOS)材料、氧化物(如二氧化硅)材料等制成，例如，在后段工艺中的层间介质层116可以是采用所述正硅酸乙酯材料形成的；所述介质层117可以是采用氧化物(O7)材料形成的，如二氧化硅材料。
进一步地，参考图2，在横向(即平行于所述第一半导体衬底110的背面110b的方向)上，所述图像传感器100可以包括四个区域，分别为像素(Pi7el)区140、金属屏蔽(Metalshielding)区150、硅通孔区160以及I/O焊盘(I/O PAD)区170。
其中，在所述第一半导体衬底110的像素区140内可以形成有光电二极管(图未示)。所述光电二极管的数量可以为多个，相邻光电二极管之间可以通过栅格114和/或浅沟槽隔离117隔开。
在所述第一半导体衬底110和第二半导体衬底120的硅通孔区160内可以形成有所述硅通孔130。
在所述第一半导体衬底110的I/O焊盘区170内，如所述第一半导体衬底110的背面110b表面可以形成有焊盘(图未示)，所述焊盘与所述硅通孔130电连接。优选地，所述焊盘可以为铝焊盘。
为了简化，图例中仅示出与本实施例相关的结构，其他诸如光电二极管、MOS晶体管等器件未在图中详尽示出。图中仅示出所述MOS晶体管的栅极118。
进一步地，所述第一半导体衬底110的正面110a和第二半导体衬底120的正面120a键合是指：形成于所述第一半导体衬底110的正面110a的钝化层115与形成于所述第二半导体衬底110的正面110a的钝化层115键合。
进一步地，所述第一金属互连结构111可以包括多层金属层112，在所述第一金属互连结构111的硅通孔区160内，所述预留缺口113可以形成于所述第一金属互连结构111的任一层或任多层金属层112。
进一步地，所述第二金属互连结构121也可以包括多层金属层122，延伸至所述第二半导体衬底120内的硅通孔130可以与所述第二金属互连结构121的任一层金属层122电连接。
作为一个非限制性实施例，参考图2，所述预留缺口113的数量为一个并开设于所述第一金属互连结构111的第一层金属层112。所述第一层金属层112为最靠近所述第一半导体衬底110的正面110a的金属层112。
进一步地，所述硅通孔130延伸至所述第二金属互连结构121的最上层金属层122。所述最上层金属层122为距离所述第二半导体衬底120的正面120a最远的一层金属层122。
作为一个变化例，所述预留缺口113的数量可以为多个，并可以开设于所述第一金属互连结构111的同一层或不同层金属层112上。
作为一个变化例，所述硅通孔130可以延伸至所述第二金属互连结构121除最上层金属层122外的其他层金属层122。
下面参考图1至图7对在图2所示图像传感器100中形成硅通孔的形成方法进行详细描述。
参考图3，提供所述第一半导体衬底110，所述第一半导体衬底110的正面110a形成有第一金属互连结构111，所述第一金属互连结构111内的第一层金属层112开设有预留缺口113。
进一步地，提供第二半导体衬底120，所述第二半导体衬底120的正面120a形成有第二金属互连结构121。
进一步地，将所述第一半导体衬底110的正面110a和第二半导体衬底120的正面120a键合并从所述第一半导体衬底110的背面110b对所述第一半导体衬底110进行减薄处理。
进一步地，在所述第一半导体衬底110的像素区140内，自所述第一半导体衬底110的背面110b进行背面深沟槽隔离(Backside Deep Trench Isolation，简称BDTI)处理以凹槽，所述凹槽的位置与所述栅格114的位置相对应，以将形成于所述第一半导体衬底110的像素区140内的光电二极管相互隔离开，从而减少各光电二极管(也可理解为传感器元件)之间的信号串扰。
进一步地，在所述第一半导体衬底110的背面110b(包括所述凹槽的侧壁)形成富含电荷的高介电常数薄膜(即所述介质层117)，以获得图3所示的器件结构。所述高介电常数薄膜可以用于减少第一半导体衬底110表面的暗电流，提高光电二极管的暗光性能、减少噪点。
进一步地，所述预留缺口113的位置与所述硅通孔130的位置对应，所述预留缺口113的开口尺寸小于等于所述硅通孔130的设计尺寸，以确保形成硅通孔130期间能够以该预留缺口113为基准实现横向自对准，从而在将对铜籽晶层的损伤程度降到最低的同时，以最简化的工艺流程形成所述硅通孔130。
在一个优选例中，所述预留缺口113的开口尺寸可以为0.5μm(微米)到5μm。优选地，所述预留缺口113的开口尺寸可以为1.5μm到2.5μm。
在一个优选例中，所述第一半导体衬底110的背面110b到所述第一层金属层112之间的硅通孔130的设计尺寸可以为2μm到20μm。优选地，所述第一半导体衬底110的背面110b到所述第一层金属层112之间的硅通孔130的设计尺寸可以为3μm到5μm。
作为一个非限制性实施例，所述预留缺口113可以是在形成所述第一金属互连结构111的金属层112时一并形成的。以图3为例，所述预留缺口113可以是在形成所述第一金属互连结构111的第一层金属层112时一并形成的。
具体地，所述金属层112的形成过程大致包括：对所述第一半导体衬底110的正面110a进行刻蚀；在刻蚀获得的孔洞或凹槽中填充铜籽晶层以及铜体层；用化学机械抛光(Chemical Mechanical Polish，简称CMP)磨平所述第一半导体衬底110的表面，以获得所述金属层112。
本实施例中，在形成所述第一层金属层112时，在所述预留缺口113所在的区域没有刻蚀出图案，相应的，这个区域就不会被铜籽晶层和铜体层填充，从而在形成的第一层金属层112上埋置获得所述预留缺口113。
进一步地，在形成所述第一层金属层112之前可以先在所述第一半导体衬底110的正面110a沉积一层介质材料，以形成所述层间介质层116，然后对所述层间介质层116进行刻蚀，以形成所述第一层金属层112以及预留缺口113。
进一步地，参考图4，自键合后的第一半导体衬底110的背面110b对所述第一半导体衬底110进行刻蚀，所述刻蚀的深度以到达所述第一层金属层112为准，以形成凹槽119，所述凹槽119底部暴露出所述预留缺口113。
优选地，可以采用干法刻蚀工艺形成所述凹槽119。
作为一个非限制性实施例，所述凹槽119底部还可以暴露出所述预留缺口113周围的金属层112的一部分。亦即所述预留缺口113的开口尺寸小于所述第一层金属层112到第一半导体衬底110的背面110b之间的硅通孔130的设计尺寸。
本领域技术人员理解，基于这样的设计，虽然所述金属层112被刻蚀暴露出的部分的铜籽晶层会被损伤，但由于被刻蚀的量很少，所以对器件性能的影响并不严重。优选地，所述第一层金属层112的暴露的区域大小以能够与硅通孔130中填充的导电材料实现电连接为准。
而且，虽然第一层金属层112暴露出的部分的铜籽晶层暴露在外，存在被刻蚀风险，但后续进一步刻蚀时会在其表面涂覆光阻剂，同样能在后续刻蚀时对这部分铜籽晶层进行保护。
而暴露出部分金属层112的好处在于：一方面有利于硅通孔130中导电材料的填充；另一方面更好的确保填充了导电材料的硅通孔130能够有效电连接所述第一层金属层112和所述第二金属互连结构121的最上层金属层122。
否则，如果所述第一层金属层112到第一半导体衬底110的背面110b之间的硅通孔130小于所述预留缺口113的开口尺寸，可能导致最终形成的硅通孔130无法有效电连接所述第一层金属层112和最上层金属层122。
进一步地，由于暴露出的第一层金属层112的铜体层很难被刻蚀的特性，继续往下刻蚀以形成下半部的硅通孔130时就可以利用所述预留缺口113实现横向自对准(因为刻蚀会在碰到所述预留缺口113周围的铜体层而停止)，这样，所述预留缺口113的开口尺寸即等于自第一层金属层112至最上层金属层122的硅通孔130的设计尺寸。
进一步地，参考图5，在所述第一半导体衬底110的背面110b表面沉积钝化层115，沉积的区域包括所述凹槽119的底部和侧壁。
优选地，可以采用氮化硅材料进行沉积，以形成层间隔离。
进一步地，参考图6，在所述第一半导体衬底110的背面110b形成图案化的光阻层190，所述光阻层190覆盖所述第一半导体衬底110的背面110b以及所述凹槽119的侧壁，覆盖光阻层190后的凹槽119的开口尺寸可以小于所述预留缺口113的开口尺寸，以在后续刻蚀过程中产生横向刻蚀时保护被所述光阻层190覆盖的铜籽晶层。
进一步地，参考图7，在所述光阻层190的保护下，以开设有所述预留缺口113的金属层112(在本实施例中为第一层金属层112)为掩膜对所述第一半导体衬底110的剩余部分以及所述第二半导体衬底120进行刻蚀。
具体地，所述覆盖光阻层190后的凹槽119的开口尺寸小于所述预留缺口113的开口尺寸，这样在后续的刻蚀过程中，往所述第一半导体衬底110的剩余部分刻蚀的同时会有一部分横向刻蚀，但由于所述第一层金属层112的铜体层是无法被刻蚀的，横向刻蚀会在碰到所述预留缺口113周围的第一层金属层112时停止，所以所述预留缺口113周围的第一层金属层112能够有效保证所述第一金属互连结构111与所述硅通孔130中后续填充的导电材料相连接。
进一步地，由于所述光阻层190的保护，所述第一层金属层112在所述凹槽119底部暴露出的部分的铜籽晶层也受到了保护，没有被严重损伤。
作为一个非限制性实施例，当所述凹槽119的尺寸等于所述预留缺口113的尺寸时，在以所述第一层金属层112为掩膜对所述第一半导体衬底110的剩余部分以及所述第二半导体衬底120进行刻蚀期间，均是以所述预留缺口113的尺寸为基准进行蚀刻的。此时，所述预留缺口113的开口尺寸等于所述硅通孔130的设计尺寸。
作为一个变化例，当所述凹槽119的尺寸大于所述预留缺口113的尺寸时，在以所述第一层金属层112为掩膜对所述第一半导体衬底110的剩余部分以及所述第二半导体衬底120进行刻蚀期间，大于所述预留缺口113的开口尺寸的刻蚀会被暴露在凹槽119底部的第一层金属层112阻挡，从而限制形成于第一半导体衬底110的剩余部分以及所述第二半导体衬底120中的硅通孔的尺寸，有效保护所述第一金属互连结构111内的铜籽晶层不被刻蚀到。此时，所述预留缺口113的开口尺寸等于所述第一层金属层112至所述第二半导体衬底120的那部分硅通孔130的设计尺寸，所述预留缺口113的开口尺寸小于所述第一半导体衬底110的背面110b至第一层金属层112之间的那部分硅通孔130的设计尺寸。
进一步地，本步骤中刻蚀的深度以到达所述最上层金属层122为准。
进一步地，洗去所述光阻层190。
进一步地，参考图2，在所述硅通孔130中填充导电材料。
优选地，所述导电材料可以为铜。
进一步地，还可以在所述第一半导体衬底110的背面110b沉积钝化层115，以最终形成所述图像传感器100。
进一步地，在所述第一金属互连结构111和第二金属互连结构121中，相邻金属层112(或相邻金属层122)之间可以以介质层123间隔。所述金属层112(或金属层122)上具有通孔，所述通孔内填充插塞，以实现各层金属层112(或各层金属层122)之间的电连接。
进一步地，所述第一层金属层112还与所述MOS晶体管的栅极118电连接。
进一步地，所述第一金属互连结构111和第二金属互连结构121包括的金属层数量可以相同，也可以不同。
优选地，所述第一金属互连结构111可以包括三层金属层112。或者，本领域技术人员也可以根据需要调整所述金属层112的数量。
优选地，所述第二金属互连结构121也可以包括多层金属层122，为了简化，图2至图7中仅示出所述第二金属互连结构121的最上层金属层122。
由上，采用本实施例的方案，形成的硅通孔130占用芯片面积小。进一步地，所述硅通孔130的形成工艺流程简单，利用预先埋置在上一片晶圆的金属互连结构的一层或多层金属层上的预留缺口113，在保护铜籽晶层的同时，使得形成硅通孔130期间能够以该预留缺口113为基准实现横向自对准，刻蚀次数少，极大地节约制造成本。
进一步地，在所述像素区140内，还可以在所述第一半导体衬底110的背面110b表面放置滤色镜和透镜，所述滤色镜和透镜放置于所述栅格114围成的开口内。
进一步地，除了所述图像传感器之外，本发明实施例所述硅通孔的形成方法还可以应用于其他需要在多片晶圆间实现电连接的半导体器件。
进一步地，本发明实施例所述开口尺寸和设计尺寸，可以是关键尺寸(CriticalDimension，简称CD)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种硅通孔形成方法，其特征在于，包括：
提供第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；
提供第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构；
将所述第一半导体衬底的正面和第二半导体衬底的正面键合；
自键合后的第一半导体衬底的背面对所述第一半导体衬底进行刻蚀，以形成凹槽，所述凹槽底部暴露出所述预留缺口；
以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀，以形成硅通孔。
2.根据权利要求1所述的硅通孔形成方法，其特征在于，所述预留缺口的位置与所述硅通孔的位置对应，所述预留缺口的开口尺寸小于等于所述硅通孔的设计尺寸。
3.根据权利要求1所述的硅通孔形成方法，其特征在于，还包括：
在所述硅通孔中填充导电材料。
4.根据权利要求1所述的硅通孔形成方法，其特征在于，以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀包括：
形成图案化的光阻层，所述光阻层覆盖所述第一半导体衬底的背面以及所述凹槽的侧壁，覆盖光阻层后的凹槽的开口尺寸小于所述预留缺口的开口尺寸；
在所述光阻层的保护下，以开设有所述预留缺口的金属层为掩膜对所述第一半导体衬底的剩余部分以及所述第二半导体衬底进行刻蚀。
5.根据权利要求1所述的硅通孔形成方法，其特征在于，所述预留缺口所在的金属层包括铜籽晶层和铜体层。
6.根据权利要求1所述的硅通孔形成方法，其特征在于，所述预留缺口是在形成所述第一金属互连结构的金属层时一并形成的。
7.根据权利要求1至6中任一项所述的硅通孔形成方法，其特征在于，所述第一半导体衬底内形成有光电二极管；所述第二半导体衬底内形成有逻辑器件。
8.一种图像传感器，其特征在于，包括：
第一半导体衬底，所述第一半导体衬底具有相对的正面和背面，所述第一半导体衬底的正面形成有第一金属互连结构，所述第一金属互连结构内的至少一层金属层开设有预留缺口；
第二半导体衬底，所述第二半导体衬底具有相对的正面和背面，所述第二半导体衬底的正面形成有第二金属互连结构，所述第一半导体衬底的正面和第二半导体衬底的正面键合；
硅通孔，所述硅通孔穿过所述预留缺口，所述硅通孔贯穿所述第一半导体衬底并延伸至所述第二半导体衬底内。
9.根据权利要求8所述的图像传感器，其特征在于，所述预留缺口的开口尺寸小于等于所述硅通孔的设计尺寸。
10.根据权利要求8所述的图像传感器，其特征在于，所述硅通孔内填充有导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810099784.6A CN108364908A (zh) | 2018-01-31 | 2018-01-31 | 一种硅通孔形成方法及图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810099784.6A CN108364908A (zh) | 2018-01-31 | 2018-01-31 | 一种硅通孔形成方法及图像传感器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108364908A true CN108364908A (zh) | 2018-08-03 |
Family
ID=63007797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810099784.6A Pending CN108364908A (zh) | 2018-01-31 | 2018-01-31 | 一种硅通孔形成方法及图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108364908A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192747A (zh) * | 2018-10-31 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN110211977A (zh) * | 2019-04-30 | 2019-09-06 | 德淮半导体有限公司 | 三维堆栈式cis及其形成方法 |
| CN110858597A (zh) * | 2018-08-22 | 2020-03-03 | 中芯国际集成电路制造（天津）有限公司 | 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆 |
| CN110875204A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN111799154A (zh) * | 2020-07-16 | 2020-10-20 | 上海华力微电子有限公司 | 背照式图像传感器的制造方法 |
| CN113629087A (zh) * | 2021-08-06 | 2021-11-09 | 武汉新芯集成电路制造有限公司 | Bsi图像传感器装置及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117290A (zh) * | 2013-03-07 | 2013-05-22 | 豪威科技(上海)有限公司 | 背照式cmos影像传感器及其制造方法 |
| CN104051423A (zh) * | 2013-03-13 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 互连装置和方法 |
| CN104319258A (zh) * | 2014-09-28 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | 一种硅穿孔工艺 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
-
2018
- 2018-01-31 CN CN201810099784.6A patent/CN108364908A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117290A (zh) * | 2013-03-07 | 2013-05-22 | 豪威科技(上海)有限公司 | 背照式cmos影像传感器及其制造方法 |
| CN104051423A (zh) * | 2013-03-13 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 互连装置和方法 |
| CN104319258A (zh) * | 2014-09-28 | 2015-01-28 | 武汉新芯集成电路制造有限公司 | 一种硅穿孔工艺 |
| CN104377164A (zh) * | 2014-09-28 | 2015-02-25 | 武汉新芯集成电路制造有限公司 | 一种晶圆跨硅穿孔互连工艺 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110858597A (zh) * | 2018-08-22 | 2020-03-03 | 中芯国际集成电路制造（天津）有限公司 | 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆 |
| CN110858597B (zh) * | 2018-08-22 | 2022-03-11 | 中芯国际集成电路制造（天津）有限公司 | 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆 |
| CN110875204A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN109192747A (zh) * | 2018-10-31 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN110211977A (zh) * | 2019-04-30 | 2019-09-06 | 德淮半导体有限公司 | 三维堆栈式cis及其形成方法 |
| CN110211977B (zh) * | 2019-04-30 | 2021-11-30 | 德淮半导体有限公司 | 三维堆栈式cis及其形成方法 |
| CN111799154A (zh) * | 2020-07-16 | 2020-10-20 | 上海华力微电子有限公司 | 背照式图像传感器的制造方法 |
| CN113629087A (zh) * | 2021-08-06 | 2021-11-09 | 武汉新芯集成电路制造有限公司 | Bsi图像传感器装置及制作方法 |
| CN113629087B (zh) * | 2021-08-06 | 2023-12-22 | 武汉新芯集成电路制造有限公司 | Bsi图像传感器装置及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364908A (zh) | 一种硅通孔形成方法及图像传感器 | |
| US10535696B2 (en) | Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips | |
| US10134794B2 (en) | Image sensor chip sidewall interconnection | |
| US7883917B2 (en) | Semiconductor device with bonding pad | |
| JP5618348B2 (ja) | 半導体イメージセンサ装置及びその製造方法 | |
| TWI528536B (zh) | 在背照式影像感測器晶片內形成多層金屬膜堆疊的方法及背照式影像感測器裝置 | |
| EP2747139B1 (en) | Semiconductor image pickup device, method for making semiconductor image pickup device, and electronic device | |
| US20180351028A1 (en) | Method and apparatus for cmos sensor packaging | |
| US20160056196A1 (en) | Conduction layer for stacked cis charging prevention | |
| TWI390721B (zh) | 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法 | |
| TW201349390A (zh) | 半導體裝置及其製造方法 | |
| US9960200B1 (en) | Selective deposition and planarization for a CMOS image sensor | |
| US9184207B2 (en) | Pad structures formed in double openings in dielectric layers | |
| KR20210016272A (ko) | 후면 정렬 마크가 있는 bsi 칩 | |
| CN115101546A (zh) | 一种半导体器件制造方法 | |
| CN108630714A (zh) | 图像传感器及其形成方法、工作方法 | |
| US8105917B2 (en) | Connection pad structure for an image sensor on a thinned substrate | |
| CN108231809A (zh) | 一种背照式图像传感器及其制备方法 | |
| TWI710126B (zh) | 影像感測器、用於影像感測器的半導體結構及其製造方法 | |
| CN108417594B (zh) | 一种背照式cmos图像传感器结构的互联工艺方法 | |
| KR101053729B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN116153954A (zh) | 堆叠式cmos图像传感器及其制作方法 | |
| CN114846610A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN115588676A (zh) | 图像传感器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180803 |
|
| WD01 | Invention patent application deemed withdrawn after publication |