CN107068638B - 半导体装置及其制造方法、固体摄像装置以及电子设备 - Google Patents

半导体装置及其制造方法、固体摄像装置以及电子设备 Download PDF

Info

Publication number
CN107068638B
CN107068638B CN201611064252.6A CN201611064252A CN107068638B CN 107068638 B CN107068638 B CN 107068638B CN 201611064252 A CN201611064252 A CN 201611064252A CN 107068638 B CN107068638 B CN 107068638B
Authority
CN
China
Prior art keywords
wafer
wiring
layer
connection
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611064252.6A
Other languages
English (en)
Other versions
CN107068638A (zh
Inventor
冈本正喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107068638A publication Critical patent/CN107068638A/zh
Application granted granted Critical
Publication of CN107068638B publication Critical patent/CN107068638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及固体摄像装置以及包括该固体摄像装置的电子设备，所述固体摄像装置包括：第一晶片，其包括第一布线层；第二晶片，其包括第二布线层；第三晶片，其包括第三布线层；第一连接层，其布置在第一和第二晶片之间；第二连接层，其布置在第二和第三晶片之间；第一过孔，其从第一晶片布置至第二晶片，其中，第一过孔贯穿第一连接层；第二过孔，其布置在第二晶片中；第三过孔，其布置成穿过第二晶片并到达第三晶片，第三过孔贯穿第二连接层；以及连接部，其布置在第二晶片中，第一过孔电连接至第一布线层中的布线，且连接至第二晶片中的连接部。根据本发明，可对层叠有晶片的电路进行连接，同时抑制因形成过孔时的蚀刻对基板或布线造成的影响。

Description

半导体装置及其制造方法、固体摄像装置以及电子设备
本申请是申请日为2012年04月10日、发明名称为“半导体装置及其制造方法、固体摄像装置以及电子设备”的申请号为201210103629.X的专利申请的分案申请。
技术领域
本发明涉及一种半导体装置及其制造方法、一种固体摄像装置以及一种电子设备。
背景技术
在相关技术中，为实现半导体装置的高密度化或具备不同功能的半导体电路的复合化(hybridization)，提出了一种对安装于半导体电路上的多个半导体晶片进行层叠的方法。为了将层叠有半导体晶片的半导体电路彼此连接，例如，如日本未审查专利申请2006-181641号公报所述，有通过焊接而使电子部件的各触点彼此连接的方法或不用焊接而使各触点彼此直接连接的方法。
此外，不仅有这些方法，例如，如日本未审查专利申请2010-245506号公报所述，有一种利用过孔而将各个半导体电路彼此电连接的方法。在日本未审查专利申请2010-245506号公报中，上面安装有像素阵列或控制电路的第一半导体晶片和上面安装有逻辑电路的第二半导体晶片经由过孔而彼此连接。当层叠有半导体晶片的电路经由过孔而彼此连接时，在连接孔的内壁面上形成绝缘膜以便使过孔和半导体基板之间电气绝缘。具体来说，在连接孔上形成绝缘膜后，通过蚀刻以除去绝缘膜的除连接孔的内壁面以外的部分，使布线露出，随后形成过孔。
如日本未审查专利申请2010-245506号公报所述，当形成深度不同的多个过孔时，由于对绝缘膜成膜量的覆盖范围的依赖性，故形成于连接孔底部的绝缘膜的膜厚度随着过孔的深度而彼此不同。如果对膜厚度不同的绝缘膜进行蚀刻，则膜厚度较薄的绝缘膜被过蚀刻，并且存在这样的问题，即绝缘膜下面的布线长时间暴露于蚀刻中。
此外，当通过回蚀刻以除去连接孔底部的绝缘膜时，存在将连接孔的开口部蚀刻而使基板露出的问题。
发明内容
因此，本发明期望提供一种能够对层叠有半导体晶片的电路进行连接、同时抑制因形成过孔时的蚀刻而对基板或布线造成的影响的半导体装置及其制造方法、一种固体摄像装置以及一种电子设备。
根据本发明的一个实施方式，提供了一种半导体装置的制造方法，该方法包括：层叠第一半导体晶片以及第二半导体晶片，并且将所述第一半导体晶片和所述第二半导体晶片彼此接合，所述第一半导体晶片包括第一基板和与所述第一基板的一个表面相接触而形成的第一绝缘层，所述第二半导体晶片包括第二基板和与所述第二基板的一个表面相接触而形成的第二绝缘层；在与所述第一基板的所述一个表面相反侧的另外一个表面上形成第三绝缘层；贯穿所述第三绝缘层、所述第一基板以及所述第一绝缘层进行蚀刻，以使得在形成于所述第二绝缘层中的第二布线层上留下所述第二绝缘层，由此形成第一连接孔；在所述第一连接孔上形成绝缘膜；对所述第二布线层上的所述第二绝缘层和所述绝缘膜进行蚀刻以形成第二连接孔，并且使所述第二布线层露出；并且在所述第一连接孔和所述第二连接孔内部形成第一过孔，且使得所述第一过孔连接至所述第二布线层，其中，形成于所述第一基板的所述另外一个表面处的所述第一连接孔的直径大于形成于所述第三绝缘层处的所述第一连接孔的直径。
由于形成于第一基板的另外一个表面处的第一连接孔的直径大于形成于第三绝缘层处的第一连接孔的直径，因此，即使在对第二布线层上的第二绝缘层和绝缘膜进行蚀刻的情况下，第三绝缘层变成掩模，从而形成于第一连接孔的内壁面上的绝缘膜也不容易被蚀刻，且第一基板也不容易露出。因此，不易于使第一基板暴露于蚀刻中。
根据本发明的另一实施方式，提供了一种半导体装置，其中第一半导体晶片和第二半导体晶片彼此层叠并接合，所述第一半导体晶片包括第一基板和与所述第一基板的一个表面相接触而形成的第一绝缘层，所述第二半导体晶片包括第二基板和与所述第二基板的一个表面相接触而形成的第二绝缘层，该装置包括：第三绝缘层，其形成于与所述第一基板的所述一个表面相反侧的另外一个表面上；第一绝缘膜，在贯穿所述第三绝缘层、所述第一基板和所述第一绝缘层且形成于所述第二绝缘层的一部分中的第一连接孔的内侧，所述第一绝缘膜形成于所述第一基板、所述第一绝缘层和所述第二绝缘层的一部分的侧壁上；以及第一过孔，其形成于上面设有所述第一绝缘膜的所述第一连接孔的内侧，并且形成于使所述第二绝缘层中设有的第二布线层露出而形成的第二连接孔的内侧，所述第一过孔连接至所述第二布线层，其中，形成于所述第一基板的所述另外一个表面处的所述第一连接孔的直径大于形成于所述第三绝缘层处的所述第一连接孔的直径。
根据本发明的又一实施方式，提供了一种固体摄像装置，其中，半导体装置的第一半导体晶片包括像素阵列部。
根据本发明的再一实施方式，提供了一种包括所述固体摄像装置、光学透镜和信号处理电路的电子设备。
根据本发明的各实施方式，可对层叠有半导体晶片的电路进行连接，同时抑制因形成过孔时的蚀刻而对基板或布线造成的影响。
附图说明
图1为表示第一实施方式的半导体装置的图。
图2为表示第一实施方式的半导体装置的制造步骤的图。
图3为表示第一实施方式的半导体装置的制造步骤的图。
图4为表示第一实施方式的半导体装置的制造步骤的图。
图5为表示第一实施方式的半导体装置的制造步骤的图。
图6为表示第一实施方式的半导体装置的制造步骤的图。
图7为图表示第一实施方式的半导体装置的制造步骤的。
图8为表示第一实施方式的半导体装置的制造步骤的图。
图9为表示第一实施方式的半导体装置的制造步骤的图。
图10为表示变型例1的半导体装置的图。
图11为表示变型例1的半导体装置的制造步骤的图。
图12为表示变型例1的半导体装置的制造步骤的图。
图13为表示变型例2的半导体装置的图。
图14为表示第二实施方式的半导体装置的图。
图15为表示第二实施方式的半导体装置的制造步骤的图。
图16为表示第三实施方式的半导体装置的图。
图17为表示第三实施方式的半导体装置的制造步骤的图。
图18为表示第三实施方式的半导体装置的制造步骤的图。
图19为表示第四实施方式的固体摄像装置的图。
图20A和图20B为表示第四实施方式的固体摄像装置的图。
图21为表示第四实施方式的固体摄像装置的图。
图22为表示第五实施方式的电子设备的图。
具体实施方式
第一实施方式
图1为表示第一实施方式的半导体装置100的图。半导体装置100包括第一半导体晶片110和接合于第一半导体晶片110的第二半导体晶片120。
第一半导体晶片110包括：第一基板111；第一绝缘层112，其形成为与第一基板111的一个表面接触；以及第一布线113，其形成于第一绝缘层112中。例如，第一基板111由硅制成。例如，第一布线113由诸如铜等金属制成。
第二半导体晶片120包括：第二基板121；第二绝缘层122，其形成为与第二基板121的一个表面接触；以及第二布线123，其形成于第二绝缘层122中。例如，第二基板121由硅制成。例如，第二布线123由诸如铜等金属制成。
例如，半导体装置100包括由硅制成的支撑基板140。第二半导体晶片120的第二绝缘层122隔着第一连接层141而层叠于支撑基板140的一个表面上。第一半导体晶片110的第一绝缘层112隔着第二连接层142而层叠于与第二半导体晶片120的第二基板121的上述一个表面大致平行的另外一个表面上。例如，第一连接层141和第二连接层142由基于硅氧烷的树脂膜制成。第三绝缘层143形成于与第一半导体晶片110的第一基板111的上述一个表面大致平行的另外一个表面上。
第一半导体晶片110的第一布线113和第二半导体晶片120的第二布线123经由第一过孔146、第二过孔147和连接布线148而彼此连接。
例如，第一过孔146为诸如铜等金属，第一过孔146形成于第一连接孔151和第二连接孔152的内侧。第一连接孔151贯穿第三绝缘层143、第一基板111、第一绝缘层112、第二连接层142和第二基板而一直形成至第二绝缘层122的中部。第二连接孔152将第二绝缘层122钻孔且形成为使第二布线123露出。第一连接孔151延伸至第二绝缘层122侧并形成第二连接孔152。第二连接孔152的中心轴与第一连接孔151的中心轴大致相同。
在第一连接孔151中，在形成于第一基板111、第一绝缘层112、第二连接层142、第二基板121和第二绝缘层122中的第一连接孔151的内壁面上形成第一绝缘膜144。在图1中，在形成于第三绝缘层143上的第一连接孔151以及第二连接孔152上未形成第一绝缘膜144。即，第一绝缘膜144和第一过孔146形成于第一连接孔151的内壁面上。第一过孔146形成于第二连接孔152的内壁面上。而且，根据第二连接孔152的尺寸，存在第一过孔146嵌入第二连接孔152的情况。
通过其中形成有第一绝缘膜144的第一连接孔151以及第二连接孔152，以形成直径向第二连接孔152侧减小的截头圆锥体形状的连接孔(参照图9)。在其中未形成第一绝缘膜144的第一连接孔151中，第三绝缘层143向着孔的内侧凸出(参照图7)。即，形成于第三绝缘层143处的第一连接孔151的直径小于形成于第一基板的所述另外一个表面处的第一连接孔151的直径。
下面，详述第一连接孔151和第二连接孔152的形状。
在其中形成有第一绝缘膜144的第一连接孔151和第二连接孔152的内壁面上形成第一过孔146。在图1中，第一过孔146形成为内侧有孔。然而，第一连接孔151和第二连接孔152的内部填充有第一过孔，并且在内侧可能不形成孔。
例如，第二过孔147为诸如铜等金属，第二过孔147形成于第三连接孔153和第四连接孔154的内侧。第三连接孔153贯穿第三绝缘层143和第一基板111而形成至第一绝缘层112的中部。第四连接孔154将第一绝缘层112钻孔且形成为使第一布线113露出。第三连接孔153延伸至第一绝缘层112侧且形成第四连接孔154。第四连接孔154的中心轴与第三连接孔153的中心轴大致相同。
在第三连接孔153中，在形成于第一基板111和第一绝缘层112上的第三连接孔153的内壁面上形成第二绝缘膜145。在图1中，在形成于第三绝缘层143上的第三连接孔153以及第四连接孔154上未形成第二绝缘膜145。即，第二绝缘膜145和第二过孔147形成于第三连接孔153的内壁面上。第二过孔147形成于第四连接孔154的内壁面上。而且，根据第四连接孔154的尺寸，存在第二过孔147嵌入第四连接孔154的情况。
通过其中形成有第二绝缘膜145的第三连接孔153和第四连接孔154，以形成直径向第四连接孔154侧减小的截头圆锥体形状的连接孔(参照图9)。在其中未形成有第二绝缘膜145的第三连接孔153中，第三绝缘层143向着孔的内侧凸出(参照图5)。即，形成于第三绝缘层143处的第三连接孔153的直径小于形成于第一基板的所述另外一个表面处的第三连接孔153的直径。
下面，详述第三连接孔153和第四连接孔154的形状。
第一过孔146的一端与第二布线123电连接。第二过孔147的一端与第一布线113电连接。连接布线148的一端连接至第一过孔146的另一端，而连接布线148的另一端连接至第二过孔147的另一端。从而，第一半导体晶片110的第一布线113电连接至第二半导体晶片120的第二布线123。
接下来，参照图2～9，说明本实施方式的半导体装置100的制造方法。此外，由于第一半导体晶片110和第二半导体晶片120的制造方法与相关技术的制造方法相同，故省略了重复说明。
如图2所示，将第二半导体晶片120隔着第一连接层141而接合于支撑基板140上。此时，支撑基板140和第二绝缘层122彼此接合。例如，通过在支撑基板140上形成由约0.5μm的基于硅氧烷的树脂膜制成的第一连接层141，在第一连接层141上接合第二绝缘层122，在约200℃处对它们加热并在10kN下按压它们，从而进行所述接合。
接下来，如图3所示，将第一半导体晶片110隔着第二连接层142而接合于第二半导体晶片120上。此时，第二基板121和第一绝缘层112彼此接合。具体来说，首先，通过研磨机对第二基板121的表面进行研磨，使得第二基板121的膜厚度达50μm以下。随后，通过CMP(化学机械研磨)法等对第二基板121的表面进行研磨和表面平坦化，例如，将第二基板121打薄使得膜厚度约为10μm。接下来，类似于图2，通过在第二基板121上形成由约0.5μm的基于硅氧烷的树脂膜制成的第二连接层142，在第二连接层142上接合第一绝缘层112，在约200℃处对它们加热并在10kN下按压它们，从而将第二半导体晶片120和第一半导体晶片110彼此接合。
如图4所示，将第一基板111打薄，在第一基板111上形成第三绝缘层143，并且形成抗蚀剂155，在所述抗蚀剂155中的对应于第三连接孔153的位置处设有孔156。
具体来说，首先，类似于第二基板121，例如通过研磨机或CMP法将第一基板111打薄至约10μm。在打薄后的第一基板111的另外一个表面上形成第三绝缘层143。例如，在第一基板111上通过利用CVD(化学气相沉积)法而形成约100nm的SiON，从而形成第三绝缘层143。接下来，在第三绝缘层143上，在对应于第三连接孔153的位置处通过光刻而将具有大致圆形开口部156的抗蚀剂155图形化。例如，抗蚀剂155上设有的开口部156的直径约为10μm。
如图5所示，以抗蚀剂155作为掩模进行干式蚀刻，并形成贯穿第三绝缘层143和第一基板111且贯穿至第一绝缘层112中部的第三连接孔153。此时，如此进行蚀刻以使得第三绝缘层143的下侧被从底部切削约200nm。对第一基板111的蚀刻比对第三绝缘层143的蚀刻进行得更快，如图5所示，将第三绝缘层143下面的第一基板111蚀刻。从而，第三连接孔153为这样的形状，其中，第三绝缘层143向着第三连接孔153的内侧凸出。即，第三绝缘层143包括凸出至第三连接孔153内侧的部分143B。因此，形成于第三绝缘层143处的第三连接孔153的直径r3小于形成于第一基板111的所述另外一个表面处的第三连接孔153的直径r4(r3<r4)。而且，例如，直径r3与直径r4之差、即底部切削量(凸出部143B的长度)变为与随后步骤中形成的第二绝缘膜145的厚度大致相同。
第三连接孔153贯穿第三绝缘层143和第一基板111，并且通过挖掘第一绝缘层112，以使得第一布线113上的第一绝缘层112的膜厚度仅为d1，从而形成第三连接孔153。在图1中，例如，通过蚀刻第一绝缘层112，使得第一布线113上的膜厚度d1约为100nm。
为使第三连接孔153具有上述期望的形状，例如，可通过平行板等离子体装置来控制SF6气体和O2气体的流量而进行蚀刻。
如图6所示，在形成第三连接孔153后，形成抗蚀剂157以埋入第三连接孔153，并且在对应于第一连接孔151的位置处通过光刻而将大致圆形的开口部158图形化。例如，在抗蚀剂157中设有的开口部158的直径约为10μm。
如图7所示，以抗蚀剂157作为掩模进行干式蚀刻，第一连接孔151贯穿第三绝缘层143、第一基板111、第一绝缘层112以及第二连接层142而形成至第二绝缘层122的中部。此时，类似于形成第三连接孔153的情况，如此进行蚀刻使得第三绝缘层143的下侧被从底部切削约200nm。第一连接孔151为这样的形状，其中，第三绝缘层143向着第一连接孔151的内侧凸出。第三绝缘层143包括凸出至第一连接孔151内侧的部分143A。因此，形成于第三绝缘层143处的第一连接孔151的直径r2小于形成于第一基板111的所述另外一个表面处的第一连接孔151的直径r1(r2<r1)。而且，例如，直径r1与直径r2之差、即底部切削量(凸出部143A的长度)变为与随后的步骤中形成的第一绝缘膜144的厚度大致相同。
第一连接孔151贯穿第三绝缘层143、第一基板111、第一绝缘层112和第二连接层142，并且通过挖掘第二绝缘层122使得第二布线123上的第二绝缘层122的膜厚度仅为d2，从而形成第一连接孔151。在第二布线123上留下的第二绝缘层122的膜厚度d2大于在第一布线113上留下的第一绝缘层112的膜厚度d1。在图1中，例如，对第二布线123上留下的第二绝缘层122的膜进行蚀刻使得膜厚度d2约为600nm。
如图8所示，在第三绝缘层143上且在第一连接孔151和第三连接孔153的内侧形成绝缘膜159。具体来说，绝缘膜159形成为使得在第一连接孔151和第三连接孔153的内侧壁上形成的绝缘膜159的厚度与第三绝缘层143的底部切削量(本实施方式中约为200nm)大致相同。具体来说，例如，当通过CVD法形成SiO2绝缘膜159时，可在第三绝缘层143上形成膜厚度约为1000nm的绝缘膜159。
如果通过CVD法形成绝缘膜159，则随着连接孔的深度变深，形成于连接孔底面上的绝缘膜159的厚度变薄。具体来说，例如，如果在第三绝缘层143上形成膜厚度约为1000nm的绝缘膜159，则在第三连接孔153的底面上形成膜厚度约为700nm的绝缘膜159。此外，在第一连接孔151的底面上形成膜厚度约为200nm的绝缘膜159。
此处，如上所述，在本实施方式中，因为第一布线113上留下的第一绝缘层112的膜厚度d1约为100nm，故形成于第一布线113上的膜(第一绝缘层112和绝缘膜159)厚度为d3＝100nm+700nm＝800nm。由于第二布线123上留下的第二绝缘层122的膜厚度d2约为600nm，故形成于第二布线123上的膜(第二绝缘层122和绝缘膜159)厚度为600nm+200nm＝800nm。这样，如图5和图7所示，由于调整了第一布线113和第二布线123上留下的绝缘层的膜厚度，故如同CVD法，即使在随着连接孔的深度变深而形成于底面上的绝缘膜的膜厚度变薄的情况下，形成于第一布线113和第二布线123上的各个膜的厚度d3仍可彼此相等。
此外，如果形成于第一连接孔151和第三连接孔153的内壁面上的绝缘膜159的厚度和形成于第一布线113和第二布线123上的膜的厚度d3可以为期望的厚度，则第一布线113上留下的第一绝缘层112的厚度d1可以为0。即，当形成第三连接孔153时使第一布线113露出，并且可省略第四连接孔154。
如图9所示，通过蚀刻以除去形成于第一布线113上的膜(第一绝缘层112和绝缘膜159)，形成第四连接孔154，并且使第一布线113露出。类似地，通过蚀刻以除去形成于第二布线123上的膜(第二绝缘层122和绝缘膜159)，形成第二连接孔152，并且使第二布线123露出。
此时，由于进行了各向异性高的蚀刻，在第三绝缘层143上且在第一连接孔151与第三连接孔153的底面上形成的绝缘膜159可被除去，而在第一连接孔151和第三连接孔153的内侧壁上形成的绝缘膜159被留下。根据这种蚀刻，形成了第一绝缘膜144、第二绝缘膜145、第二连接孔152以及第四连接孔154。
例如，通过平行板等离子体装置，采用C4F8、O2和Ar气体，将1000W以上的RF功率施加给基板，从而实现各向异性高的蚀刻。由于在这些条件下进行蚀刻，故无论连接孔的深度如何，都可使蚀刻速度恒定，可降低微浮(micro-floating)，从而第二连接孔152的深度可与第四连接孔154的深度大致相等。
而且，如上所述，第三绝缘层143为凸出至第一连接孔151和第三连接孔153的内侧的檐状。第三绝缘层143的凸出部143A、143B的长度基本上等于形成于第一连接孔151和第三连接孔153的内壁面上的绝缘膜159的膜厚度。从而，第三绝缘层143的凸出部143A、143B变成形成于第一连接孔151和第三连接孔153的内壁面上的绝缘膜159的掩模，形成于第一连接孔151和第三连接孔153的内壁面上的绝缘膜159不被过度蚀刻，并且第一基板111不易于露出。
接下来，通过溅射法形成阻挡金属(未图示)和Cu晶种层(未图示)后，在除与连接布线148对应的位置以外的位置处，通过光刻对抗蚀剂(未图示)进行图形化，并且通过镀覆法进行镀Cu。随后，除去不必要的阻挡金属，形成连接布线148，因此，获得图1所示的半导体装置。
如上所述，在本实施方式的半导体装置100中，当形成第一连接孔151和第三连接孔153以便形成第一过孔146和第二过孔147时，由于在每个布线上仅留下膜厚度对应于每个连接孔深度的绝缘层，故当形成绝缘膜159时在每个布线上形成的各个膜(绝缘层和绝缘膜159)的厚度d3彼此相等。因此，即使在通过蚀刻以形成第二连接孔152和第四连接孔154且使每个布线露出时，由于蚀刻速度彼此大致相同，故每个布线暴露于蚀刻的时间可基本上为一致且短，且可抑制因蚀刻而对布线造成的影响。
而且，由于形成于第三绝缘层143处的第一连接孔151的直径r2小于形成于第一基板111的所述另外一个表面处的第一连接孔151的直径r1，故在第三绝缘层143中形成凸出至第一连接孔151内侧的部分143A。类似地，由于形成于第三绝缘层143处的第三连接孔153的直径r3小于形成于第一基板111的所述另外一个表面处的第三连接孔153的直径r4，故在第三绝缘层143中形成凸出至第三连接孔153内侧的部分143B。由于第三绝缘层143的凸出部143A、143B变成形成第一绝缘膜144和第二绝缘膜145时的掩模，故不会发生由于通过蚀刻除去绝缘膜159而使第一基板111露出。从而，第一基板111不会由于蚀刻而被暴露。
如上所述，在本实施方式的半导体装置100中，可对层叠后的半导体晶片的电路进行连接，同时抑制因形成过孔时的蚀刻而对基板或布线造成的影响。
此外，当每个基板和每个绝缘层可彼此直接接合时，可省略第一连接层141和第二连接层142。
变型例1
接下来，说明第一实施方式的变型例1。图10为表示本变型例的半导体装置100A的图。本变型例与图1的半导体装置100的不同之处在于，在第一半导体晶片110上层叠有第三半导体晶片130。
如图10所示，半导体装置100A包括第四绝缘层169，第四绝缘层169形成为在第三绝缘层143上埋入第一连接孔151～第四连接孔154中。在第四绝缘层169上隔着第三连接层168而层叠第三半导体晶片130。
第三半导体晶片130包括：第三基板131；第五绝缘层132，其形成为与第三基板131的一个表面接触；以及第三布线133，其形成于第五绝缘层132中。例如，第三基板131由硅制成。例如，第三布线133由诸如铜等金属制成。第三连接层168连接至第五绝缘层132的与第三基板131接触的表面相反侧的表面，并且将第三半导体晶片130和第一半导体晶片110彼此连接。例如，第三连接层168由基于硅氧烷的树脂膜制成。此外，当第四绝缘层169和第五绝缘层132可直接接合时，可省略第三连接层168。
第一半导体晶片110的第一布线113和第三半导体晶片130的第三布线133经由第三过孔162、第四过孔163和连接布线166而彼此连接。此外，连接布线148和第三布线133通过第五过孔164、第六过孔165和连接布线167而彼此连接。
半导体装置100A在与第三基板131的上述一个表面平行的另外一个表面上包括第六绝缘层161。而且，第三过孔162贯穿第六绝缘层161、第三基板131、第五绝缘层132、第三连接层168、第四绝缘层169、第三绝缘层143以及第一基板111而形成至第一绝缘层112的中部，并且第三过孔162的一端连接至第一布线113。半导体装置100A包括第三绝缘膜181，第三绝缘膜181贯穿第三基板131、第五绝缘层132、第三连接层168、第四绝缘层169、第三绝缘层143以及第一基板111而形成至第一绝缘层112的中部。在与第六绝缘层161的同一层上未形成第三绝缘膜181，并且在第一布线113上未以恒定厚度设置第三绝缘膜181。
第四过孔163贯穿第六绝缘层161和第三基板131而形成至第五绝缘层132的中部，且第四过孔163的一端连接至第三布线133。半导体装置100A包括第四绝缘膜182，第四绝缘膜182贯穿第六绝缘层161和第三基板131而形成至第五绝缘层132的中部。在与第六绝缘层161的同一层上未形成第四绝缘膜182，并且在第三布线133上未以恒定厚度设置第四绝缘膜182。
连接布线166的一端连接至第三过孔162的另一端，而连接布线166的另一端连接至第四过孔163的另一端。
第五过孔164贯穿第六绝缘层161、第三基板131、第五绝缘层132和第三连接层168而形成至第四绝缘层169的中部，且第五过孔164的一端连接至连接布线148。半导体装置100A包括第五绝缘膜183，第五绝缘膜183贯穿第三基板131、第五绝缘层132和第三连接层168而形成至第四绝缘层169的中部。在与第六绝缘层161的同一层上未形成第五绝缘膜183，并且在连接布线148上未以恒定厚度设置第五绝缘膜183。
第六过孔165贯穿第六绝缘层161和第三基板131而形成至第五绝缘层132的中部，且第六过孔165的一端连接至第三布线133。半导体装置100A包括第六绝缘膜184，第六绝缘膜184贯穿第六绝缘层161和第三基板131而形成至第五绝缘层132的中部。在与第六绝缘层161的同一层上未形成第六绝缘膜184，并且在第三布线133上未以恒定厚度设置第六绝缘膜184。
连接布线167的一端连接至第五过孔164的另一端，而连接布线167的另一端连接至第六过孔165的另一端。
每个绝缘膜形成为与每个布线隔开预定距离。根据与每个绝缘膜对应的过孔的深度而使距离加长。每个过孔的深度以第三过孔162、第五过孔164和第四过孔163的顺序依次变浅，且第四过孔163的深度大致等于第六过孔165的深度。因此，每个布线和每个绝缘膜间的距离、即每个布线上留下的绝缘层的膜厚度以第三绝缘膜181、第五绝缘膜183和第四绝缘膜182的顺序依次变浅，且到达第四绝缘膜182的距离基本上等于到达第六绝缘膜184的距离。
下面，参照图11和图12，说明第三半导体晶片130的层叠方法。首先，如图11所示，例如，在第三绝缘层143上通过CVD法形成SiO2以便埋入第一连接孔151～第四连接孔154后，通过CMP法进行平坦化，从而形成第四绝缘层169。随后，第三半导体晶片130布置为使得第四绝缘层169和第五绝缘层132彼此面对。
如图12所示，在第一半导体晶片110和第三半导体晶片130之间形成第三连接层168，并且将第一半导体晶片和第三半导体晶片130彼此接合。随后，通过研磨机、CMP法等对第三基板131进行研磨和表面平坦化，因此，例如将第三基板131打薄使得膜厚度约为10μm。
此外，由于每个过孔的形成方法与第一实施方式相同，故省略了说明。
如上所述，类似于层叠两个半导体晶片的情况，可连接其中层叠有三个以上半导体晶片的电路，同时抑制因形成过孔时的蚀刻而对基板或布线造成的影响。
变型例2
下面，说明第一实施方式的变型例2。图13为表示本变型例的半导体装置100B的图。在本变型例中，每个半导体晶片的各布线彼此未连接，而各布线和过孔彼此连接，以便将所述布线连接至外部装置(未图示)。除上述配置以外的配置与图10所示的半导体装置100A相同。
如图13所示，半导体装置100B包括：第七过孔171，其一端连接至第二布线123；连接布线173，其一端连接至第七过孔171的另一端；以及第八过孔172，其一端连接至连接布线173。从而，第二半导体晶片120的第二布线123可连接至外部装置(未图示)。
第七过孔171的配置与第一过孔相同。此外，与第七过孔171的一个表面接触而形成的第七绝缘膜185的配置与第一绝缘膜144相同。除了连接布线173的另一端未连接至过孔之外，连接布线173的配置与连接布线148相同。此外，除了第八过孔172的另一端未连接至连接布线之外，第八过孔172的配置与第五过孔164相同。
这样，类似于与每个半导体晶片的布线连接的过孔或连接布线，可将外部装置(未图示)与每个半导体晶片的布线连接。
第二实施方式
图14为表示第二实施方式的半导体装置200的图。半导体装置200与图1的半导体装置100的不同之处在于，第一半导体晶片110和第二半导体晶片120彼此接合为使得第一绝缘层112和第二绝缘层122彼此面对。
如图14所示，半导体装置200包括第二连接层201，第二连接层201的一个表面连接至第一绝缘层112，而与所述一个表面平行的另外一个表面连接至第二绝缘层122。此外，半导体装置200不包括图1的支撑基板140。而且与图1不同，未将第二基板121打薄。
此外，第一过孔246贯穿第三绝缘层143、第一基板111和第二连接层201而形成至第二绝缘层122的中部。而且，第一绝缘膜244贯穿第一基板111和第二连接层201而形成至第二绝缘层122的中部。这样，第一过孔246和第一绝缘膜244与图1中的第一过孔146和第一绝缘膜144的不同之处在于，第一过孔246和第一绝缘膜244未贯穿第二基板121。
在本实施方式的半导体装置200中，第一半导体晶片110的绝缘层和第二半导体晶片120的绝缘层彼此接合，因此，将所述半导体晶片层叠。从而，可将第一过孔246形成为不贯穿第二基板121，并且第一过孔246的深度相比于图1的第一过孔146更浅。因此，第一过孔246的深度与第二过孔的深度之差(每个过孔的级差(step))减小。
于是，在本实施方式中，如图15所示，调整了第一布线113上留下的第一绝缘层112的膜厚度d'1和第二布线123上留下的第二绝缘层122的膜厚度d'2，且在形成绝缘膜159后而形成于第一布线113上的膜的厚度d4和形成于第二布线123上的膜的厚度d5大致相等。具体来说，第二绝缘层122的膜厚度d'2比图7所示的第二绝缘层122的膜厚度d2薄。这是因为，图14的第一过孔246比图1的第一过孔146浅，且如图15所示，形成于第一连接孔151的底面上的绝缘膜159比图8的绝缘膜159厚。因此，由于第二绝缘层122的膜厚度d'2薄于图7所示的第二绝缘层122的膜厚度d2，基于这样的事实，故在形成绝缘膜159后而形成于第一布线113上的膜的厚度d4和形成于第二布线123上的膜的厚度d5彼此可大致相等。
此外，图15为表示半导体装置200的图，其中，在将第一半导体晶片110的绝缘层和第二半导体晶片120的绝缘层彼此接合后，按照与第一实施方式同样的步骤而形成第一连接孔151和第三连接孔153，并且形成绝缘膜159。
如上所述，类似于本发明的实施方式的半导体装置200，由于将各半导体晶片层叠为使得每个半导体晶片的绝缘层彼此面对，因此，即使每个过孔的级差减小的情况下，仍可获得与第一实施方式类似的效果。
此外，在本发明的实施方式的半导体装置200中，类似于变型例1，还可层叠第三半导体晶片，并且类似于变型例2，半导体装置可连接至外部装置(未图示)。
第三实施方式
图16表示第三实施方式的半导体装置300。本实施方式的半导体装置300与图14所示的半导体装置200的不同之处在于，半导体装置300在第三绝缘层143上具有绝缘膜301，不同之处还在于第一绝缘膜302和第二绝缘膜303的形状以及第二连接孔304和第四连接孔305的形状。
例如，绝缘膜301由SiO2制成。
在第一连接孔151的内壁面上形成第一绝缘膜302。第一绝缘膜302包含级差，其中，形成于第二布线123侧的第一绝缘膜302的膜厚度比第三绝缘层143侧的膜厚度厚。此外，在本实施方式中，还在形成于第三绝缘层143上的第三连接孔153的内壁面上形成第二绝缘膜303。
第二绝缘膜303形成于第三连接孔153的内壁面上。第二绝缘膜303包含级差，其中，形成于第一布线113侧的第二绝缘膜303的膜厚度比第三绝缘层143侧的膜厚度厚。第二绝缘膜303的级差与第一绝缘膜302的级差相比更大。此外，在本实施方式中，还在形成于第三绝缘层143上的第一连接孔151的内壁面上形成第一绝缘膜302。
而且，由于在其中设有第一绝缘膜302的第一连接孔151的内壁面以及其中设有第二绝缘膜303的第三连接孔153的内壁面上形成第一过孔146和第二过孔147，故第一过孔和第二过孔具有沿内壁面的形状而弯曲的形状。此外，在绝缘膜301上形成连接布线148。
下面，参照图17和图18，说明本实施方式的半导体装置300的制造方法。而且，所述方法与形成绝缘膜159之前的图8所示的半导体装置100的制造方法相同。
如图17所示，在形成绝缘膜159后，在对应于第一连接孔151和第三连接孔153的位置处对抗蚀剂306进行图形化，抗蚀剂306具有直径比第一连接孔151和第三连接孔153小的开口。接下来，以抗蚀剂306作为掩模，通过进行各向异性高的蚀刻，以便除去形成于第一布线113上的膜和形成于第二布线123上的膜，并且使第一布线113和第二布线123露出。而且，本实施方式中实施的各向异性高的蚀刻的条件可类似于图9所实施的蚀刻的条件。
以此方式，由于以抗蚀剂306作为掩模而进行各向异性高的蚀刻，故如图18所示，可形成绝缘膜301、第一绝缘膜302和第二绝缘膜303。此外，可形成直径比第一连接孔151小的第二连接孔304和直径比第三连接孔153小的第四连接孔305。由于形成了第一过孔146、第二过孔147和连接布线148，故可获得图16所示的半导体装置300。而且，第一过孔146、第二过孔147和连接布线148的形成方法与第一实施方式相同。
这样，由于形成了直径比第一连接孔151小的第二连接孔304并形成了直径比第三连接孔153小的第四连接孔305，故可减小露出的布线面积，并且可减小暴露于蚀刻中的布线面积。在第一连接孔151和第三连接孔153的直径尺寸为几十nm～几百nm的情况下，这一点特别有利。此外，由于未通过蚀刻而除去绝缘膜301，故在将第一基板111的表面上的第三绝缘层143实质上加厚的情况下，本实施方式有利。
第四实施方式
下面，在第四实施方式中，说明半导体装置100的应用例。此处，说明了半导体装置100应用于固体摄像装置400的情况。
图19表示使用半导体装置100的固体摄像装置400的示意性配置。固体摄像装置400包括：像素阵列3，其中，在例如由硅制成的半导体基板11上，以二维阵列的形式规则地布置包含多个光电转换部的像素2；和周边电路部。像素2例如包括作为光电转换部的光电二极管以及多个像素晶体管。例如，多个像素晶体管包括三个晶体管，即传输晶体管、复位晶体管和放大晶体管。此外，多个像素晶体管可包括四个晶体管，即在所述三个晶体管基础上再加入选择晶体管。像素2可由单个单位像素构成。一般来说，由于单位像素的等效电路彼此类似，故省略了详细说明。此外，像素2可以是共用的像素结构。共用的像素结构由多个光电二极管、多个传输晶体管、被共用的一个浮动扩散部以及被供电的另一像素晶体管所构成。即，如此构成共用的像素结构，使得构成多个单位像素的光电二极管和传输晶体管共用另一个像素晶体管。
周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。
控制电路8接收用于对输入时钟、工作模式等作出指令的数据，并且输出诸如固体摄像装置的内部信息的数据。即，控制电路8基于垂直同步信号、水平同步信号和主时钟而生成时钟信号或控制信号等，所述时钟信号或控制信号等为垂直驱动电路4、列信号处理电路5和水平驱动电路6等的工作基准。此外，将这些信号输入给垂直驱动电路4、列信号处理电路5、水平驱动电路6等。
例如，垂直驱动电路4包括移位寄存器，并选择像素驱动布线。而且，垂直驱动电路4将用于驱动像素的脉冲提供给选定的像素驱动布线，并以行为单位驱动像素。即，垂直驱动电路4以行为单位依次沿垂直方向而选择性地扫描像素区3中的每个像素2。此外，垂直驱动电路4将基于信号电荷的像素信号经由垂直信号线9提供给列信号处理电路5，所述信号电荷是根据在例如作为每个像素2的光电转换部的光电二极管中所接收的光量而生成的。
例如，列信号处理电路5布置于像素2的每列处，并且对每一像素列的一行像素2输出的信号进行诸如信号的噪声消除等的信号处理。即，列信号处理电路5进行诸如CDS、信号放大或AD转换的信号处理，以便消除像素2固有的固定模式噪声。在列信号处理电路5的输出端，在各个水平信号线10之间连接且设置有水平选择开关(未图示)。
例如，水平驱动电路6包括移位寄存器，水平驱动电路6通过依次输出水平扫描脉冲而依次选择每个列信号处理电路5，并且将来自每个列信号处理电路5的各个像素信号输出至水平信号线10。
输出电路7对于从每个列信号处理电路5经由水平信号线10而依次供给的信号进行信号处理，并将处理后的信号输出。例如，在所述信号处理中，可只进行缓冲，或者可进行黑电平调整、列偏差修正以及各种数字信号处理等。
图20A和图20B表示本实施方式的固体摄像装置400的基本和示意性配置。例如，如图20A所示，在固体摄像装置400中，在第一半导体芯片22上安装有像素区23和控制电路24，并且在第二半导体芯片26上安装有逻辑电路25，逻辑电路25包含用于进行信号处理的信号处理电路。第一半导体芯片22和第二半导体芯片26彼此电连接，并且构成作为单个半导体装置的固体摄像装置400。例如，作为固体摄像装置400的另一配置例，存在图20B的配置。如图20B所示，在固体摄像装置400中，在第一半导体芯片22上安装有像素区23，并且在第二半导体芯片26上安装有控制电路24和包含信号处理电路的逻辑电路25。第一半导体芯片22和第二半导体芯片26彼此电连接，并且构成作为单个半导体装置的固体摄像装置400。
图21表示固体摄像装置400的横截面图。如图21所示，在第一半导体晶片110上形成有像素阵列(以下称作像素区)23和控制电路24。即，在第一半导体晶片110的第一绝缘层112中形成作为每个像素2的光电转换部的光电二极管410以及包含像素晶体管Tr1、Tr2的像素阵列23。像素晶体管Tr1、Tr2包括栅极401、402和源极/漏极区(未图示)。像素晶体管数可以为2个以上。图示了两个像素晶体管Tr1、Tr2以代表多个像素晶体管。邻近光电二极管410的像素晶体管Tr1对应于传输晶体管，而像素晶体管Tr1的源极/漏极区(未图示)对应于浮动扩散部。
控制电路24由形成于第一半导体晶片110的第一绝缘层112中的MOS晶体管Tr3、Tr4构成。MOS晶体管Tr3、Tr4包括栅极403、404和源极/漏极区(未图示)。MOS晶体管数可以是2个以上。图示了两个MOS晶体管Tr3、Tr4以代表多个MOS晶体管。
在第二半导体晶片120中形成包含信号处理电路的逻辑电路25。即，包含多个MOS晶体管Tr6～Tr8的逻辑电路25形成于第二半导体晶片120的第二绝缘层122中。MOS晶体管Tr6～Tr8包括栅极406～408和源极/漏极区(未图示)。MOS晶体管数可以是3个以上。图示了三个MOS晶体管Tr6～Tr8以代表多个MOS晶体管。此处，将MOS晶体管表示为构成逻辑电路的晶体管。然而，CMOS晶体管也可以配置为构成逻辑电路的晶体管。
第一布线113和第二布线123经由第一过孔146、第二过孔147和连接布线148而彼此电连接。此外，在第三绝缘层143上形成平坦化膜411。例如，在平坦化膜411上形成对应于每个像素的红(R)、绿(G)、蓝(B)片上滤色器412，且在片上滤色器上形成片上微透镜413。将每个片上滤色器412和片上微透镜413对应于像素阵列的每个单位像素而形成。而且，在图21中，为便于理解本实施方式，图示了除片上滤色器412和片上微透镜413以外的固体摄像装置400的放大的横截面配置。因此，将片上滤色器412和片上微透镜413的间距尺寸相对于单位像素的间距尺寸缩小来进行表示。
由于可以类似于相关技术中的方法来制造像素阵列23、控制电路24和逻辑电路25，并且可以与第一实施方式同样的制造方法来制造第一过孔146、第二过孔147和连接布线148，故省略了详细说明。
如上所述，在图1所示的半导体装置100的第一绝缘层112中形成像素阵列23和控制电路24，在第二绝缘层122中形成逻辑电路25，因此，从固体摄像装置400中也可获得与第一实施方式类似的效果。由于半导体装置100应用于固体摄像装置400，故可通过相关技术中的晶片处理技术以将像素阵列和逻辑电路混装。
而且，在本实施方式中，说明了第一实施方式的半导体装置100应用于固体摄像装置400的例子。然而，变型例1、变型例2和第二实施方式、第三实施方式中所示的半导体装置也可应用于固体摄像装置400。
第五实施方式
下面，在第五实施方式中，参照图22说明固体摄像装置400的应用例。图22表示固体摄像装置400应用于电子设备500的例子。例如，作为电子设备500，有数码相机、便携电话等中的相机、扫描仪、监视摄像机(surveillance camera)等。然而，这里，说明了电子设备500为数码相机的情况。
本发明的实施方式的电子设备500包括固体摄像装置400、光学透镜501、快门单元502、驱动电路504以及信号处理电路503。
光学透镜501将来自对象的图像光(入射光)成像在固体摄像装置400的摄像面上。从而，信号电荷在固体摄像装置400中累积预定的时段。
快门单元502控制进入固体摄像装置400的光照射时段和遮光时段。驱动电路504供给驱动信号，该驱动信号控制固体摄像装置400的传输操作和快门单元402的快门操作。
固体摄像装置400基于驱动信号而将累积于光电转换元件410中的信号电荷作为电信号而输出。
信号处理电路403进行各种信号处理。信号处理电路403通过对从固体摄像装置400输出的电信号进行信号处理而生成图像信号，并将所生成的信号输出给诸如存储器(未图示)、监视器等记录介质。
如上所述，由于本实施方式的电子设备500包括第一～第四实施方式的固体摄像装置400，故可层叠半导体晶片而抑制因蚀刻而对基板或布线造成的影响。从而，其中可通过相关技术中的晶片处理技术而将像素阵列和逻辑电路混装的固体摄像装置应用于电子设备。
本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。
相关申请的交叉引用
本申请包含与2011年4月19日向日本专利局提交的日本专利申请JP 2011-093035中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。

Claims (22)

1.一种固体摄像装置，其包括：
第一晶片，其包括像素阵列部和第一布线层，所述像素阵列部具有多个光电转换部，其中，所述第一晶片包括第一基板和第一绝缘层，且所述第一布线层位于所述第一绝缘层内；
第二晶片，其包括第二布线层，其中，所述第二晶片包括第二基板和第二绝缘层，且所述第二布线层位于所述第二绝缘层内；
第三晶片，其包括第三布线层；
第二连接层，其布置在所述第一晶片与所述第二晶片之间；
第三连接层，其布置在所述第一晶片与所述第三晶片之间；
第一过孔，其布置成穿过所述第一晶片至所述第二晶片，其中，所述第一过孔贯穿所述第二连接层；
第二过孔，其布置在所述第一晶片中；
第五过孔，其从所述第三晶片布置至所述第一晶片，其中，所述第五过孔贯穿所述第三连接层；以及
连接部，其布置在所述第一晶片中，
其中，所述第一过孔连接至所述第一晶片中的所述连接部，且连接至所述第二晶片中的布线，
其中，所述第二过孔连接至所述第一晶片中的所述连接部，且连接至所述第一布线层中的布线，
其中，所述第五过孔电连接至所述第三布线层中的布线，且连接至所述第一晶片中的所述连接部，
其中，所述第一过孔在所述连接部的第一区域处连接至所述连接部，所述第二过孔在所述连接部的第二区域处连接至所述连接部，且所述第五过孔在所述连接部的第三区域处连接至所述连接部，并且
所述第一区域、所述第二区域和所述第三区域在平面图中不彼此重叠，
第一绝缘膜形成在所述第一过孔的侧壁上，第二绝缘膜形成在所述第二过孔的侧壁上，并且所述第一绝缘膜的底端和所述第二布线层之间的距离大于所述第二绝缘膜的底端和所述第一布线层之间的距离。
2.根据权利要求1所述的固体摄像装置，其中，布置在所述第一晶片中的所述连接部是第一连接布线。
3.根据权利要求1所述的固体摄像装置，其中，所述第三晶片包括第三基板和第五绝缘层，且所述第三布线层位于所述第五绝缘层内。
4.根据权利要求3所述的固体摄像装置，其中，所述第五绝缘层布置在所述第三连接层与所述第三基板之间。
5.根据权利要求1所述的固体摄像装置，其还包括第三过孔，所述第三过孔从所述第三晶片延伸至所述第一晶片并贯穿所述第三连接层，其中，所述第三过孔连接至所述第三布线层中的布线和第一布线层中的第二布线。
6.根据权利要求5所述的固体摄像装置，其中，所述第五过孔电连接至所述第一布线层中的第一布线。
7.根据权利要求1所述的固体摄像装置，其中，所述第一晶片的所述光电转换部是光电二极管。
8.根据权利要求1所述的固体摄像装置，其中，第二晶片包括逻辑电路。
9.根据权利要求8所述的固体摄像装置，其中，所述第二晶片的所述第二布线层是所述逻辑电路的一部分。
10.根据权利要求2所述的固体摄像装置，其还包括：第六过孔，其布置在所述第三晶片中；以及第二连接布线，其中，所述第一过孔通过所述第二连接布线电连接至所述第六过孔。
11.根据权利要求10所述的固体摄像装置，其中，所述第六过孔接触所述第一布线层中的所述第一连接布线。
12.根据权利要求11所述的固体摄像装置，其中，所述第一过孔通过所述第六过孔电连接至所述第三布线层中的所述布线。
13.根据权利要求1所述的固体摄像装置，其中，所述第一晶片的所述光电转换部包括形成在所述基板中的多个光电二极管。
14.根据权利要求13所述的固体摄像装置，其中，所述光电二极管布置成二维阵列。
15.根据权利要求1所述的固体摄像装置，其中，第二连接层位于所述第一晶片的所述绝缘层与所述第二晶片的所述基板之间。
16.根据权利要求3所述的固体摄像装置，其中，第三连接层位于所述第一晶片的所述绝缘层与所述第三晶片的所述第五绝缘层之间。
17.根据权利要求1所述的固体摄像装置，其中，所述第一过孔贯穿所述第一晶片。
18.根据权利要求17所述的固体摄像装置，其中，所述第五过孔部分地贯穿所述第一晶片。
19.根据权利要求18所述的固体摄像装置，其中，所述第二过孔没有贯穿所述第一晶片。
20.根据权利要求19所述的固体摄像装置，其中，所述第五过孔没有贯穿所述第一晶片。
21.根据权利要求20所述的固体摄像装置，其中，所述第一过孔贯穿所述第一晶片且部分地贯穿所述第二晶片。
22.一种电子设备，其包括：
固体摄像装置；
光学系统，其将入射光导入所述固体摄像装置的光电二极管；以及
信号处理电路，其对所述固体摄像装置的输出信号进行处理，所述固体摄像装置包括：
第一晶片，其包括像素阵列部和第一布线层，所述像素阵列部具有多个光电转换部，其中，所述第一晶片包括第一基板和第一绝缘层，且所述第一布线层位于所述第一绝缘层内；
第二晶片，其包括第二布线层，其中，所述第二晶片包括第二基板和第二绝缘层，且所述第二布线层位于所述第二绝缘层内；
第三晶片，其包括第三布线层；
第二连接层，其布置在所述第一晶片与所述第二晶片之间；
第三连接层，其布置在所述第一晶片与所述第三晶片之间；
第一过孔，其布置成穿过所述第一晶片布置至所述第二晶片，其中，所述第一过孔贯穿所述第二连接层；
第二过孔，其布置在所述第一晶片中；
第五过孔，其从所述第三晶片布置至所述第一晶片，其中，所述第五过孔贯穿所述第三连接层；以及
连接部，其布置在所述第一晶片中，
其中，所述第一过孔连接至所述第一晶片中的连接部，且连接至所述第二晶片中的布线，
其中，所述第二过孔连接至所述第一晶片中的所述连接部，且连接至所述第一布线层中的布线，
其中，所述第五过孔电连接至所述第三布线层中的布线，且连接至所述第一晶片中的所述连接部，
其中，所述第一过孔在所述连接部的第一区域处连接至所述连接部，所述第二过孔在所述连接部的第二区域处连接至所述连接部，且所述第五过孔在所述连接部的第三区域处连接至所述连接部，并且
所述第一区域、所述第二区域和所述第三区域在平面图中不彼此重叠，
第一绝缘膜形成在所述第一过孔的侧壁上，第二绝缘膜形成在所述第二过孔的侧壁上，并且所述第一绝缘膜的底端和所述第二布线层之间的距离大于所述第二绝缘膜的底端和所述第一布线层之间的距离。
CN201611064252.6A 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备 Active CN107068638B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-093035 2011-04-19
JP2011093035A JP2012227328A (ja) 2011-04-19 2011-04-19 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
CN201210103629.XA CN102751234B (zh) 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210103629.XA Division CN102751234B (zh) 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备

Publications (2)

Publication Number Publication Date
CN107068638A CN107068638A (zh) 2017-08-18
CN107068638B true CN107068638B (zh) 2020-08-18

Family

ID=47020643

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611064252.6A Active CN107068638B (zh) 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备
CN201210103629.XA Active CN102751234B (zh) 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210103629.XA Active CN102751234B (zh) 2011-04-19 2012-04-10 半导体装置及其制造方法、固体摄像装置以及电子设备

Country Status (5)

Country Link
US (8) US9236412B2 (zh)
JP (1) JP2012227328A (zh)
KR (1) KR101941709B1 (zh)
CN (2) CN107068638B (zh)
TW (1) TWI520294B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20093601A1 (no) 2009-12-29 2011-06-30 Idex Asa Overflatesensor
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
US9740343B2 (en) 2012-04-13 2017-08-22 Apple Inc. Capacitive sensing array modulation
US10269863B2 (en) 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
US9030440B2 (en) 2012-05-18 2015-05-12 Apple Inc. Capacitive sensor packaging
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
NO20131423A1 (no) 2013-02-22 2014-08-25 Idex Asa Integrert fingeravtrykksensor
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9764153B2 (en) * 2013-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US10096515B2 (en) * 2013-03-15 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for stacked device
NL2012891B1 (en) * 2013-06-05 2016-06-21 Apple Inc Biometric sensor chip having distributed sensor and control circuitry.
US9883822B2 (en) 2013-06-05 2018-02-06 Apple Inc. Biometric sensor chip having distributed sensor and control circuitry
US9984270B2 (en) 2013-08-05 2018-05-29 Apple Inc. Fingerprint sensor in an electronic device
US20150048514A1 (en) * 2013-08-14 2015-02-19 Qualcomm Mems Technologies, Inc. Stacked via structures and methods of fabrication
US10296773B2 (en) 2013-09-09 2019-05-21 Apple Inc. Capacitive sensing array having electrical isolation
US9460332B1 (en) 2013-09-09 2016-10-04 Apple Inc. Capacitive fingerprint sensor including an electrostatic lens
US9697409B2 (en) 2013-09-10 2017-07-04 Apple Inc. Biometric sensor stack structure
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9117879B2 (en) 2013-12-30 2015-08-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102168173B1 (ko) 2014-01-24 2020-10-20 삼성전자주식회사 적층형 이미지 센서
US10095906B2 (en) 2014-02-21 2018-10-09 Idex Asa Sensor employing overlapping grid lines and conductive probes for extending a sensing surface from the grid lines
JP2015185792A (ja) * 2014-03-26 2015-10-22 セイコーエプソン株式会社 配線構造及びその製造方法
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9812555B2 (en) * 2015-05-28 2017-11-07 Semiconductor Components Industries, Llc Bottom-gate thin-body transistors for stacked wafer integrated circuits
KR102387948B1 (ko) 2015-08-06 2022-04-18 삼성전자주식회사 Tsv 구조물을 구비한 집적회로 소자
JP6711614B2 (ja) * 2015-12-24 2020-06-17 キヤノン株式会社 半導体装置
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
CN105914202B (zh) * 2016-06-13 2018-11-13 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
KR102544782B1 (ko) 2016-08-04 2023-06-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN108122791A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种晶圆级封装方法及半导体器件
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN106847750B (zh) * 2017-01-19 2020-04-03 上海宝芯源功率半导体有限公司 一种用于锂电保护的开关器件及其制作方法
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
US10157833B1 (en) * 2017-05-23 2018-12-18 Globalfoundries Inc. Via and skip via structures
KR102510520B1 (ko) 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
WO2020035898A1 (ja) * 2018-08-13 2020-02-20 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
CN109119401B (zh) * 2018-08-28 2019-09-17 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN109148360B (zh) * 2018-08-28 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件制作方法
CN109148275A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
KR102498503B1 (ko) * 2018-09-05 2023-02-09 삼성전자주식회사 이미지 센서
KR102646012B1 (ko) 2019-02-18 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN110379799B (zh) 2019-07-18 2020-04-03 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
US11289370B2 (en) * 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
CN115715409A (zh) * 2020-06-18 2023-02-24 索尼半导体解决方案公司 显示设备、制造显示设备的方法和电子设备
CN115836386A (zh) * 2020-07-16 2023-03-21 超极存储器股份有限公司 半导体装置及其制造方法
US20230029763A1 (en) * 2021-07-30 2023-02-02 Cree, Inc. Interconnect metal openings through dielectric films

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270225A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 半導体装置の製造方法
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US20010007373A1 (en) * 2000-01-12 2001-07-12 Yoshinori Kadota Tape carrier for semiconductor device and method of producing same
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
KR100919674B1 (ko) * 2002-12-27 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4373866B2 (ja) * 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP2006181641A (ja) 2004-12-02 2006-07-13 Ebara Corp 接合装置及び接合方法
US7371662B2 (en) * 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US7453151B2 (en) * 2006-07-27 2008-11-18 International Business Machines Corporation Methods for lateral current carrying capability improvement in semiconductor devices
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
CN101399267A (zh) * 2007-09-29 2009-04-01 茂德科技股份有限公司 功率晶体管结构及其制作方法
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
TWI405321B (zh) * 2009-09-08 2013-08-11 Ind Tech Res Inst 三維多層堆疊半導體結構及其製造方法
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器

Also Published As

Publication number Publication date
KR20120123190A (ko) 2012-11-08
KR101941709B1 (ko) 2019-01-23
TWI520294B (zh) 2016-02-01
US10658229B2 (en) 2020-05-19
US11177161B2 (en) 2021-11-16
US20120267740A1 (en) 2012-10-25
US9754990B2 (en) 2017-09-05
US20220044962A1 (en) 2022-02-10
TW201244046A (en) 2012-11-01
US9236412B2 (en) 2016-01-12
CN102751234B (zh) 2016-12-14
JP2012227328A (ja) 2012-11-15
US20160211298A1 (en) 2016-07-21
US20160086997A1 (en) 2016-03-24
US20170236745A1 (en) 2017-08-17
US11948833B2 (en) 2024-04-02
US10224234B2 (en) 2019-03-05
US20190198387A1 (en) 2019-06-27
CN102751234A (zh) 2012-10-24
US9431448B2 (en) 2016-08-30
CN107068638A (zh) 2017-08-18
US20200273745A1 (en) 2020-08-27
US20240178057A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
CN107068638B (zh) 半导体装置及其制造方法、固体摄像装置以及电子设备
KR101770077B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
JP5853351B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP5664205B2 (ja) 半導体装置とその製造方法、及び電子機器
CN110678984B (zh) 成像器件和电子装置
JP2013115289A (ja) 半導体装置、半導体装置の製造方法、および電子機器
TW202407993A (zh) 固體攝像裝置及其製造方法、及電子機器
JP5915636B2 (ja) 半導体装置とその製造方法
JP6256562B2 (ja) 固体撮像装置及び電子機器
JP2018078305A (ja) 固体撮像装置及び電子機器
JP6233376B2 (ja) 固体撮像装置及び電子機器
JP7001120B2 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant