CN103227119A - 光电阵列器件平面化接地方法 - Google Patents

光电阵列器件平面化接地方法 Download PDF

Info

Publication number
CN103227119A
CN103227119A CN2012105962795A CN201210596279A CN103227119A CN 103227119 A CN103227119 A CN 103227119A CN 2012105962795 A CN2012105962795 A CN 2012105962795A CN 201210596279 A CN201210596279 A CN 201210596279A CN 103227119 A CN103227119 A CN 103227119A
Authority
CN
China
Prior art keywords
electrode
table top
array device
photoelectric array
earthing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105962795A
Other languages
English (en)
Inventor
黄寓洋
塞万·拉方波罗塞
刘惠春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI WOPU OPTOELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
WUXI WOPU OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI WOPU OPTOELECTRONIC TECHNOLOGY Co Ltd filed Critical WUXI WOPU OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority to CN2012105962795A priority Critical patent/CN103227119A/zh
Publication of CN103227119A publication Critical patent/CN103227119A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种光电阵列器件平面化接地方法，包括如下步骤：(1)在衬底上依次生长下接触层、有源区和上接触层；(2)通过光刻形成台面图案，陡直刻蚀出内部像素；(3)刻蚀出用于将下电极引至台面以上的缓坡；(4)淀积金属电极层；(5)淀积互联金属；(6)进行两个芯片的倒装互联，形成电学连接。本发明通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正负电极位于同一平面上，有利于后续的倒装互联。

Description

光电阵列器件平面化接地方法
技术领域
本发明属于半导体制造领域，涉及一种光电阵列器件平面化接地方法。 
背景技术
光电阵列器件与其对应的驱动/读出电路的倒装互联技术目前已经被广泛应用。一般来说，光电器件是双端器件，包含一个正电极和一个负电极，两个电极一般分别位于材料结构上的上接触层和下接触层处，两者水平位置并不一致。另一方面，读出/驱动电路是标准的CMOS电路，其所有引出pad都位于同一平面上。这就给倒装互联造成了困难。 
如图1所示，现有的解决方法，一般是在光电阵列上分两次沉积互联金属(如In等)。位于上接触层上的金属球较小，高度较低。而位于下接触层上的金属球较大，高度较高。从而两者位于同一个高度上，能够实现倒装互联。然而这种方法对工艺的控制和一致性要求较高，对倒装焊的控制非常严格，从而造成成品率不高，成本上升。 
发明内容
本发明所要解决的技术问题是提供一种光电阵列器件平面化接地方法，通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正负电极位于同一平面上，有利于后续的倒装互联。 
为了解决以上技术问题，本发明提供了一种光电阵列器件平面化接地方法，包括如下步骤： 
(1)在衬底上依次生长下接触层、有源区和上接触层； 
(2)通过光刻形成台面图案，陡直刻蚀出内部像素； 
(3)刻蚀出用于将下电极引至台面以上的缓坡； 
(4)淀积金属电极层； 
(5)淀积互联金属； 
(6)进行两个芯片的倒装互联，形成电学连接。 
优选地，步骤(2)通过光刻形成台面图案，使用等离子体刻蚀，离子束刻蚀设备陡直刻蚀出内部像素。 
优选地，步骤(3)通过光刻形成台面图案，使用湿法腐蚀或特殊的等离子体刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。 
优选地，步骤(4)通过光刻形成电极图案，并通过电子束蒸发、溅射或热蒸发的方法形成内部像素上的上电极与接地像素上的下电极。 
进一步地，步骤(4)中内部像素上的上电极与接地像素上的下电极可以一次沉积，也可以分两次分别沉积。 
更近一步地，步骤(4)中内部像素上的上电极仅局限于像素内部，而接地像素上的下电极覆盖整个缓坡台面，将下接触层金属引至台面以上。 
优选地，步骤(6)使用倒装焊机进行两芯片之间的对准和平行化调节，并通过施加压力和加热完成两个芯片的倒装互联。 
本发明的方法通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，从而实现正负电极位于同一平面上，有利于后续的倒装互联。 
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。 
图1是现有在光电阵列上分两次沉积互联金属的结构示意图； 
图2是本发明步骤(1)在衬底上依次生长下接触层、有源区和上接触层后的示意图； 
图3本发明步骤(2)陡直刻蚀出内部像素后的示意图； 
图4是本发明步骤(3)刻蚀出用于将下电极引至台面以上的缓坡的示意图； 
图5是本发明步骤(4)淀积金属电极层后的示意图； 
图6是本发明步骤(5)淀积互联金属后的示意图； 
图7是本发明步骤(6)进行两个芯片的倒装互联，形成电学连接的示意图； 
图8是本发明方法的流程图。 
图中的附图标记为： 
具体实施方式
1、衬底；2、下接触层；3、有源区；4、上接触层；5、金属电极层；6、CMOS驱动电路。 
如图8所示，本发明提供了一种光电阵列器件平面化接地方法，包括如下步骤： 
(1)在衬底上依次生长下接触层、有源区和上接触层； 
(2)通过光刻形成台面图案，陡直刻蚀出内部像素； 
(3)刻蚀出用于将下电极引至台面以上的缓坡； 
(4)淀积金属电极层； 
(5)淀积互联金属； 
(6)进行两个芯片的倒装互联，形成电学连接。 
如图2至图7所示，为本发明光电阵列器件平面化接地方法各步骤的示意图。 
如图2所示，第一步是外延材料的生长。使用MBE，MOCVD在衬底1上生长外延材料。外延材料一般包括下接触层2，有源区3和上接触层4等结构。 
如图3所示，第二步是内部像素台面陡直刻蚀。通过光刻形成台面图案，并使用离子体刻蚀(ICP)，离子束刻蚀(IBE)等设备陡直刻蚀出内部像素。这种方法的好处是易于控制，台面陡峭，隔离性能好。 
如图4所示，第三步是外部接地台面缓坡刻蚀。通过光刻形成台面图案，并使用湿法腐蚀或特殊的ICP刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。 
如图5所示，第四步是电极沉积。通过光刻形成电极图案，并通过电子束蒸发、溅射、热蒸发等方法形成金属电极层5。内部像素上的上电极与接地像素上的下电极金属可以一次沉积，也可以分两次分别沉积。内部像素上的上电极仅局限于像素内部，而接地像素上的下电极覆盖整个缓坡台面，将下接触层金属引至台面以上。缓坡结构是此步骤能够成功的关键保障。 
如图6所示，第五步是互联金属(如In)沉积。通过光刻形成互联金属图 案，并通过热蒸发等方法淀积互联金属。 
如图7所示，第六步是倒装互联。使用倒装焊机进行两芯片之间的对准和平行化调节，并通过施加一定的压力和加热完成两个芯片的倒装互联，形成与CMOS驱动电路6的电学连接。 
本发明的方法通过在下接触电极处形成缓坡台面，将金属沉积在缓坡上，从而将下接触电极引至台面上，实现正负电极位于同一平面上，有利于后续的倒装互联。 

Claims (7)

1.一种光电阵列器件平面化接地方法，其特征在于，包括如下步骤：
(1)在衬底上依次生长下接触层、有源区和上接触层；
(2)通过光刻形成台面图案，陡直刻蚀出内部像素；
(3)刻蚀出用于将下电极引至台面以上的缓坡；
(4)淀积金属电极层；
(5)淀积互联金属；
(6)进行两个芯片的倒装互联，形成电学连接。
2.如权利要求1所述的光电阵列器件平面化接地方法，其特征在于，步骤(2)通过光刻形成台面图案，使用等离子体刻蚀，离子束刻蚀设备陡直刻蚀出内部像素。
3.权利要求1述的光电阵列器件平面化接地方法，其特征在于，步骤(3)通过光刻形成台面图案，使用湿法腐蚀或特殊的等离子体刻蚀工艺刻蚀出用于将下电极引至台面以上的缓坡。
4.权利要求1述的光电阵列器件平面化接地方法，其特征在于，步骤(4)通过光刻形成电极图案，并通过电子束蒸发、溅射或热蒸发的方法形成内部像素上的上电极与接地像素上的下电极。
5.权利要求4述的光电阵列器件平面化接地方法，其特征在于，步骤(4)中内部像素上的上电极与接地像素上的下电极可以一次沉积，也可以分两次分别沉积。
6.权利要求5述的光电阵列器件平面化接地方法，其特征在于，步骤(4)中内部像素上的上电极仅局限于像素内部，而接地像素上的下电极覆盖整个缓坡台面，将下接触层金属引至台面以上。
7.权利要求1述的光电阵列器件平面化接地方法，其特征在于，步骤(6)使用倒装焊机进行两芯片之间的对准和平行化调节，并通过施加压力和加热完成两个芯片的倒装互联。
CN2012105962795A 2012-12-26 2012-12-26 光电阵列器件平面化接地方法 Pending CN103227119A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105962795A CN103227119A (zh) 2012-12-26 2012-12-26 光电阵列器件平面化接地方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105962795A CN103227119A (zh) 2012-12-26 2012-12-26 光电阵列器件平面化接地方法

Publications (1)

Publication Number Publication Date
CN103227119A true CN103227119A (zh) 2013-07-31

Family

ID=48837513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105962795A Pending CN103227119A (zh) 2012-12-26 2012-12-26 光电阵列器件平面化接地方法

Country Status (1)

Country Link
CN (1) CN103227119A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097235A (zh) * 2021-03-25 2021-07-09 浙江焜腾红外科技有限公司 光电阵列器n型接地区制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
CN1858946A (zh) * 2005-05-07 2006-11-08 三星电子株式会社 半导体激光二极管及其制造方法
US20060249745A1 (en) * 2005-05-06 2006-11-09 Samsung Electronics Co., Ltd. Heat dissipating structure and light emitting device having the same
CN101047218A (zh) * 2007-03-08 2007-10-03 鹤山丽得电子实业有限公司 一种增大出光面积的led制作方法
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101359704A (zh) * 2007-07-30 2009-02-04 晶元光电股份有限公司 发光元件及其制造方法
TW201023402A (en) * 2008-12-15 2010-06-16 Everlight Electronics Co Ltd A flip-chip light-emitting diode
CN101894851A (zh) * 2010-06-12 2010-11-24 无锡晶凯科技有限公司 一种可寻址氮化镓基led显示微阵列及其制备方法
JP2011129764A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法
CN102122649A (zh) * 2009-12-21 2011-07-13 乐金显示有限公司 显示设备及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
US20060249745A1 (en) * 2005-05-06 2006-11-09 Samsung Electronics Co., Ltd. Heat dissipating structure and light emitting device having the same
CN1858946A (zh) * 2005-05-07 2006-11-08 三星电子株式会社 半导体激光二极管及其制造方法
CN101047218A (zh) * 2007-03-08 2007-10-03 鹤山丽得电子实业有限公司 一种增大出光面积的led制作方法
CN101350381A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 凸点发光二极管及其制造方法
CN101359704A (zh) * 2007-07-30 2009-02-04 晶元光电股份有限公司 发光元件及其制造方法
TW201023402A (en) * 2008-12-15 2010-06-16 Everlight Electronics Co Ltd A flip-chip light-emitting diode
JP2011129764A (ja) * 2009-12-18 2011-06-30 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法
CN102122649A (zh) * 2009-12-21 2011-07-13 乐金显示有限公司 显示设备及其制造方法
CN101894851A (zh) * 2010-06-12 2010-11-24 无锡晶凯科技有限公司 一种可寻址氮化镓基led显示微阵列及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097235A (zh) * 2021-03-25 2021-07-09 浙江焜腾红外科技有限公司 光电阵列器n型接地区制备方法

Similar Documents

Publication Publication Date Title
CN105977154B (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN106531700B (zh) 一种芯片封装结构及其封装方法
CN104584237B (zh) 光生伏打元件及其制造方法
CN204516775U (zh) 肖特基二极管
CN104205347A (zh) 包含搭叠光伏瓦片的光伏模块及其制造工艺
US10121916B2 (en) Solar cell
CN102629636A (zh) 太阳能电池及其制造方法
CN105762205B (zh) 一种具有透明电极的p型晶体硅太阳能电池及其制备方法
CN201842885U (zh) 钽溅射环结构
CN102931324B (zh) 一种led芯片
CN106784321A (zh) 一种单节钙钛矿太阳能电池及其钙钛矿太阳能电池模块
CN103843149A (zh) 包括有涂覆步骤的制造结构的方法和对应的结构及装置
CN206293472U (zh) 一种单节钙钛矿太阳能电池及其钙钛矿太阳能电池模块
KR101368902B1 (ko) 박막형 태양전지 및 그 제조방법
CN105006995B (zh) 基于液滴移动发电的微型能量采集电极装置及制备方法
KR20090035796A (ko) 박막형 태양전지 및 그 제조방법
CN103474365A (zh) 一种半导体封装方法
CN203530421U (zh) 一种太阳能电池屏蔽托盘
US9444398B2 (en) Semiconductor structure and fabricating process for the same
CN103227119A (zh) 光电阵列器件平面化接地方法
CN104253087B (zh) 铝金属工艺接触孔的填充方法
CN103346172B (zh) 异质结太阳能电池及其制备方法
CN203165886U (zh) 一种影像传感器结构
CN104201264A (zh) 一种具有高可靠性电极的红外发光二极管制作方法
CN104867923B (zh) 自供电电子器件结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130731