JPS62262026A - アクテイブマトリクスパネル - Google Patents

アクテイブマトリクスパネル

Info

Publication number
JPS62262026A
JPS62262026A JP61104162A JP10416286A JPS62262026A JP S62262026 A JPS62262026 A JP S62262026A JP 61104162 A JP61104162 A JP 61104162A JP 10416286 A JP10416286 A JP 10416286A JP S62262026 A JPS62262026 A JP S62262026A
Authority
JP
Japan
Prior art keywords
active matrix
light shielding
shielding layer
conductive film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61104162A
Other languages
English (en)
Inventor
Yojiro Matsueda
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61104162A priority Critical patent/JPS62262026A/ja
Publication of JPS62262026A publication Critical patent/JPS62262026A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアクティブマトリクスパネル2)奪取に関する
(従来技術〕 従来■アクティブマトリクスパネルo*ah雪日経エレ
クトロニクス 1989年9月10EI号no、 35
1  !’、211−240 ”に示されるようなもO
であった。厄2図はアクティブマトリクスパネルD画素
部分の乎面図の列である。 11はTνT、12は走査
線でありTP’!’のゲート鳳甑も兼ねル、 137’
;mf−/i 、 14tlllBilE[Iii、 
15i!’r F T Oドレイン部と画素Xt=との
間0コンタクトホール、 16はTFTυンース部とデ
ータ線と12)ルIDコンタクトホールである。第3図
はアクティブマトリクスパネルC)!?面図O列であり
%21及び22は絶縁基板、おはTI’T■ソース邸、
ドレイン部、チャネル部で材料としてはポリシリコンや
アモルファスシリコン等9i用^られる。24はゲート
絶縁膜。
25はグー)4瓶、謳は層間絶縁膜、nは画素電属。
28は共通!!甑、31は共通電属端子で、四は共通重
匝脂と共a1甑端子3112)間■導通をとるためυ全
翼部%30は上下2りO基板t−数μ倶O?!間を床り
て固定する空間保持部、32はζO空間に封入された液
晶である。こr)液晶it画素冠甑ごと共通1駆るとO
関rDYj&界により駆動される。
〔発明が解決しよりとする問題点〕
前述O従来技術においては、@2図0画素電極14以外
り部分O液晶を駆動できないため1画素電甑相互間%あ
るV−hはi!ii素電認とデータ線0間に170よう
な丁き間を生じる。こO友めこのすき間から元がもれて
しまい。
U)コントラスト比を大きくすることができなめ。
と^う問題点を生じる。まな、第3図りようVC絶縁基
板上に能動素子が配Itされて^る友め、(2)静電気
によって素子が破壊されやすく、(2)外部からの電気
的なノイズを受けやすい。
と^う問題点を生じる。
さらに、TFT7)g4@工桿Vcおいてイオン打込み
を行なう場合、打込まれたイオン(よりてT7Tが帯電
し、版部的に電荷が集中し。
(4) ’!’ P T C)¥j性■不均−性や不良
を招く。
という問題点を生じる9画素■T1τ■特注が不均一く
なりたり、不良を生じたりすると1画素ムラやuhi索
欠陥となり画質を著しく低下させる。
そこで本発明はこのような問題点を解決するもυで、そ
の目的とするところは、コントラスト比を大きくするこ
とができ、かつ外部からO1!気的なノイズや静電気を
しゃ断し、かつイオン打込みにおけるTPTへのダメー
ジをなくすようなアクティブマトリクスパネルの縞aを
提供するととろくある。
〔問題を解決するため■手段〕
本発明Oアクティブマトリクスパネルハ、絶縁基板上に
格子状またはストライプ状0不透明な導1!膜甲1&:
形成し、導直膜中Oとに絶縁膜乙を形成し、絶R膜乙り
上に走査線、データ線、TFTアレイ及び1i11i索
xiを形成し、かつ前記データ線と前記画素!層間ある
いは前記画素電層間相互に生しるすき間の一部または全
部を前記導11!!甲θ上く配置し九ことを特徴とする
〔作用〕
本発明υ上記■酵成によれば1画素電甑相互間、あるv
hμ画素電険とデータ線0間■すき間からもれる光をし
ゃ断することができ、コントラスト比を大きくすること
ができる。また、アクティブマトリクス素子が共通wL
腫と導電模とで静電しゃ蔽されるため、静電気によって
素子が破壊されたり。
外部からO電気的なノイズを受けることもない。
さらに、イオン打込み時には、基板表面■大部分が同−
飄位となるため、TFTへOダメージt+Uらすことが
できる。
〔実施列〕
第1図は本発明■一実施例を示すアクティブマトリクス
パネルOモ面図である。1はポリシリコンやアモルファ
スシリコン等からなるTFT 、 2は走査線でありT
PTのゲートな臣も兼ねる。3はデータ線、4は画素電
甑、5μTPT7)ドレイン部と1IIi1素電幽とD
間■コンタクトホール、6はTPTOソース部とデータ
線と■間■コンタクトホールである。8は遮光層であり
、−素電躯4とデータ線3と0間、及び画素電甑相互間
■すき間7からもtLる元を遮断する。これによってコ
ントラスト比を大きくすることができる。
次に、こOアクティブマトリクスパネル7)製造方法を
第3図O断面図金用いて説明する。まず絶縁基板41上
に不透明な導!註りある膜53をデポジットし%第1図
87)ように格子状O形状とし。
遮光r−となす9画素1甑相互Ofき間がちょうど走査
線7)J:VCくる場合VCは、画素1嵐とデータ載■
丁き間Oみ倉覆うような縦ストライプ状■遮元層にして
もよ^、遮光1m C)材料としては、以後0袈醒プロ
セスにおいても溶解すること■な−もυt−選ぶ音便が
あり、’L’F’rO材料にポリシリコンを用いる場合
には、高融点金属やポリシリコン等が上げらtLる9次
に、こ■遮光1−53とに絶縁j幻54t−形成する。
そして通常O工程に従い、43゜ポリシリコンまたはア
モルファスシリコン停から成るT?TQチャネル部倉形
成し、そυ上にゲート絶瞭111144.ゲート!!隠
45を形成する。イオン打込みくよりソース部及びドレ
イン部を形成し、絶11 I 46で仇^コンタクトホ
ールを開口し、透明導電@47t−デポジットする。ζ
りしてできたアクティブマトリクス基板と数μ漢の空間
を介して、対向基板を対面゛させ、空間保持剤50を用
iで固定する。対向基板はe&1基板42 J: K透
明導電膜からなる共iJl亀148を形成したも0であ
り、さらにζO共通W、瓢とにカラーフィルタを配置す
るとフルカラー表示も可能である。2りO基板り間に液
晶犯を封入するとアクティブマトリクスパネルとなる。
共通*に48は49■ような導体を通して51c1端子
部と導通をとると同時に、遮光A11ssとも導通をと
る。これにより常に共通[論柘と遮光層53が同I!位
となり、アクティブマトリクス素子は靜重しや蔽される
ことになる。
〔発#3υ効果〕 本発明は以下に述べるような効果を有している。
まず、[1図に示7!5に、画素電極O周辺部が遮光さ
れるためコントラスト比が増大する。他υ遮光手段とし
ては、対向電属とに遮光層を形成する方法もあるが、こ
の場合にはパネルを組立てる際O位伍ずれや熱くよる膨
張等で遮光層が画素電属に:対してずれる町111!性
が大きい1本発明υ購造ではアクティブマトリクス基板
とに遮光@を形成するため、このような心配もなく、遮
光r−を必要最少限の面積(おさえることができ、開口
率も大きくとれる。さらく、こO遮光層はτIF’rQ
チャネル部を鋭うことができ、光り−ク電流をおさえる
効果も持っている。
次に、−4図に示すように遮光層53と共通電甑絽とで
アクティブマトリクス素子は静電しや薮されている。従
りて靜亀気によつて素子が破壊される心配もなく、外部
から12)!気的なノイズ■影響もなくなる1次とえは
バックライトに螢yt燈を用いる場合に、螢元燈Qノイ
ズが表示画面に影響を与えるようなことはなくなる。
また、製散工様にかいてイオン打込みを行なう際、アク
ティブマトリクス基板Q大部分を同一電位に保つことが
でき、極部的な電荷O集中を避けることかでき、τ1T
O不良やWI性の不均一性を減らすことができる。
以上述べたように本発明によれば、前述O4り■問題点
を解決することができ%表示品質、信頼lj1歩留まり
O向上したアクティブマトリクスパネルを実現できる。
図(kiO簡単な説明 鎮1図は本発明υアクティブマトリクス/<ネルD画素
部分O〒面図。
槙2図は従来■アクティブマトリクス−P(ネルO1t
IwA部分υ乎面図。
第3図は従来■アクティブマトリクスパネルの断面寵。
第4図は本発明のアクティブマトリクスI(ネルυ断面
図。
8.53・・・遮光層 54・・・e11絶縁f− 以上 出願人 セイコーエプソン床式会肚   贋頽)第2図

Claims (1)

    【特許請求の範囲】
  1. 第1の絶縁基板上に設けられた、走査線群、データ線群
    、及び前記走査線及びデータ線の支点に設けられた薄膜
    トランジスタ(以下TFTと略記)アレイによって画素
    電極を駆動し、共通電極を有する第2の絶縁基板を第1
    の絶縁基板と数μmの空間を介して対向させ、前記画素
    電極と前記共通電極との間の電界で液晶を駆動して成る
    アクティブマトリクスパネルにおいて、第1の絶縁基板
    上に格子状またはストライプ状の不透明な導電膜甲を形
    成し、導電膜甲の上に絶縁膜乙を形成し、絶縁膜乙の上
    に前記走査線、前記データ線、前記TFTアレイ及び前
    記画素電極を形成し、かつ前記データ線と前記画素電極
    間あるいは前記画素電極間相互に生じるすき間の一部ま
    たは全部を前記導電膜甲の上に配置したことを特徴とす
    るアクティブマトリクスパネル。
JP61104162A 1986-05-07 1986-05-07 アクテイブマトリクスパネル Pending JPS62262026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61104162A JPS62262026A (ja) 1986-05-07 1986-05-07 アクテイブマトリクスパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61104162A JPS62262026A (ja) 1986-05-07 1986-05-07 アクテイブマトリクスパネル

Publications (1)

Publication Number Publication Date
JPS62262026A true JPS62262026A (ja) 1987-11-14

Family

ID=14373360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61104162A Pending JPS62262026A (ja) 1986-05-07 1986-05-07 アクテイブマトリクスパネル

Country Status (1)

Country Link
JP (1) JPS62262026A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337625A (ja) * 1989-07-04 1991-02-19 Sharp Corp アクティブマトリクス表示装置
KR100492642B1 (ko) * 1996-02-20 2005-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스표시장치및그제조방법
JP2009512987A (ja) * 2005-10-21 2009-03-26 ローム アンド ハース デンマーク ファイナンス エーエス 面発光光源を用いるバックライト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337625A (ja) * 1989-07-04 1991-02-19 Sharp Corp アクティブマトリクス表示装置
KR100492642B1 (ko) * 1996-02-20 2005-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스표시장치및그제조방법
JP2009512987A (ja) * 2005-10-21 2009-03-26 ローム アンド ハース デンマーク ファイナンス エーエス 面発光光源を用いるバックライト

Similar Documents

Publication Publication Date Title
TWI285930B (en) Display apparatus
KR100270127B1 (ko) 액정표시장치
US5929948A (en) Black matrix coupled to common electrode through a transparent conductive film
US7274422B2 (en) Liquid crystal display panel
CN105487315A (zh) Tft阵列基板
JP2002162914A (ja) 画素暗点化方法
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
CN101000424A (zh) 滤色器基板及包括该滤色器基板的液晶显示屏板
US5686976A (en) Liquid crystal display with storage capacitors for holding electric charges
CN109240006A (zh) 断线修复方法
TW457392B (en) Active matrix substrate
JP3343645B2 (ja) 液晶表示装置及びその製造方法
JPS63279228A (ja) 液晶表示装置
CN108535927A (zh) 液晶显示面板及其制造方法
JPS6397919A (ja) 液晶パネル
JP2650780B2 (ja) アクティブマトリクス基板
US20090026451A1 (en) Thin film transistor array substrate and method for manufacturing the same
JP4497049B2 (ja) 電気光学装置の製造方法
US6108068A (en) Liquid crystal display apparatus using spacers having double structure
JPS62262026A (ja) アクテイブマトリクスパネル
JP3484307B2 (ja) 液晶表示装置
CN107797344A (zh) 阵列基板、显示面板及其制造方法
JP2001356367A (ja) 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
JPH11258627A (ja) 薄膜デバイス
CN108598092A (zh) 阵列基板制造方法及阵列基板