DE2041035C2 - Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen - Google Patents
Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen HalbleiterbauelementenInfo
- Publication number
- DE2041035C2 DE2041035C2 DE2041035A DE2041035A DE2041035C2 DE 2041035 C2 DE2041035 C2 DE 2041035C2 DE 2041035 A DE2041035 A DE 2041035A DE 2041035 A DE2041035 A DE 2041035A DE 2041035 C2 DE2041035 C2 DE 2041035C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- semiconductor wafer
- semiconductor components
- contacting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 9
- 230000000903 blocking effect Effects 0.000 title description 6
- 239000003792 electrolyte Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000001427 coherent effect Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2637—Circuits therefor for testing other individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
- H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Weting (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit
selektiven Behandeln von mehreren In einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen
nach dem Oberbegriff des Patentanspruchs 1.
Ein solches Verfahren 1st aus der FR-PS 14 32 035 bekannt. Nach dieser Patentschrift Ist es üblich, eine
Vielzahl gleicher Halbleiterbauelemente an derselben Oberflächenseite einer Halbleiterscheibe in rasterförmiger
Anordnung zu erzeugen, um dann nach weltgehender Fertigstellung der einzelnen Halbleiterbauelemente die
Halbleiterscheibe In kleine Teile aufzutrennen, die je ein Halbleiterbauelement enthalten. Dabei Ist es erwünscht,
sich bereits vor dem Auftrennen ein Bild über die Qualität der einzelnen Halbleiterbauelemente zu machen. so
Dies wird nun nach der FR-PS 14 32 035 dadurch erreicht, daß die PN-Übergänge der einzelnen Halbleiterbauelemente
durch eine über einen Elektrolyten zugeführte Gleichspannung In Sperrichtung und unter für alle
Halbleiterbauelemente gleichen Bedingungen belastet werden. Dabei sind die PN-Übergänge durch eine z. B.
aus SlO2 bestehende Isolierschicht abgedeckt, wie dies
z. B. bei der Herstellung von Planarhalblelterbauelementen zwangsläufig 1st, so daß lediglich die Kontaktierungsstellen
an der Vorderseite der Halbleiterscheibe der Berührung mit dem Elektrolyten ausgesetzt sind. Die
erforderliche elektrische Spannung wird durch eine an
der Rückseite der Halbleiterscheibe vorgesehene und die einzelnen Halbleiterelemente mit der gleichen Spannung
beaufschlagende Anschlußeiektrode und durch eine In den Elektrolyten abseits der Halbleiterscheibe getauchte
Gegenelektrode zugeführt. Die Prüfspannung 1st gleich der gewünschten Sperrspannung, so daß Ihr nur die Halbleiterbauelemente
mit einwandfreien PN-Übergängen gewachsen sind.
Durch die gleichzeitige Einwirkung des Elektrolyten unter der Prüfspannung finden an den mit dem Elektrolyten
in Berührung stehenden Kontaktierungsstellen der einzelnen Halbleiterbauelemente - je nachdem, ob
diese ausreichend sperrfähig sind oder nicht - umerschiedliche Wirkungen statt, wobei sich diese an den
Kontaktierungsstellen nach Abschluß der elektrolytischen Behandlung einfach feststellen und zur Unterscheidung
der brauchbaren von den übrigen Halbleiterbaulementen heranziehen lassen.
Bei dem aus der FR-PS bekannten Verfahren Ist die zu prüfende Halbleiterscheibe als Kathode geschaltet und
als Elektrolyt wird die Lösung eines Metallsaizes verwendet. Da die Spannung an den zu prüfenden PN-Übergängen
in Sperrichtung anliegt, fließt über den Elektrolyt nur durch die ungenügend sperrfähigen Halbleiterbauelemente
ein stärkerer Strom, der an diesen eine Metallabscheldung bewirkt, während an den Halbleiterbauelementen
genügender Sperrfähigkeit keine Abscheidung stattfindet.
Nun wäre es aber erwünscht, die Metallisierung nicht
auf die schiechtsperrenden, sondern auf die brauchbaren Halbleiterbauelemente zu beschränken. Ein und dieselbe
Metallisierung könnte dann nämlich zur Selektion und zugleich zur Kontaktierung dienen.
Der Erfindung Hegt daher die Aufgabe zugrunde, ein Verfahien der im Oberbegriff des Patentanspruchs 1
angeführten Art anzugeben, durch das dies erreicht wird. Nach der Erfindung wird diese Aufgabe durch die im
kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst.
Das Verfahren kann mit Hilfe einer Vorrichtung durchgeführt werden, wie sie in Fig. 1 in vereinfachter
Form dargestellt ist. In Fig. 2 1st ein Beispiel für eine nach einem Ausführungsbeispiel des Verfahrens nach
der Erfindung behandelte Halbleiterscheibe gezeigt.
Bei der In Flg. 1 dargestellten Vorrichtung ist ein
Gefäß 1 vorgesehen, das mit einem die Lösung eines Salzes eines Kontaktierungsmetalls, z. B. einem Chromsalz
oder einem Nickelsalz, bildenden Elektrolyten 2 angefüllt 1st. Der Elektrolyt 2 1st so gewählt, daß er im stromlosen
Zustand keine merkliche Wirkung auf die zu behandelnde Halbleiterscheibe ausübt. In den Elektrolyten 2
taucht außer der Halbleiterscheibe 8 eine Gegenelektrode 3 ein, die mit einem Potentiometer 4 und dieses mit
einer Wechselspannungsquelle 5 In der In Flg. 1 gezeichneten
Schaltungswelse verbunden 1st. Der über dem Elektrolyten 2 In die Halbleiterscheibe 8 fließende Strom
wird von einer die Rückseite der Halbleiterscheibe 8 kontaktierenden Elektrode 9 und über einen Strommesser 6
und einen Begrenzungswiderstand 7 abgeführt.
Die Elektrode 9 ist als Saugpipette ausgebildet, die die
Halbleiterscheibe 8 in einer Position hält, bei der nur deren Vorderseite an den von der Isolierschicht 8" freigelassenen
Kontaktierungsstellen In Kontakt mit dem Elektrolyten 2 steht.
Während der Metallabscheldungsphase muß die Halbleiteroberfläche als negativer Pol, also als Kathode,
geschaltet sein. Außerdem muß In dieser Phase über die
zu prüfenden PN-Übergänge ein ausreichender Strom fließen, so daß diese dann In Flußrichtung gepolt sein
müssen. Ist beispielsweise zur Herstellung einer Vielzahl von Planardloderi In einer. N-leltenden Halbleiterscheibe
an deren Oberfläche eine Anzahl P-leltender diffundierter
Zonen vorhanden, so wird die gemeinsame N-Zone mit der Elektrode 9 kontaktiert, während die von der SiO2-
Schicht nicht abgedeckten für die Kontaktierung vorgesehenen Stellen auf den P-leitenden Zonen an der Vorderseite
durch den Elektrolyten kontaktiert werden.
Bei Leitfähigkeit In beiden Stromrichtungen, wie sie
bei denjenigen Halbleiterbauelementen in de. Halbleiterscheibe gegeben ist, die der angelegten Prüfspannung
nicht gewachsen sind, wird Metall, das in einer negativen Halbwelle abgeschieden worden ist, bei der nächsten
positiven Halbwelle wieder abgetragen, so daß sich an der Kontaktstelle eines solchen Halbleiterbauelements keine
Metallisierung ausbilden kann. Bei den Halbleiterbauelementen hingegen, die der angelegten Prufspannung
gewachsen sind, findet hingegen fortlaufend eine Metallabscheidung statt, weiJ ihre PN-Übergänge während
jeder positiven Halbweile in Sperrichtung gepolt sind. Die absolute Spannungsamplitude der negativen Halbwelle
muß dabei größer als die Diffusionsspannung der Planardioden, die positive Spannungsamplitude darf
dagegen nicht größer als die Durchbruchspannung der Planardioden sein.
Überlagert man einer an die Halbleiterscheibe 8 und der Gegenelektrode 3 liegenden Gleichspannung, bei der die
Halbleiterscheibe 8 positiv gepolt ist, eine Wechselspannung, deren absolute Spannungsamplltude bei der negativen
Halbwelle größer als die angelegte Gleichspannung ist, so werden nur diejenigen Halbleiterbauelemente
metallisiert, deren Sperrspannung giöß^r als die anliegende
positive Gleichspannung ist. Die Summe der anliegenden positiven Gleichspannung und der absoluten
Spannungsamplitude der positiven Halbwelle soll dabei nicht über die Sperrspannung liegen. Anstelle des Gleichstroms
kann auch ein pulsierender Gleichstrom verwendet werden.
Zur Realisierung dieser Betriebsbedingungen wird vorgeschlagen, dem zur Einstellung der Stromstärke dienenden
Potentiometer 4 einen Gleichrichter mit der entsprechenden Polung parallel zu schalten und diese Anordnung
an die Elektrode 9 und die Gegenelektrode 3 zu legen. An der Halbleiterscheibe 8 und dem Elektrolyten 2
liegt dann die Überlagerung eines Wechselstroms mit gleichgerichteten Wechselstromimpulsen, deien Verhältnis
einstellbar ist.
Offensichtlich werden schadhafte Halbleiterbauelemente durch derartige Impulse mindestens zeitweilig
kurzgeschlossen, so daß es zu keiner Unsymmetrie der Abscheidungs- und Lösungsvorgänge kommt und diese
Halbleiterbauelemente keine Metallabscheidung zeigen. Bei den brauchbaren Halbleiterbauelementen hat man
hingegen wegen der vorhandenen Sperrfählgkeit eine Metallabscheidung an der Oberfläche.
Das erzielte Ergebnis wird anhand der Fi g. 2 erläutert.
Hier sind in einer Halbleiterscheibe mehrere Planardioden erzeugt. In das N-leitende Grundmaterial 10 der
Halbleiterscheibe sind wannenförmlge P-leltende Zonen
12 eingelassen, die mit dem N-leitenden Material 10 PN-Übergänge 11 bilden. Die Vorderseite und die Seltenteile
der Halbleiterscheibe 10 sind mit einer SlOrSchicht 13
bedeckt, wobei nur die zur Kontaktierung der Zonen 12 dienenden Stellen der Oberfläche dieser Zonen durch
entsprechende Fenster in der SlOj-Schicht freigelassen
sind. Die Rückseite der Halbleiterscheibe ist mit einer Elektrode 15 kontaktiert. An den von der SiO2-Schicht 13
freigelassenen Stellen der Zonen 12 hat sich eine Metallisierung 14 gebildet. Lediglich bei schadhaften Halbleiterbauelementen,
z. B. dem dritten von links, fehlt die Metallisierung oder 1st ganz ungenügend. Diese Halbleiterbauelemente
sind somit als unbrauchbar gekennzeichnet und werden von der weiteren Verarbeitung ausgeschlossen.
Bei den brauchbaren Halbleiterbauelementen wird die Metallisierung 14 zu deren Kontaktierung herangezogen,
indem sie z. B. durch Sinterung oder Legleren mit dem darunter liegenden Material der Halbleiterscheibe
fest verbunden wird. Die Elektrode 15 v/ird, falls diese lediglich zum Zwecke der Kontaktierung für das
Prüfverfahren aufgebracht worden ist, nach erfolgter Prüfung entfernt. Die Halbleiterscheibe wird gewöhnlich in
die einzelnen Planardioden aufgeteilt, die dann in üblicher Welse fertiggestellt werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Verfahren zum gleichzeitigen elektrolytischen In bezug auf die Sperrfähigkeit selektiven Behandein von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen, bei dem die den einzelnen Halbleiterbauelementen zugeordneten PN-Übergänge von einer zusammenhängenden Isolierschicht geschützt sind, die je Halblelterbauelement eine Kontaktlerungsstelle unbedeckt läßt, bei dem die Kontaktierungsstellen mit einem Ionen eines Kontaktierungsmetalls enthaltenden Elektrolyten in Berührung gehalten und zwischen dem Elektrolyten und einer an der den Kontaktierungsstellen gegenüberliegenden Oberflächenseite der Halbleiterscheibe die einzelnen Halbleiterbauelemente kontaktierenden Elektrode eine mindestens einen der PN-Übsrgänge jedfis Halbleiterbauelements in Sperrichtung polende elektrische Spannung angelegt wird, dadurch gekennzeichnet, daß als elektrische Spannung entweder eine Wechselspannung, deren Scheitelwert gleich einem gewünschten Wert der Sperrspannung ist, oder eine aus einer Wechselspannung und einer Gleichspannung bzw. einer pulsierenden Gleichspannung zusammengesetzten Spannung in der Bemessung angelegt wird, daß die Summe des Scheitelwerts und des Werts der Gleichspannung gleich einem gewünschten Wert der Sperrspannung und der Scheitelwert größer als der Wert der Gleichspannung sind, so
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2041035A DE2041035C2 (de) | 1970-08-18 | 1970-08-18 | Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen |
CH1033271A CH524827A (de) | 1970-08-18 | 1971-07-14 | Verfahren zum Prüfen einer Vielzahl von auf einer einzigen Halbleiterscheibe gleichzeitig erzeugten gleichen Halbleiterbauelementen mit pn-Übergang |
AT658871A AT337779B (de) | 1970-08-18 | 1971-07-28 | Verfahren zum kontaktieren einer halbleiterscheibe |
GB3675471A GB1332586A (en) | 1970-08-18 | 1971-08-05 | Simultaneous production of a plurality of identical semiconduc tor components each having a p-n junction from a single semico nductor wafer |
US00171957A US3738917A (en) | 1970-08-18 | 1971-08-16 | Method for simultaneous production of a plurality of equal semiconductor components with a pn junction from a single semiconductor wafer |
FR7129909A FR2102327B1 (de) | 1970-08-18 | 1971-08-17 | |
NL7111385A NL7111385A (de) | 1970-08-18 | 1971-08-18 | |
JP6286671A JPS579217B1 (de) | 1970-08-18 | 1971-08-18 | |
CA120807A CA932880A (en) | 1970-08-18 | 1971-08-18 | Method of producing a plurality of semiconductor components |
SE7110529A SE376685B (de) | 1970-08-18 | 1971-08-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2041035A DE2041035C2 (de) | 1970-08-18 | 1970-08-18 | Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2041035A1 DE2041035A1 (de) | 1972-02-24 |
DE2041035C2 true DE2041035C2 (de) | 1982-10-28 |
Family
ID=5780094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2041035A Expired DE2041035C2 (de) | 1970-08-18 | 1970-08-18 | Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen |
Country Status (10)
Country | Link |
---|---|
US (1) | US3738917A (de) |
JP (1) | JPS579217B1 (de) |
AT (1) | AT337779B (de) |
CA (1) | CA932880A (de) |
CH (1) | CH524827A (de) |
DE (1) | DE2041035C2 (de) |
FR (1) | FR2102327B1 (de) |
GB (1) | GB1332586A (de) |
NL (1) | NL7111385A (de) |
SE (1) | SE376685B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2207012C2 (de) * | 1972-02-15 | 1985-10-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Kontaktierung von Halbleiterbauelementen |
US3987538A (en) * | 1973-12-26 | 1976-10-26 | Texas Instruments Incorporated | Method of making devices having closely spaced electrodes |
US4080721A (en) * | 1975-06-30 | 1978-03-28 | International Business Machines Corporation | Fabrication of semiconductor device |
US4125440A (en) * | 1977-07-25 | 1978-11-14 | International Business Machines Corporation | Method for non-destructive testing of semiconductor articles |
US4306951A (en) * | 1980-05-30 | 1981-12-22 | International Business Machines Corporation | Electrochemical etching process for semiconductors |
FR3120569B1 (fr) | 2021-03-10 | 2024-04-26 | Psa Automobiles Sa | Procédé de gestion du fonctionnement d’une interface homme-machine d’un appareillage de gestion du fonctionnement d’un vitrage adaptatif d’un véhicule automobile, système et véhicule automobile associés |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1432035A (fr) * | 1964-03-30 | 1966-03-18 | Gen Electric | Perfectionnements aux méthodes de contrôle de semiconducteurs |
-
1970
- 1970-08-18 DE DE2041035A patent/DE2041035C2/de not_active Expired
-
1971
- 1971-07-14 CH CH1033271A patent/CH524827A/de not_active IP Right Cessation
- 1971-07-28 AT AT658871A patent/AT337779B/de active
- 1971-08-05 GB GB3675471A patent/GB1332586A/en not_active Expired
- 1971-08-16 US US00171957A patent/US3738917A/en not_active Expired - Lifetime
- 1971-08-17 FR FR7129909A patent/FR2102327B1/fr not_active Expired
- 1971-08-18 CA CA120807A patent/CA932880A/en not_active Expired
- 1971-08-18 NL NL7111385A patent/NL7111385A/xx unknown
- 1971-08-18 JP JP6286671A patent/JPS579217B1/ja active Pending
- 1971-08-18 SE SE7110529A patent/SE376685B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CH524827A (de) | 1972-06-30 |
AT337779B (de) | 1977-07-25 |
ATA658871A (de) | 1976-11-15 |
NL7111385A (de) | 1972-02-22 |
FR2102327A1 (de) | 1972-04-07 |
DE2041035A1 (de) | 1972-02-24 |
CA932880A (en) | 1973-08-28 |
FR2102327B1 (de) | 1977-03-18 |
JPS579217B1 (de) | 1982-02-20 |
SE376685B (de) | 1975-06-02 |
GB1332586A (en) | 1973-10-03 |
US3738917A (en) | 1973-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2822264C2 (de) | Halbleiter-Speicherelement | |
CH629542A5 (de) | Verfahren und vorrichtung zur galvanischen materialablagerung. | |
DE1080696B (de) | Transistor, insbesondere Unipolartransistor, mit einem ebenen Halbleiterkoerper und halbleitenden, zylindrischen Zaehnen auf dessen Oberflaeche und Verfahren zu seiner Herstellung | |
DE3223432A1 (de) | Verfahren zum beseitigen von kurz- oder nebenschluessen in einer solarzelle | |
DE2917654A1 (de) | Anordnung und verfahren zum selektiven, elektrochemischen aetzen | |
DE2041035C2 (de) | Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen | |
DE1906479C2 (de) | Halbleiterbauelement | |
DE829191C (de) | Halbleiter zu Gleichrichter- oder Verstaerkerzwecken | |
DE2716205C3 (de) | Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung | |
DE919303C (de) | Kristallgleichrichter | |
DE2253830A1 (de) | Integrierte halbleiteranordnung | |
DE1236077B (de) | Halbleiter-Festkoerperschaltung mit eigener Stromversorgung | |
DE2357640C3 (de) | Kontaktierung eines planaren Gunn-Effekt-Halbleiterbauelement | |
DE1952499A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE859338C (de) | Elektrode, Platte od. dgl. mit Anschlussglied und elektrolytischer Kondensator | |
DE1031893B (de) | Verfahren zur aeusseren Formgebung von Halbleiteranordnungen, insbesondere fuer Gleichrichter- und Verstaerkerzwecke mit Halbleitern aus Germanium oder Silizium | |
DE2320412C3 (de) | Verfahren zur Herstellung und Sortierung abschaltbarer Thyristoren | |
DE1186554B (de) | Steuerbarer Halbleitergleichrichter mit vier oder mehreren Halbleiterschichten und Verfahren zum Herstellen | |
DE1696084C (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit Hilfe selektiver elektrolytischer Ätzung | |
DE957614C (de) | Verfahren zum galvanischen Abscheiden von Metallschichten auf Gegenstände mittels Gleichstrom | |
DE1464286A1 (de) | Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einer eingebauten Transistorstruktur und Verfahren zu deren Herstellung | |
DE1271842B (de) | Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern | |
DE694394C (de) | eich | |
DE1764178A1 (de) | Verfahren zur Herstellung von Dioden durch elektrische Impulse | |
DE1514921C3 (de) | Verfahren zum Herstellen einer Halbleiterdiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |