DE1271842B - Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern - Google Patents

Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern

Info

Publication number
DE1271842B
DE1271842B DE19631271842 DE1271842A DE1271842B DE 1271842 B DE1271842 B DE 1271842B DE 19631271842 DE19631271842 DE 19631271842 DE 1271842 A DE1271842 A DE 1271842A DE 1271842 B DE1271842 B DE 1271842B
Authority
DE
Germany
Prior art keywords
breakdown voltage
electrolyte
semiconductor body
semiconductor
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19631271842
Other languages
English (en)
Inventor
Reinhold Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19631271842 priority Critical patent/DE1271842B/de
Publication of DE1271842B publication Critical patent/DE1271842B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

  • Verfahren zur Prüfung der Durchbruchsspannung von pn-tJbergängen in Halbleiterkörpern Die Erfindung betrifft ein Verfahren zur Prüfung der Durchbruchsspannung von pn-Ubergängen in Halbleiterkörpern, bei dem derjenige pn-tÇbergang, dessen Durchbruchsspannung unter dem geforderten Wert liegt, gekennzeichnet wird.
  • Ein solches Verfahren findet beispielsweise dann Anwendung, wenn mehrere Elemente gleichzeitig auf einer gemeinsamen Halbleiterscheibe hergestellt werden. Um eine Übersicht zu erhalten, welche der Elemente für die Weiterverarbeitung brauchbar sind, werden die einzelnen Elemente noch vor dem Aufteilen der Halbleiterscheibe einzeln durchmessen. Die Bestimmung der Durchbruchsspannung erfolgt beispielsweise gemeinsam dadurch, daß an der Halbleiterscheibe eine Grundelektrode angebracht wird und daß die Gegenelektrode in Gestalt einer Spitzenelektrode jedes System einzeln abtastet. Die als unbrauchbar ermittelten Elemente werden dann im allgemeinen durch einen Farbtupfer gekennzeichnet.
  • Das bekannte Verfahren hat den wesentlichen Nachteil, daß jedes System einzeln abgetastet werden muß. Der dabei erforderliche Arbeitsaufwand ist erheblich, da auf einer gemeinsamen Halbleiterscheibe im allgemeinen mehrere hundert Elemente aufgebaut sind. Zur Vermeidung dieses Nachteils wird erfindungsgemäß vorgeschlagen, daß der Halbleiterkörper in einen ihn oxydierenden Elektrolyten getaucht wird und daß zwischen der n- oder p-leitenden Zone des Halbleiterkörpers und einer in den Elektrolyten tauchenden Elektrode eine über der geforderten Durchbruchsspannung liegende Sperrspannung solcher Größe angelegt wird, daß auf der Halbleiteroberfläche nur dann eine Oxydschicht entsteht, wenn die tatsächliche Durchbruchsspannung des pn-Überganges kleiner als die für ihn geforderte Durchbruchsspannung ist.
  • Der eine Pol der Spannungsquelle wird dabei, wie es bei elektrolytischen Verfahren üblich ist, mit einer in der Elektrolytlösung befindlichen Elektrolytelektrode verbunden, während der andere Pol der Spannungsquelle mit dem Halbleiterkörper oder einer an dem Halbleiterkörper angebrachten Grundelektrode in Verbindung gebracht wird. Bei Halbleiterscheiben mit einer Vielzahl von Einzelsystemen wird genau so verfahren, d. h., auch dabei muß die Prüfspannung nur ein einziges Mal zur Überprüfung sämtlicher Elemente einer Scheibe zwischen Elektrolytelektrode und Halbleiterscheibe angelegt werden.
  • Der Erfindung liegt die Erkenntnis zugrunde, daß bei Anwendung des Verfahrens nach der Erfindung auf denjenigen Elementen, deren pn-Ubergänge nicht die erforderliche Durchbruchsspannung aufweisen, eine für den Betrachter sichtbare Oxydschicht elektrolytisch niedergeschlagen wird.
  • Dieses Verfahren eignet sich nicht nur zur Feststellung von pn-Ubergängen mit zu geringer Durchbruchsspannung, sondern auch als Vorbehandlung für das Kontaktieren mehrerer auf einer gemeinsamen Halbleiterscheibe befindlichen Elemente. In diesem Fall besteht der Vorteil des Verfahrens darin, daß nur die brauchbaren Elemente auf dem Halbleiterkörper kontaktiert werden, während die unbrauchbaren Elemente unkontaktiert bleiben. Dieser Umstand beruht darauf, daß das Elektrodenmaterial auf oxydbehafteten Oberflächen nicht haften bleibt.
  • Die zu prüfenden pn-Übergänge sind bei der Durchführung des Verfahrens durch eine elektrisch isolierende Schicht, wie beispielsweise eine Oxydschicht, geschützt. Da Planardioden oder Planartransistoren ohnehin mit einer Oxydschicht versehen sind, eignet sich das Verfahren bevorzugt zur Prüfung von Planarsystemen. Die Bestimmung der Durchbruchsspannung erfolgt vor dem Kontaktieren, da diejenige Fläche, auf der sich bei der Überprüfung gegebenenfalls eine Oxydschicht niederschlägt, zur Erzielung eines Stromdurchganges freigelegt sein muß.
  • Die Erfindung soll an Hand der F i g. 1 bis 3 näher erläutert werden.
  • Die Fig. 1 befaßt sich mit der meßtechnischen Prüfung des pn-Überganges einer Siliziumplanardiode. Diese besteht gemäß Fig. 1 aus dem Halbleiterkörper 1 vom ersten Leitungstyp, in den eine Zone 2 vom zweiten Leitungstyp eindiffundiert ist.
  • Die Diffusion der Zone 2 erfolgt durch das Fenster 3, welches aus der Oxydschicht 4 herausgeätzt ist.
  • Die Prüfung der Durchbruchsspannung des im Grenzbereich zwischen den Zonen 1 und 2 liegenden pn-Uberganges erfolgt nun dadurch, daß die Diode in einen im Gefäß 5 befindlichen Elektrolyten 6 getaucht wird, wobei an die im Elektrolyten befindliche Elektrolytelektrode 7 und an den Halbleiterkörper 1 eine Spannung gelegt wird, deren Wert über der geforderten Durchbruchsspannung liegt. Diese Spannung darf selbstverständlich nicht so hoch sein, daß auch an pn-Übergängen mit hinreichender Durchbruchsspannung eine Oxydschicht entsteht. Bei Verwendung von Halbleiterkörpern vom n-Leitungstyp sind die Potentiale so zu wählen, daß das Potential am Halbleiterkörper 1 positiv gegenüber dem Potential der Elektrolytelektrode 7 ist.
  • Genügt einer der zwischen den Zonen vom entgegengesetzten Leitungstyp befindliche pn-Ubergang 8 nicht den Anforderungen an die Höhe seiner Durchbruchsspannung, d. h., liegt seine Durchbruchsspannung unter dem geforderten Wert, so wird auf der Halbleiteroberfläche innerhalb des Fensters 4 die gestrichelt eingezeichnete Oxydschicht 9 niedergeschlagen. Ein solcher Oxydniederschlag ist für einen Betrachter erkennbar, so daß mit Hilfe des Verfahrens nach der Erfindung eine Feststellung der Brauchbarkeit eines pn-Überganges auf optischem Wege möglich ist.
  • Die Kontaktierung der Halbleiterzone 2 erfolgt bei Planardioden im allgemeinen durch Aufdampfen von Kontaktierungsmaterial, wie beispielsweise Aluminium. Dampft man nun eine Aluminiumschicht auf die Halbleiteroberfläche im Bereich des Planarfensters auf, so bleibt die aufgedampfte Aluminiumschicht nicht haften, wenn durch die erfindungsgemäße Vorbehandlung im oxydierenden Elektrolyten sich auf dem vor der Elektrolytbehandlung von einer Oxydschicht freien Bereich der Halbleiteroberfläche über der Zone 2 eine Oxydschicht 9 bildete.
  • In Fig. 2 ist beispielsweise das mittlere der drei gezeichneten Systeme nicht brauchbar, da sich bei diesem System während der gemeinsamen Elektrolytbehandlung die Oxydschicht 9 im Fenster 3 niedergeschlagen hat. Die beiden anderen Systeme weisen dagegen die geforderte Durchbruchsspannung auf, da bei diesen Dioden kein Niederschlag innerhalb des Fensters während der Elektrolytbehandlung stattgefunden hat.
  • Die F i g. 3 zeigt die Anwendung des erfindungsgemäßen Verfahrens auf eine Halbleiterscheibe mit drei Planartransistoren. Die eine Oberflächenseite der Halbleiterscheibe 1 ist ebenfalls mit einer Oxydmaskierung 4 versehen, die zur lokalen Eindiffusion der Basiszonen 2 und der Emitterzonen 3 erforderlich ist. Da die Ausgangsscheibe 1 n-leitend ist, sind die Basiszonen 2 p-leitend, während die Emitterzonen 3 in Übereinstimmung mit dem Ausgangskörper n-leitend sind.
  • Die in F i g. 3 angegebenen Planartransistoren werden durch das Eintauchen der Halbleiterscheibe 1 in den oxydierenden Elektrolyten 6 und durch An- legen einer Spannung zwischen Elektrolytelektrode 7 und Halbleiterscheibe 1 bezüglich der Durchbruchsfestigkeit ihres kollektorseitigen pn-Uberganges geprüft, der bei den einzelnen Elementen an der Grenzfläche zwischen der Basiszone 2 und dem Kollektorgrundkörper 1 liegt. Beträgt die geforderte Kollektordurchbruchsspannung beispielsweise 70 V, so wird an der Halbleiterscheibel und dem Elektrolyten 6 eine Spannung über 70 V angelegt. Bei diesem gleichzeitig für alle Systeme gültigen Test hat sich der linke Transistor als unbrauchbar erwiesen, da sich beim Anlegen der Spannung infolge mangelnder Durchbruchsfestigkeit der Oxydniederschlag 9 gebildet hat.
  • Dieser Oxydniederschlag hat zur Folge, daß der linke Transistor bei der auf die Prüfung folgenden Kontaktierung unkontaktiert bleibt, da das Kontaktierungsmaterial, wie beispielsweise Aluminium, beim Aufdampfen auf eine Oxydschicht nicht haften bleibt. Zur Kontaktierung der Emitter- und Basiszonen 2 und 3 wird das Kontaktierungsmaterial in die nach der Basis- und Emitterdiffusion aus der Oxydschicht herausgeätzten Kontaktierungsfenster 10 und 11 eingebracht und einlegiert. Zur lokalen Herausätzung dieser Kontaktierungsfenster ist die ätzresistente Lackschicht 12 erforderlich.

Claims (4)

  1. Patentansprüche: 1. Verfahren zum Prüfen der Durchbruchsspannung eines durch eine elektrisch isolierende Schicht längs seines Austritts an die Oberfläche des Halbleiterkörpes geschützten pn-Übergangs eines Halbleiterkörpers, d a du reh g e k e n n -z e i c h n e t, daß der Halbleiterkörper in einen ihn oxydierenden Elektrolyten getaucht wird und daß zwischen der n- oder p-leitenden Zone des Halbleiterkörpers und einer in den Elektrolyten tauchenden Elektrode eine über der geforderten Durchbruchsspannung liegende Sperrspannung solcher Größe angelegt wird, daß auf der Halbleiteroberfläche nur dann eine Oxydschicht entsteht, wenn die tatsächliche Durchbruchsspannung des pn-tJberganges kleiner als die für ihn geforderte Durchbruchsspannung ist.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers vor dem Eintauchen in den Elektrolyten oxydiert und anschließend an denjenigen Stellen freigelegt wird, die zum Anlegen der Spannung an den pn-Übergang benötigt werden.
  3. 3. Verwendung des Verfahrens nach einem der vorhergehenden Ansprüche zum Prüfen von Planardioden oder Planartransistoren.
  4. 4. Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche als Vorbehandlung zum Kontaktieren von pn-Übergängen.
DE19631271842 1963-09-03 1963-09-03 Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern Pending DE1271842B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19631271842 DE1271842B (de) 1963-09-03 1963-09-03 Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0024624 1963-09-03
DE19631271842 DE1271842B (de) 1963-09-03 1963-09-03 Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern

Publications (1)

Publication Number Publication Date
DE1271842B true DE1271842B (de) 1968-07-04

Family

ID=25751479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631271842 Pending DE1271842B (de) 1963-09-03 1963-09-03 Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern

Country Status (1)

Country Link
DE (1) DE1271842B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2051514A1 (de) * 1969-10-20 1971-04-29 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines photoleitenden Schirms

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2051514A1 (de) * 1969-10-20 1971-04-29 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines photoleitenden Schirms

Similar Documents

Publication Publication Date Title
DE2024824A1 (de) Feldeffekttransistor
DE1075745B (de) Halbleiteranordnung mit einem pn-Übergang, insbesondere zur Verwendung als spannungsabhängige Kapazität
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1126516B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang
DE1271842B (de) Verfahren zur Pruefung der Durchbruchsspannung von pn-UEbergaengen in Halbleiterkoerpern
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2041035C2 (de) Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1089892B (de) Verfahren zur Herstellung flaechenhafter ohmscher Elektroden auf einem Siliziumhalbleiterkoerper einer Halbleiteranordnung
DE1251440C2 (de) Halbleiterbauelement
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2646405A1 (de) Sperrschicht-feldeffekt-element
DE2527191A1 (de) Thyristor
DE2440325A1 (de) Lichtempfindlicher transistor
DE1589704C (de) Verfahren zum Herstellen eines Halb leiterbauelementes
DE2444873C3 (de) Integriertes Halbleiterbauelement
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2028632A1 (de) Halbleiterbauelement
DE2325723C3 (de) Verfahren zur Bildung einer Kupfersulfidschicht auf einer Kadmiumsulfidschicht bei der Herstellung einer Sperrschicht-Photo zelle
DE1514067A1 (de) Schaltbares Halbleiterbauelement und Herstellungsverfahren
DE1564259C (de) Verfahren zum Herstellen einer Dreischicht Halbleiterscheibe
DE2050320A1 (de) Halbleiteranordnung
DE2110887A1 (de) Verfahren zum Unterteilen einer an einem Glas- oder Keramiktraeger haftenden,elektrisch leitenden Schicht