DE2444873C3 - Integriertes Halbleiterbauelement - Google Patents
Integriertes HalbleiterbauelementInfo
- Publication number
- DE2444873C3 DE2444873C3 DE2444873A DE2444873A DE2444873C3 DE 2444873 C3 DE2444873 C3 DE 2444873C3 DE 2444873 A DE2444873 A DE 2444873A DE 2444873 A DE2444873 A DE 2444873A DE 2444873 C3 DE2444873 C3 DE 2444873C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor component
- main surface
- common
- rectifier diodes
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Thyristors (AREA)
- Wire Bonding (AREA)
Description
Die Erfindung betrifft ein integriertes Halbleiterbauelement mit mindestens zwei Gleichrichterdioden in
einem gemeinsamen Halbleitersubstrat eines ersten Leitungstyps, indem von einer Hauptfläche her eindiffundierte
und mit gesonderten Elektroden kontaktierte Regionen eines zweiten Leitungstyps ausgebildet sind
und in dem zwischen den Gleichrichterdioden eine sich von einer Hauptfläche zur anderen erstreckende
isolierende Region des zweiten Leitungstyps ausgebildet ist, wobei eine allen Gleichrichterdioden gemeinsame
Elektrode der anderen Hauptfläche des Halbleiterbauelements zugeordnet ist.
Ein solches Halbleiterbauelement ist aus der JP-OS 48-43 277 bekannt Die der anderen Hauptfläche des
Halbleiterelementes zugeordnete gemeinsame Elektrode ist dabei von der isolierenden Region durch eine
elektrisch isolierende Schicht getrennt Diese Maßnahme wird entsprechend einer allgemein anerkannten
Lehre ergriffen, derzufolge bei der Isolation integrierter Schaltungen durch pn-Übergänge diese Übergänge in
Sperrichtung vorgespannt werden müssen oder allenfalls elektrisch schwebend belassen werden können (A.
Möschwitzer: »Integration elektronischer Schaltungen«, Heidelberg 1974, S. 35; Beale, EmmS, Hilbourne:
»Microelectronics«, London 1971, S. 94; RC. Fitchen: »Electronic Integrated Circuits and Systems«, New
York 1970, S. 39i P. M. Chirlian: »Electronic Circuits: Physical Principles, Analysis and Design«, New York
1971, S. 224). Das Aufbringen einer gesonderten elektrisch isolierenden Schicht auf die andere Hauptfläche
bedingt weitere Arbeitsstufen bei der Herstellung des integrierten Halbleiterbauelementes und somit eine
Verteuerung desselben.
Die britische Patentschrift 10 52 857 beschreibt eine andere Möglichkeit der Isolation integrierter Schaltungen,
bei der die gemeinsame elektrode unmittelbar auf der gesamten Hauptfläche des Halbleitersubstrats
aüagCuiiuCi iVCTuCm ίναΠΠ. isauCi SiUu jCuOCii viiC
isolierenden Bereiche keine isolierenden pn-Übergänge, sondern Regionen mit eindiffundierten Rekombinationszentren.
Es ist daher Aufgabe der vorliegenden Erfindung, ein integriertes Halbleiterbauelement der eingangs genannten
Art zu schaffen, welches einen wesentlich vereinfachten Aufbau aufweist und dennoch eine vollständige
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die allen Gleichrichterdioden gemeinsame Elektrode
als eine auf die andere Hauptfläche des Haibleiters
substrats aufgebrachte Metallclektrodensehicht ausgebildet
ist
im folgenden wird die Erfindung anhand der Zeichnung näher erläutert Es zeigen
Fig. IA bis IE Schnitte zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterbauelementes;
Fig. IA bis IE Schnitte zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterbauelementes;
Fig.2 eine elektrische Schaltung zur Prüfung des
Halbleiterbauelementes und
F i g. 3 eine graphische Darstellung zur Veranschaulichung der Störung des Nichtleitungszustandes einer Gleichrichterdiode durch den Leitungszustand der anderen Gleichrichterdiode des Halbleiterbauelementes.
Bei dem in F i g. 1 dargestellten Verfahren geht man gemäß Fig. IA von einem Halbleitersubstrat 1, z.B. einem Silicium-Einkristall-Substrat vom η-Typ aus, auf dessen beiden Hauptflächen jeweils eine isolierende Schicht 2 z. B. aus Siliciumoxid ausgebildet ist. Sodann wird die Siliciumoxidschicht 2 in bekannter Weise an bestimmten Stellen entfernt, wobei eine Maskierung auf beiden Hauptflächen erhalten wird. Nun können Störatome vom p-Typ, z. B. Bor von beiden Hauptflächen her selektiv eindiffundiert werden. Man erhält dabei gemäß Fig. IB in dem Silicium-Einkristali-Substrat 1 zwei Regionen 4,5 vom η-Typ, welche durch eine isolierende Diffusionsregion vom p-Typ voneinander getrennt sind. Da die isolierende Region von beiden Hauptflächen her eindiffundiert wird, ist dieser Verfahrensschritt in kurzer Zeit beendet Sodann werden gemäß F i g. IC Anoden-Regionen 6,7 vom p-Typ in die Regionen 4,5 vom η-Typ, welche voneinander durch die Region 3 vom p-Typ isoliert sind, selektiv eindiffundiert wobei wiederum von einer Maskierung mit einer Siliciumoxidschicht Gebrauch gemacht wird. Danach wird die Siliciumoxidschicht auf der anderen Hauptfläche entfernt worauf gemäß Fig. ID Schichten 8, 9 vom η+-Typ durch selektives Eindiffundieren von Phosphor ausgebildet werden. Schließlich werden gemäß F i g. 1E Elektroden 10, 11 aus Aluminium oder Gold auf den Regionen 6, 7 vom p-Typ und auf der anderen Hauptfläche mit den Regionen 8,9 vom η+-Typ ausgebildet und zwar entweder durch Metallabscheidung oder durch photographisches Aufdrucken. Dabei erhält man ein Halbleiterbauelement mit zwei Dioden mit einer gemeinsamen Kathode.
F i g. 3 eine graphische Darstellung zur Veranschaulichung der Störung des Nichtleitungszustandes einer Gleichrichterdiode durch den Leitungszustand der anderen Gleichrichterdiode des Halbleiterbauelementes.
Bei dem in F i g. 1 dargestellten Verfahren geht man gemäß Fig. IA von einem Halbleitersubstrat 1, z.B. einem Silicium-Einkristall-Substrat vom η-Typ aus, auf dessen beiden Hauptflächen jeweils eine isolierende Schicht 2 z. B. aus Siliciumoxid ausgebildet ist. Sodann wird die Siliciumoxidschicht 2 in bekannter Weise an bestimmten Stellen entfernt, wobei eine Maskierung auf beiden Hauptflächen erhalten wird. Nun können Störatome vom p-Typ, z. B. Bor von beiden Hauptflächen her selektiv eindiffundiert werden. Man erhält dabei gemäß Fig. IB in dem Silicium-Einkristali-Substrat 1 zwei Regionen 4,5 vom η-Typ, welche durch eine isolierende Diffusionsregion vom p-Typ voneinander getrennt sind. Da die isolierende Region von beiden Hauptflächen her eindiffundiert wird, ist dieser Verfahrensschritt in kurzer Zeit beendet Sodann werden gemäß F i g. IC Anoden-Regionen 6,7 vom p-Typ in die Regionen 4,5 vom η-Typ, welche voneinander durch die Region 3 vom p-Typ isoliert sind, selektiv eindiffundiert wobei wiederum von einer Maskierung mit einer Siliciumoxidschicht Gebrauch gemacht wird. Danach wird die Siliciumoxidschicht auf der anderen Hauptfläche entfernt worauf gemäß Fig. ID Schichten 8, 9 vom η+-Typ durch selektives Eindiffundieren von Phosphor ausgebildet werden. Schließlich werden gemäß F i g. 1E Elektroden 10, 11 aus Aluminium oder Gold auf den Regionen 6, 7 vom p-Typ und auf der anderen Hauptfläche mit den Regionen 8,9 vom η+-Typ ausgebildet und zwar entweder durch Metallabscheidung oder durch photographisches Aufdrucken. Dabei erhält man ein Halbleiterbauelement mit zwei Dioden mit einer gemeinsamen Kathode.
Das erfindungsgemäße Halbleiterbauelement wird nun in einer Schaltung gemäß F i g. 2 geprüft. In dieser
Prüfschaltung liegt ein geschlossener Stromkreis mit einer Gleichstromquelle 15 einem pn-übergang 16 des
einen Diodenelementes, einem variablen Widerstand 17
und einem Anschluß 18 vor. Der in diesem Stromkreis fließende Strom h kann durch Einstellung des variablen
Widerstandes geändert werden. Andererseits fließt durch das andere Diodenelement mit einem pn-Übergang
19 ein Sperrstrom. Gemäß Fig.3 ändert sich
1*Λ; Α;^Α» Ä Η/Ιαπιιη«
wesentlichen nicht. Die beiden Diodenelemente stören sich daher gegenseitig nicht, obwohl die gemeinsame
Elektrode nicht nur die beiden Dioden berührt, sondern auch die isolierende Region. Vorstehend wurde ein
Halbleiterbauelement mit zwei Dioden und einer gemeinsamen Kathode beschrieben. Es kann jedoch
auch eine gemeinsame Anode vorgesehen sein.
Claims (1)
- Patentanspruch:Integriertes Halbleiterbauelement mit mindestens zwei Gleichrichterdioden in einem gemeinsamen Halbleitersubstrat eines ersten Leitungstyps, in dem von einer Hauptfläche her eindiffundierte und mit gesonderten Elektroden kontaktierte Regionen eines zweiten Leitungstyps ausgebildet sind und in dem zwischen den Gleichrichterdioden eine sich von einer Hauptfläche zur anderen erstreckende isolierende Region des zweiten Leitungstyps ausgebildet ist, wobei eine allen Gleichrichterdioden gemeinsame Elektrode der anderen Hauptfläche des Halbleiterbauelements zugeordnet ist, dadurch gekennzeichnet, daß die allen Gleichrichterdioden (4, 6; 5, 7) gemeinsame Elektrode (11) als eine auf die andere Hauptfläche des Halbleiter Substrats (1) aufgebrachte Metallelektrodeiuchicht ausgebildet ist
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1973109697U JPS5245176Y2 (de) | 1973-09-19 | 1973-09-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2444873A1 DE2444873A1 (de) | 1975-08-07 |
DE2444873B2 DE2444873B2 (de) | 1980-09-11 |
DE2444873C3 true DE2444873C3 (de) | 1986-10-23 |
Family
ID=14516898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2444873A Expired DE2444873C3 (de) | 1973-09-19 | 1974-09-19 | Integriertes Halbleiterbauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US3987478A (de) |
JP (1) | JPS5245176Y2 (de) |
DE (1) | DE2444873C3 (de) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2757323A (en) * | 1952-02-07 | 1956-07-31 | Gen Electric | Full wave asymmetrical semi-conductor devices |
BE519804A (de) * | 1952-05-09 | |||
US3117260A (en) * | 1959-09-11 | 1964-01-07 | Fairchild Camera Instr Co | Semiconductor circuit complexes |
FR1417163A (fr) * | 1963-08-27 | 1965-11-12 | Ibm | Dispositifs semi-conducteurs et leur fabrication |
GB1052857A (de) * | 1965-10-15 | 1900-01-01 | ||
US3597667A (en) * | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
DE2022717A1 (de) * | 1970-05-09 | 1971-12-02 | Bosch Gmbh Robert | Halbleiterbauelement |
JPS5127985B2 (de) | 1971-10-01 | 1976-08-16 |
-
1973
- 1973-09-19 JP JP1973109697U patent/JPS5245176Y2/ja not_active Expired
-
1974
- 1974-09-12 US US05/505,374 patent/US3987478A/en not_active Expired - Lifetime
- 1974-09-19 DE DE2444873A patent/DE2444873C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2444873B2 (de) | 1980-09-11 |
JPS5245176Y2 (de) | 1977-10-14 |
US3987478A (en) | 1976-10-19 |
JPS5054972U (de) | 1975-05-24 |
DE2444873A1 (de) | 1975-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE1614872C3 (de) | Halbleiteranordnung | |
DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
DE2704373A1 (de) | Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen | |
DE2363120B2 (de) | Sonnenzellenanordnung | |
DE1639173C3 (de) | Temperaturkompensierte Z-Diodenanordnung | |
DE2315710A1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE2336908C3 (de) | Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
DE2852402C2 (de) | Lateralhalbleiterbauelement für integrierte Halbleiterschaltungen | |
DE2444873C3 (de) | Integriertes Halbleiterbauelement | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE1616438A1 (de) | Aus genormten Einzelkreisen integrierte Schaltung und Verfahren zur Herstellung derartiger Schaltungen | |
DE1901665B2 (de) | Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen | |
DE1952499A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE2136509A1 (de) | Halbleitervorrichtung | |
DE1489193B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE3113333A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
DE2455347A1 (de) | Monolithisch integrierte festkoerperschaltung und herstellungsverfahren | |
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE2718644C2 (de) | Monolithisch' integrierte Halbleiterdiodenanordnung und deren Verwendung als Gehörschutzgleichrichter | |
DE2461361A1 (de) | Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements | |
DE1589704C (de) | Verfahren zum Herstellen eines Halb leiterbauelementes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: YAO, TOSHIO, ITAMI, HYOGO, JP |
|
C3 | Grant after two publication steps (3rd publication) |