DE2461361A1 - Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements - Google Patents

Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements

Info

Publication number
DE2461361A1
DE2461361A1 DE19742461361 DE2461361A DE2461361A1 DE 2461361 A1 DE2461361 A1 DE 2461361A1 DE 19742461361 DE19742461361 DE 19742461361 DE 2461361 A DE2461361 A DE 2461361A DE 2461361 A1 DE2461361 A1 DE 2461361A1
Authority
DE
Germany
Prior art keywords
electrodes
diodes
anodizing
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19742461361
Other languages
English (en)
Inventor
David George Brown
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2461361A1 publication Critical patent/DE2461361A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas, V.St.A.
Verfahren zur Herstellung von Elektroden eines ladungsgekoppelten Bauelements
Die Erfindung bezieht sich allgemein auf ein Halbleiterbauelement und insbesondere auf ein Halbleiterbauelement, bei dem enge Elektrodenabstände erwünscht oder erforderlich sind.
Es ist bereits vorgeschlagen worden, zur Herstellung ladungsgekoppelter Bauelemente zweistufige Metallisierungsverfahren anzuwenden. Beispielsweise ist in der DT-OS 2 215 470 ein Verfahren zur Herstellung eines ladungsgekoppelten Bauelements dargestellt. Dabei wird ein zweistufiges Metallisierungsverfahren angewendet. Zum Eloxieren des Metalls der ersten Stufe, beispielsweise Aluminium, wird eine Metallsammeischiene zur Verbindung aller in einem Muster in der ersten Stufe angebrachten Elektroden verwendet. Über die Sammelschiene wird an die Elektroden eine Spannung angelegt, damit
Schw/Ba
509828/0625
diese Elektroden teilweise eloxiert werden, so daß dadurch über ihnen eine elektrisch isolierende Schicht gebildet wird.
Bei dem in der oben genannten Offenlegungsschrift angegebenen Verfahren war es notwendig, die Sammelschiene nach dem Eloxierungsschritt wieder zu entfernen, da nicht alle Elektroden der ersten Stufe während des Betriebs des Bauelements elektrisch angeschlossen sein sollten. Bei dem bekannten Verfahren wird vorgeschlagen, die Sammelschiene entweder durch vollständiges Eloxieren oder durch Ätzen zu entfernen.
Bei der Herstellung von Halbleiterbauelementen ist es erwünscht, so wenig Herstellungsschritte wie möglich anzuwenden und die Herstellung mit der größtmöglichen Zuverlässigkeit durchzuführen.
Demzufolge soll mit Hilfe der Erfindung ein Verfahren zur Herstellung eines mit dreiTäktphasen arbeitenden ladungsgekoppelten Bauelements mit in engen Abständen liegenden Elektroden zu schaffen, bei dem weniger Herstellungsschritte als bisher erforderlich sind. Das mit Hilfe des zu schaffenden Verfahrens hergestellte Bauelement soll zuverlässiger sein, als es bei bisher angewendeten Verfahren möglich war.
Erfindungsgemäß wird die Eloxierung des Metalls der ersten Stufe über Dioden durchgeführt, die in die Halbleiterscheibe diffundiert sind, wobei die Eloxierungsspannung an die Rückseite der Scheibe angelegt wird. Die Dioden sind während des Eloxierungsschritts in Durchlaßrichtung vorgespannt, während sie im Betrieb des Bauelements in Sperrichtung vorgespannt sind. Zum Anschließen der Elektroden für das Eloxieren sind keine Sammelschienen erforderlich. Folglich sind auch
5 0 9 8 2 8/0625
keine Verfahrensschritte zum Entfernen der Sammelschienen erforderlich. Die zum Eloxieren angewendeten Dioden können in das Siliziumsubstrat entweder als einzelne Punkte, von denen "jeweils einer mit jeder Elektrode in Kontakt steht, oder als lange Streifen, die die Aluminium-Taktphasenleitungen ersetzen, eindiffundiert sein. Nach der Eloxierung wird eine zweite Metallstufe abgeschieden und in ein Muster zur Vollendung.des Bauelements gebracht.
Die Erfindung wird an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig.1 eine Halbleiterscheibe mit einem Kanal aus pleitendem Material,
Fig.2 eine Draufsicht auf die Halbleiterscheibe nach dem Eindiffundieren der Eloxierungsdioden und nach dem Ätzen der Kontakte,
Fig.3 eine Draufsicht auf die Halbleiterscheibe nach der Musterbildung der Elektroden der ersten Stufe und der Taktleitung,
Fig.4 eine Draufsichtauf die Halbleiterscheibe nach der Eloxierung des Metalls der ersten Stufe,
Fig.5 eine Darstellung des Eloxierungsschritts,
Fig.6 eine Draufsicht auf das fertige Bauelement nach der Musterformung der Elektroden und Taktleitungen der zweiten Stufe,
Fig.7 und 8 eine Alternativausgestaltung (layout) für ein unterAnwendung des erfindungsgemaßen Verfahrens hergestelltes, mit drei Taktphasen arbeitendes ladungsgekoppeltes Bauelement.
509828/0625
Vorzugsweise wird von einem Kanal aus p-leitendem Siliziummaterial ausgegangen, der von (p+)-leitendem Material umgeben ist. In Fig.1 der Zeichnung ist ein Kanal 1 aus p-leitendem Silizium in einer Scheibe 2 dargestellt, die um den Kanal (p+)-leitendem Siliziummaterial enthält.
Beim ersten Schritt des hier zu beschreibenden Verfahrens werden in diesem Fall aus (n+)-leitendem Material bestehende Dioden in das Substrat diffundiert. Nach Fig.2 sind in die Scheibe 2 eine Eingangsdiode 3 und eine Ausgangsdiode diffundiert. Diese aus (n+)-leitendem Material bestehenden Dioden werden in herkömmlicher Weise diffundiert. Gemäß dem hier zu beschreibenden Verfahren werden jedoch auch Eloxierungsdioden 5 in einem dem Abstand der Elektroden der ersten Stufe entsprechenden Muster in das Substrat diffundiert, wie noch erläutert wird. Anschließend kann auf dem Substrat in herkömmlicher Weise eine Schicht aus Isoliermaterial, beispielsweise aus Siliziumdioxid abgeschieden werden. Über den Eloxierungsdioden, der Eingangsdiode, und der Ausgangsdiode werden dann Kontaktöffnungen 6, 7 bzw. 8 in herkömmlicher Weise geätzt.
Das Metall der ersten Stufe, beispielsweise Aluminium, wird dann abgeschieden und in das in Fig.3 angegebene Muster gebracht . Diese Metallschicht kann typischerweise eine Dicke in der Größenordnung von 7000 S haben. Durch geeignete Maskierungs- und Ätzverfahren kann ein Muster aus Elektroden 9 bis 15 gemäß Fig.3 gebildet werden. Es ist zu erkennen, daß jede dieser Elektroden 9 bis 15 einen Abschnitt aufweist, der über einer der Eloxierungsdioden 5 liegt. Das Muster enthält auch einen langen Metallstreifen 16, der eine der Taktleitungen für Phase wird, wie noch zu beschreiben ist. Zusätzlich kann das Metallmuster der ersten Stufe eine Eingangsleitung 30 und eine Ausgangsleitung 31 enthalten.
509828/0625
*■* 5 -
Der nächste Schritt besteht darin, gewisse Bereiche der Elektroden und des Taktleitungsstreifens 16 als "Durchgänge" zu maskieren. In Fig.4-.sind solche Durchgangsbereicte17 dargestellt. Diese Durchgangsbereiche werden nicht eloxiert, und sie dienen dem elektrischen Anschließen der ersten und zweiten Metallisierungsschicht. Die gemusterten Metallabschnitte von Fig.4 werden dann eloxiert, wobei die Eloxierung bis zu einer Dicke von etwa 2000bis 3000 2. durchgeführt wird. Das hier angewendete Eloxierungsverfahren wird unter Bezugnahme auf Fig.5 beschrieben.
Nach Fig.5 ist ein ein elektrolytisches Bad 19 enthaltender Behälter 18 mit einer Katode 20 versehen, an die eine negative Spannung angelegt ist. Die Scheibe 2 wird mit Hilfe von Unterdruck an einem Edelstahlrohr 21 gehalten,das mit dem positiven Pol der Eloxierungsspannung verbunden ist. Da die Eloxierungsdioden 5 bei einer solchen Spannung on Durchlaßrichtung vorgespannt sind, fließt vom Rohr 21 zur Scheibe 2, zu den Eloxierungsdioden 5, zu den Elektroden 9 bis 17, zum Bad 19 und zur Katode 20 ein Eloxierungsstrom. Es sei daran erinnert, daß die isolierende Schicht 49 aus Siliziumdioxid bis zu den Dioden 5 durchgeätzt war.
Nachdem auf diese Weise die gesamte Oberfläche des Metalls der ersten Stufe mit Ausnahme der Durchgangsbereiche eloxiert worden ist, wird eine zweite Metallstufe, beispielsweise in dem in Fig.6 angegebenen Muster abgeschieden. Es ist hier zu erkennen, daß die zweite Taktleitung 22 für Phase 1 die Elektroden 23 und 24 der zweiten Metallstufe und auch die Elektroden 9, 12 und 15 der ersten Metallstufe über entsprechende Durchgangsbereiche verbindet. Eine dritte Taktleitung für die Phase 3 wird so gebildet, daß sie die Elektroden 26 und 27 der zweiten Metallstufe und auch die Elektroden 10 und 13 der
509828/0625
ersten Metallstufe über entsprechende Durchgängsbereiche verbindet. Die Elektroden 28 und 29 der zweiten Metallstufe sind über entsprechende Durchgangsbereiche 17 mit der ersten Taktphasenleitung 16 verbunden, wie in Fig.6 dargestellt ist. .
Aus der obigen Beschreibung ist zu erkennen, daß zwei benachbarte Elektroden nur durch die Dicke der Eloxierungsschicht voneinander getrennt sind, die , wie oben angegeben wurde, sehr klein sein kann und beispielsweise zwischen 2000 und 3000 S liegen kann.
Auf diese Weise wird ein mit drei Taktphasen arbeitendes ladungsgekoppeltes Bauelement hergestellt, bei dem zur Eloxierung keine Sammelschienen erforderlich sind, so daß nach dem Eloxierungsschritt folglich auch keine Sammelschienen entfernt werden müssen.
Die spezielle Anordnung der Elektroden, wie sie oben beschrieben wurde, ist nicht die einzige Möglichkeit, das hier beschriebene Verfahren anzuwenden. Eine Alternativanordnung ist in Fig.7 und 8 dargestellt. In Fig.7 ist wie vorher ein Kanal 1 in einer Scheibe 2 dargestellt. Anstelle der Diffundierung der Eloxierungsdioden als getrennte Punkte entsprechend dem Ort der verschiedenen Elektroden werden die Dioden hier jedoch als längliche Streifen 30 bis 32 diffundiert, die die aus Aluminium bestehenden Taktphasenleitungen ersetzen. Die Elektroden 33 bis 39 der ersten Stufe werden in dem in Fig.7 angegebenen Muster ausgebildet, wobei die Kontaktierung über geätzte Kontakte 40 bis 42 erfolgt.
Die Eloxierung über die Rückseite der Scheibe erfolgt in der oben angegebenen Weise.
Anschließend wird eine zweite Metallstufe abgeschieden jjnd in das Muster von Fig.8 gebracht, wobei die Elektroden
509828/0625 ·
bis 48 aus dem Metall der zweiten Stufe bestehen. Dieses Verfahren ergibt weniger Metallüberkreuzungen, und es wird weniger Platz verbraucht.
Im Betrieb eines ladungsgekoppelten Bauelements, der
in "Electronics", 11.Mai 1970, Seiten 112 bis 118 grundlegend beschrieben ist, ist der geringe Abstand der
Elektroden ein bedeutender Entwurfsgesichtspunkt, da engere Abstände schnellere Ladungsübertragungen mit geringeren Verlusten gestatten, als weiter voneinander entfernte
Elektroden.
Es sei bemerkt, daß im Rahmen der Erfindung auch weitere Abwandlungen möglich sind.
509828/0625

Claims (6)

Patentansprüche
1.) Verfahren zur Herstellung von Elektroden eines ladungsgekoppelten Bauelements, dadurch gekennzeichnet ,
(a) daß zur Bildung von Eloxierungsdioden unter einer die
"Oberfläche eines Halbleitersubstrats bedeckenden Isola-. tionsschicht Zonen des einen Leitungstyps in der Oberfläche des Halbleitersubstrats des entgegengesetzten Leitungstyps gebildet werden,
(b) daß auf der Isolationsschicht eine erste Metallelektrodenanordnung gebildet wird, die mit den Eloxierungsdioden elektrisch in Verbindung stehen, und
(c) daß die Oberflächen der Metallelektroden mittels eines die Eloxierungsdioden in Durchlaßrichtung und die Metallelektroden durchfließenden Stroms elxoiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Halbleitersubstrat eine zweite Metallelektrodenanor.dnung gebildet wird, deren Elektroden mit denen der ersten Metallelektrodenanordnung verschachtelt angeordnet sind, wobei die eloxierten Oberflächen der Elektroden der ersten Metallelektrodenanordnung die beiden Elektrodenanordnungen voneinander isolieren.
3. Verfahren zur Herstellung eines mit drei Taktphasen arbeitenden ladungsgekoppelten Bauelements unter Anwendung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet,
(a) daß in einem Substrat Eloxierungsdioden diffundiert werden,
(b) daß auf dem Substrat und den Dioden eine isolierende Schicht abgeschieden wird,
509828/0625
(c) daß durch die isolierende Schicht zu den Dioden Kontakte geätzt werden,
(d) daß auf dem Substrat ein Muster aus Metallelementen einer ersten Stufe abgeschieden wird, wobei die Elemente Elektroden und eine erste Taktphasenleitung enthalten,
(e) daß die Oberfläche der Elektroden und der ersten Taktphasenleitung mit Ausnahme von Durchgangsbereichen auf der ersten Taktphasenleitung und auf einigen der Elektroden durch Hindurchführen eines Eloxierungsstroms durch das Substrat, die Dioden, die Elektroden und die erste Taktleitung eloxiert wird, und
(f) daß auf dem Substrat in einem Muster angeordnete Metallelemente einer zweiten Stufe einschließlich von' Elektroden und zweiten und dritten Qaktleitungen abgeschieden wird, wobei die Elektroden der.zweiten Stufe über die Durchgangsbereiche mit der ersten Taktphasenleitung in Kontakt stehen, während die zweiten und dritten Taktphasenleitungen über Durchgangsbereiche mit einigen der Elektroden der ersten Stufe in Kontakt stehen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat aus p-leitendem Material besteht.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Metall für die Elektroden der ersten 'und zweiten Stufen Aluminium verwendet wird.
6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß während des Diffusionsschritts zur Herstellung der Eloxierungsdioden gleichzeitig Eingangs- -und Ausgangsdioden diffundiert werden.
5 09 82 8 /062S
Leerseite
DE19742461361 1973-12-26 1974-12-24 Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements Withdrawn DE2461361A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/427,862 US3987538A (en) 1973-12-26 1973-12-26 Method of making devices having closely spaced electrodes

Publications (1)

Publication Number Publication Date
DE2461361A1 true DE2461361A1 (de) 1975-07-10

Family

ID=23696583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742461361 Withdrawn DE2461361A1 (de) 1973-12-26 1974-12-24 Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements

Country Status (7)

Country Link
US (1) US3987538A (de)
JP (1) JPS5097283A (de)
DD (1) DD115806A5 (de)
DE (1) DE2461361A1 (de)
FR (1) FR2256535B1 (de)
GB (1) GB1456459A (de)
RO (1) RO73370A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1503411A (en) * 1976-01-16 1978-03-08 Nat Res Dev Gaas mosfet

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2041035C2 (de) * 1970-08-18 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen
US3756924A (en) * 1971-04-01 1973-09-04 Texas Instruments Inc Method of fabricating a semiconductor device
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor

Also Published As

Publication number Publication date
GB1456459A (en) 1976-11-24
RO73370A (ro) 1982-12-06
US3987538A (en) 1976-10-26
FR2256535A1 (de) 1975-07-25
JPS5097283A (de) 1975-08-02
DD115806A5 (de) 1975-10-12
FR2256535B1 (de) 1977-11-10

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2542518C3 (de)
DE2107022C3 (de)
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE10343297A1 (de) Halbleiterbauelement mit Poly-Poly-Kondensator
DE2523221C2 (de)
DE2453279C3 (de) Halbleiteranordnung
DE2456131A1 (de) Fotosensible vorrichtung
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE2500184C2 (de)
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
DE2461361A1 (de) Verfahren zur herstellung von elektroden eines ladungsgekoppelten bauelements
DE4204004A1 (de) Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
DE2128014C3 (de)
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2318912A1 (de) Integrierte halbleiteranordnung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination