JPH0212926A - Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 - Google Patents

Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法

Info

Publication number
JPH0212926A
JPH0212926A JP1106088A JP10608889A JPH0212926A JP H0212926 A JPH0212926 A JP H0212926A JP 1106088 A JP1106088 A JP 1106088A JP 10608889 A JP10608889 A JP 10608889A JP H0212926 A JPH0212926 A JP H0212926A
Authority
JP
Japan
Prior art keywords
region
regions
type
collector
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1106088A
Other languages
English (en)
Other versions
JP2703798B2 (ja
Inventor
Raffaele Zambrano
ラファエレ・ザンブラーノ
Salvatore Musumeci
サルバトーレ・ムスメチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH0212926A publication Critical patent/JPH0212926A/ja
Application granted granted Critical
Publication of JP2703798B2 publication Critical patent/JP2703798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、Ｎ形半導体基板上に、互に絶縁され且つ垂直
方向の電流の流れを有するＰＮＰおよびＮＰＮトランジ
スタを有する集積回路を形成する方法に関するものであ
る。
（従来の技術） 前記のタイプの集積回路をつくる公知の方法では、Ｎ＋
形領域をＰ形基板上に拡散され、前記領域の成るものは
ＮＰＮトランジスタの埋込コレクタ領域として用いられ
、他のものはＰＮＰ　トランジスタの埋込隔離領域とし
て用いられる。次いでＰ形領域が拡散によりつくられ、
このＰ形領域の成るものはＰＮＰトランジスタを隔離す
る前記の埋込領域の上にあって該トランジスタの埋込コ
レクタ領域を形成すべくされ、他のものは基板上に直接
つくられ、隔離領域を形成するのに用いられる。次いで
Ｎ形エピタキシャル層が成長され、隔Ｍ領域が形成され
、ベースとエミッタ領域が拡散によりつくられ、接点が
あけられ、関係の領域が金属化される。これ等すべては
第１図の（ａ）から（匂に示した工程に従って行われる
。
ベース濃度にくらべて大きなコレクタの不純物濃度に基
因するＰＮＰ　トランジスタのパンチスルー（ｐｕｎｃ
ｈ　ｔｈｒｏｕｇｈ）問題を克服するためにベースのド
ーピング濃度を増すのが得策である、すなわちこの目的
のためにＰＮＰ　トランジスタのエミッタの拡散の前に
第２図に示したような、構造をつくるＮ＋形領域を打込
み（ｉｍｐｌａｎｔａｔｉｏｎ）が行われる。
けれども、このようにして得られたＰＮＰ　トランジス
タは、電流処理（高いベース抵抗率のため、周波数応答
（ベースが厚すぎる）および飽和電圧（高いコレクタ直
列抵抗のため）に関して低レベルの効率を有する。
欧州特許出願ＥＰ　００９３３０４号および「テクニカ
ル・ダイジェスト１９８０アイ・イー・イー・イー（Ｔ
ｅｃｈ、Ｄｉｇ、　１９８０１ＥＥＥ）　Ｊの第６５頁
（特に第３図に示された工程参照）に見られる他の方法
は、３重拡散（ｔｉｐｌｅ　ｄｉｆｆｕｓｅｄ）構造に
よって方法の改善に役立て−いる。それにも拘らず次の
ような幾つかの欠点が依然としてこれ等の構造に有する
。
ＰＮＰ　トランジスタの高いコレクタ直列抵抗、低いド
ーピング濃度を有するコレクタ領域の厚さはＰＮＰ　ト
ランジスタにおけるよりもＮＰＮトランジスタにおいて
大きいことが見出される、一方法に要する時間が相当に
長く、より高価につく。
英国特許第１．１９３．６９２号や特公昭５９−１９４
４６５号公報に見られるような他の方法でも方法の改善
に役立つが、ＰＮＰ　トランジスタとＮＰＮ　トランジ
スタの低濃度コレクタの厚さの大きな相違のために幾つ
かの欠点が残る。
（発明が解決しようとする課題） 本発明は、ＰＮＰおよびＮＰＮ　トランジスタのコレク
タ直列抵抗を低減し、実質的に同じ低濃度コレクタ厚を
得ることにより前記の欠点を除くことを可能にし、最大
動作電圧を控えることなしに優れた動特性を保証する方
法を得ることを目的とするものである。
（課題を解決するための手段） 本発明は次のようにすることにより前記の目的を達成し
たものである、すなわち、 次の工程より成り、 （イ）　Ｎ形基板上に、ＮＰＮトランジスタの水平の隔
離領域とＰＮＰ　トランジスタの低抵抗率コレクタ領域
を形成するＰ＋形領域を拡散する工程。
（ｒ１）　　前記の隔離領域内に、ＮＰＮ　トランジス
タの低抵抗率コレクタ領域として働く高濃度Ｎ＋形領域
を拡散する工程。
（ハ）次いでデバイスの表面全体にわたってＮ形エピタ
キシャル層を成長させる工程。
（ニ）次いでＰ＋形領域（これ等領域が前記の隔離領域
と接して内側にＮ形領域を形成し、また別のＰ＋形領域
をこれ等領域が前記の低抵抗率コレクタを形成するＰ＋
形領域を接して内側にＮ形領域を形成する迄拡散し、前
記の前者のＰ＋形領域を前記の隔離領域が一緒にＮＰＮ
トランジスタの隔離領域として働きまた前記の低抵抗率
コレクタを形成するＰ＋形領域を前記の別のＰ″″形領
域が一緒にＰＮＰ　Ｉ−ランジスタのコレクタ領域とし
て働（ようにする工程。
（＊）前記（ニ）の工程で形成された後者のＮ形領域内
に、ＰＮＰトランジスタの低濃度コレクタ領域として働
くようにＰ形領域を拡散する工程。
（へ）　このＰ形領域内に、ＰＮＰ　トランジスタのベ
ースとして働くようにＮ形領域を拡散する工程。
（ト）　　前記（ニ）の工程で形成された前者のＮ形領
域と前記のＮ形領域内に、夫々ＮＰＮ　トランジスタの
ベースおよびＰＮＰ　トランジスタのエミッタとして働
（ようにＰ＋形領域を夫々拡散する工程。
（チ）　　ＮＰＮトランジスタのベースとして働く前記
のＰ１形領域内に、ＮＰＮ　Ｉ−ランジスタのエミッタ
として働くようにＮ＋形領域を拡散する工程。
（イ）の工程の隔離領域と（０）の工程のＮ＋形領域を
拡散は、この隔離領域にこのＮ＋形領域をりも低い表面
濃度を与えるようにされた、Ｎ形半導体材料の基板上に
互に絶縁され且つ垂直方向の電流の流れを有するＰＮＰ
およびＮＰ、Ｎトランジスタを有する集積回路を形成す
る方法において、ＮＰＮトランジスタのベースとして働
く前記のＰ′−形領域を、ＮＰＮ　トランジスタの低濃
度コレクタの厚さがＰＮＰ　トランジスタの低濃度コレ
クタの厚さと実質的に等しいことを保証するように設け
る。
（実施例） 以下に本発明の方法を図の実施例によって説明する。
第４図において、Ｎ形単結晶シリコン基板１上に、夫々
ＮＰＮトランジスタに対する水平の隔離領域とＰＮＰ　
トランジスタに対する低抵抗率コレクタ領域を形成する
２つのＰ＋形領域を２３が通常のようにしてつくられる
。領域２内には、次いで、ＮＰＮ　トランジスタに対す
る低抵抗率コレクタ領域として役立つＮ＋形領域を４形
成される。
次いで第５図に示すようにＮ形エピタキシャル層５が成
長される、すなわちその導電形は基板のそれと同じであ
る。
次いでＰ０形領域６，７．８および９が、これ等領域が
前記の領域２および３と接する迄拡散される（第６図）
。領域２．６および７は一緒になって、次ぎにＮＰＮ　
トランジスタのベースとエミッタ領域がその中に拡散さ
れるＮ形領域１０を完全に取囲み、一方領域３．８およ
び９が一緒にＰＮＰトランジスタのコレクタ領域として
働くことがわかるであろう。
Ｎ形領域ｌｌ内にはＰ形領域１２が拡散されてＰＮＰト
ランジスタの低濃度コレクタ領域として働（。
前記のトランジスタのベースは公知の方法で形成され、
領域１２の内側に位置する、すなわち、Ｎ形領域で、第
７図に符号１３で示されている。夫々ＮＰＮトランジス
タのベースとＰＮＰ　トランジスタのエミッタを形成す
るＰ１形領域１４と１５が次いでつくられ、この場合領
域１４は、ＮＰＮ　トランジスタの低濃度コレクタの厚
さ（第８図の厚さＳ１参照）がＰＮＰ　トランジスタの
低濃度コレクタの厚さ（第８図の厚さＳ２参照）と実質
的に等しいように設けられる。
次いで４つの領域１６．１７．１８．１９が拡散され、
これ等は夫々、ＮＰＮ　トランジスタのエミッタ、ＮＰ
ＮトランジスタのコレクタとＰＮＰ　トランジスタのベ
ースと基板ｌおよびＮ形エピタキシャル層５で形成され
たＮ形隔離領域の接点領域とに対する濃縮である（第８
図）。
Ｎ形隔離領域は、種々の素子を互に電気的に絶縁させる
ために、デバイスに有するあらゆる電位の中で最も高い
電位の点で接続されねばならないことは明らかである。
最後に、接点領域が形成され、金属化プロセスが行われ
、かくして集積回路の種々の素子の相互接続を保証する
。
第９図の（ａ）と（ｂ）は本発明の方法によってつくら
れたＮＰＮとＰＮＰ　トランジスタの断面に沿ったドー
ピング濃度の代表的な形を夫々示す。この形は、ドーパ
ントの濃度ｃ　（ａ　ｔｏｍｓ　／　ｃｍ　’）の対数
と断面の幾つかの点の深さｐの関係を表わす（断面にお
ける種々の深さの領域は座標の横軸上に示されている）
。
既に述べたように、公知の方法は２つの形のトランジス
タに対して著しく相違する低濃度コレクタ厚を与える、
すなわちＮＰＮ　Ｉ−ランジスタに対する厚さが常に大
きい。このことは、最大動作電圧はＰＮＰ　トランジス
タにより固定され、ＮＰＮの電流処理（コレクタの厚さ
の二乗に反比例する）は結果として不利な立場に置かれ
ることを意味する。同様に、コレクタ直列抵抗も増加す
る。
けれども、本発明の方法は前記の相違を除き、そして次
の条件が満足される。
１）Ｐ゛形埋込層の拡散はＮ゛形埋込層の拡散の前に生
じる； ２）Ｎ゛形埋込層の表面濃度は反対形埋込層の表面濃度
よりも大きい。
これ等の２つの条件の最初は、隔離領域２内の著しい量
のドーパントの存在を含み、この領域に対して高いパン
チスルー電圧を保証する。
けれども２番目は、前記の厚さを同じにするのに必要な
条件である。硼素（Ｐ形ドーパント不純物）は砒素また
はアンチモン（領域４をつくるのに用いることのできる
Ｎ形ドーパント不純物）よりも大きな拡散係数を有する
ことは事実知られている。この結果、等しい表面濃度は
異なる外方拡散を生じる。したがって層２の表面濃度は
層４の表面濃度よりも低くなければならない（第５図の
工程において）。
この表面濃度の相違を異なる量のドーパント（例えば５
　・１０１０ｌ３ａｔｏ／ｃｍ”の硼素と１０”　ａｔ
ｏｍｓ／ｃｍ”のアンチモン）の打込みによって得るこ
とも可能であろうが、そのようにすることは寧ろ高い抵
抗率のＰ＋埋込層を与えることになろう。したがって、
本発明に従って、異なる接合深さを得るように、匹敵す
る量のドーパント（例えば５・１０”　ａｔｏｍｓ／ｃ
ｍ”の硼素と１０”　ａｔｏｍｓ／ｃｍ２のアンチモン
）を２つの層に対して夫々異なる拡散サイクル（硼素に
対しては長い、高温の拡散、アンチモンに対しては短か
い、低温の拡散）を伴って打込むことにより進めるのが
好ましい。
最後に、シート抵抗Ｒｓは材料の抵抗率“ｒ”に正比例
しまた接合深さＸｊに反比例すること、そしてまたＮ゛
形埋込層内では材料の抵抗率“ｒ”の値は低いがＰ゛形
埋込層内の接合深さＸｊはその拡散時間が長いために大
きいことを思い起こせば、領域３と４のシート抵抗値は
ピーク濃度の著しい相違に拘らず極めて類似することに
留意さるべきである。
【図面の簡単な説明】
第１図（ａ）から（２）は公知の方法の各工程における
集積回路の一部の略断面図、 第２図は別の公知の方法を説明するための集積回路の一
部の略断面図、 第３図（ａ）から０）は更に別の公知の方法の各工程に
おける集積回路の一部の略断面図、 第４図から第８図は本発明の詳細な説明するための各工
程における集積回路の一部の略断面図第９図（ａ）は本
発明により得られたＰＮＰ　トランジスタの断面に沿っ
た深さとドーパント濃度の対数との関係を示すグラフ 第９図Φ）は本発明により得られたＮＰＮ　Ｉ−ランジ
スタの同様の関係を示すグラフである。 １・・・Ｎ形基板 ２．６．７・・・隔離領域 ３．８．９・・・コレクタ領域 ４・・・低抵抗率コレクタ領域 ５・・・Ｎ形エピタキシャル層 １２・・・低濃度コレクタ領域

Claims (1)

  1. 【特許請求の範囲】 １、次の工程より成り、 （イ）Ｎ形基板上に、ＮＰＮトランジスタの水平の隔離
    領域（２）とＰＮＰトランジスタの低抵抗率コレクタ領
    域（３）を形成するＰ＾＋形領域を拡散する工程。 （ロ）前記の隔離領域（２）内に、ＮＰＮトランジスタ
    の低抵抗率のコレクタ領域として 働く高濃度Ｎ＾＋形領域（４）を拡散する工程。 （ハ）次いでデバイスの表面全体にわたってＮ形エピタ
    キシャル層（５）を成長させる工程。 （ニ）次いでＰ＾＋形領域（６）と（７）をこれ等領域
    が領域（２）と接して内側に領域（１０）を形成し、Ｐ
    ＾＋形領域（８）と（９）をこれ等領域が領域（３）と
    接して内側に領域（１１）を形成する迄拡散し、前記領
    域（６）、（２）および（７）が一緒にＮＰＮトランジ
    スタの隔離領域として働きまた前記領域（３）、（８）
    および（９）が一緒にＰＮＰトランジスタのコレクタ領
    域として働くようにする工程。 （ホ）Ｎ形領域（１１）内に、ＰＮＰトランジスタの低
    濃度コレクタ領域として働くように Ｐ形領域（１２）を拡散する工程。 （ヘ）Ｐ形領域（１２）内に、ＰＮＰトランジスタのベ
    ースとして働くようにＮ形領域（１３）を拡散する工程
    。 （ト）Ｎ形領域（１０）と（１３）内に、夫々ＮＰＮト
    ランジスタのベースとＰＮＰトランジス タのエミッタとして働くようにＰ＾＋形領域（１４）と
    （１５）を夫々拡散する工程。 （チ）Ｐ＾＋形領域（１４）内に、ＮＰＮトランジスタ
    のエミッタとして働くようにＮ＾＋形領域（１６）を拡
    散する工程。 領域（２）と（４）の拡散は、領域（２）に領域（４）
    よりも低い表面濃度を与えるようにされた、Ｎ形半導体
    材料の基板上に互に絶縁され且つ垂直方向の電流の流れ
    を有するＰＮＰおよびＮＰＮトランジスタを有する集積
    回路を形成する方法において、前記の領域（１４）を、
    ＮＰＮトランジスタの低濃度コレクタの厚さ（Ｓ１）が
    ＰＮＰトランジスタの低濃度コレクタの厚さ（Ｓ２）と
    実質的に等しいことを保証するように設けることを特徴
    とする方法。 ２、拡散を伴うドーパントの匹敵する量の打込みによっ
    て、ドーパントの異なる表面濃度を有する領域（２）と
    （４）を夫々得、領域（２）の場合には、拡散を領域（
    ４）に対するよりも長く且つ高い温度で続ける請求項１
    記載の方法。
JP1106088A 1988-04-28 1989-04-27 Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 Expired - Fee Related JP2703798B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT20357A/88 1988-04-28
IT20357/88A IT1218230B (it) 1988-04-28 1988-04-28 Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro

Publications (2)

Publication Number Publication Date
JPH0212926A true JPH0212926A (ja) 1990-01-17
JP2703798B2 JP2703798B2 (ja) 1998-01-26

Family

ID=11166004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1106088A Expired - Fee Related JP2703798B2 (ja) 1988-04-28 1989-04-27 Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法

Country Status (5)

Country Link
US (1) US4898836A (ja)
EP (1) EP0339732B1 (ja)
JP (1) JP2703798B2 (ja)
DE (1) DE68910169T2 (ja)
IT (1) IT1218230B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5286986A (en) * 1989-04-13 1994-02-15 Kabushiki Kaisha Toshiba Semiconductor device having CCD and its peripheral bipolar transistors
JPH07105458B2 (ja) * 1989-11-21 1995-11-13 株式会社東芝 複合型集積回路素子
EP0439899A3 (en) * 1990-01-25 1991-11-06 Precision Monolithics Inc. Complementary bipolar transistors compatible with cmos process
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
JP2748988B2 (ja) * 1991-03-13 1998-05-13 三菱電機株式会社 半導体装置とその製造方法
US5597742A (en) * 1991-04-17 1997-01-28 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Semiconductor device and method
DE69125390T2 (de) * 1991-07-03 1997-08-28 Cons Ric Microelettronica Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
DE69525048D1 (de) * 1995-07-27 2002-02-21 St Microelectronics Srl Vertikaler PNP-Transistor und Verfahren zur Herstellung
JP3409548B2 (ja) 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法
DE69618343D1 (de) * 1996-05-21 2002-02-07 Cons Ric Microelettronica Leistungshalbleiterbauelementstruktur mit vertikalem PNP-Transistor
JP3529549B2 (ja) * 1996-05-23 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH104142A (ja) * 1996-06-18 1998-01-06 Sony Corp 半導体装置の製造方法
EP0915508A1 (en) * 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3079287A (en) * 1959-09-01 1963-02-26 Texas Instruments Inc Improved grown junction transistor and method of making same
NL145396B (nl) * 1966-10-21 1975-03-17 Philips Nv Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze.
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3474308A (en) * 1966-12-13 1969-10-21 Texas Instruments Inc Monolithic circuits having matched complementary transistors,sub-epitaxial and surface resistors,and n and p channel field effect transistors
NL7009089A (ja) * 1970-06-20 1971-12-22
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US4038680A (en) * 1972-12-29 1977-07-26 Sony Corporation Semiconductor integrated circuit device
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
JPS54136281A (en) * 1978-04-14 1979-10-23 Toko Inc Semiconductor device and method of fabricating same
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
JPS59194465A (ja) * 1983-04-19 1984-11-05 Sanken Electric Co Ltd 半導体集積回路の製造方法

Also Published As

Publication number Publication date
JP2703798B2 (ja) 1998-01-26
DE68910169D1 (de) 1993-12-02
US4898836A (en) 1990-02-06
IT1218230B (it) 1990-04-12
DE68910169T2 (de) 1994-04-07
EP0339732B1 (en) 1993-10-27
IT8820357A0 (it) 1988-04-28
EP0339732A1 (en) 1989-11-02

Similar Documents

Publication Publication Date Title
JPH0212926A (ja) Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法
US4379726A (en) Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition
JPH0644568B2 (ja) 横型トランジスタの製造方法
US5126278A (en) Method of manufacturing bipolar transistor by implanting intrinsic impurities
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
JPH0729914A (ja) バイポーラ電力トランジスタ及びその製造方法
KR940008566B1 (ko) 반도체장치의 제조방법
US5837590A (en) Isolated vertical PNP transistor without required buried layer
EP0562217B1 (en) Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit
JPS63175463A (ja) バイｍｏｓ集積回路の製造方法
JPS5916414B2 (ja) 半導体装置
JPH06224213A (ja) 半導体装置の製造方法
KR0163924B1 (ko) 수평형 트랜지스터 및 그 제조방법
JP3356538B2 (ja) トランジスタの製法
JPS63202965A (ja) 半導体装置
JPS63164356A (ja) 半導体集積回路の製造方法
JP3302742B2 (ja) 横形ｐｎｐトランジスタの製造方法
KR0121178B1 (ko) 트랜지스터 제조방법
KR920017270A (ko) 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법
JPH04167436A (ja) 半導体装置
JPS59200464A (ja) バイポ−ラ型半導体装置の製造方法
KR19990002164A (ko) 바이폴라 트랜지스터 및 그 제조 방법
JPS58100458A (ja) 横型バイポ−ラトランジスタの製造方法
JPH04273130A (ja) 半導体装置の製造方法
JPH05315549A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees