JPH05259177A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH05259177A JPH05259177A JP5387592A JP5387592A JPH05259177A JP H05259177 A JPH05259177 A JP H05259177A JP 5387592 A JP5387592 A JP 5387592A JP 5387592 A JP5387592 A JP 5387592A JP H05259177 A JPH05259177 A JP H05259177A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- base
- collector
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 グラフトベースを有する高周波トランジスタ
において、周波数特性とともに、コレクタ−ベース間耐
圧を向上させる。 【構成】 Ｎ+ 型半導体基板１上にＮ- 型エピタキシャ
ル層２を形成した後、Ｎ- 型エピタキシャル層２表面に
Ｐ+ 型グラフトベース領域３、Ｐ型ベース領域４、およ
びＮ+ 型エミッタ領域７を形成し、基板をコレクタとす
るトランジスタにおいて、ベース直下で、基板を貫通
し、かつエピタキシャル層２の内方に達する凹部６を有
し、コレクタ領域に面する基板表面に基板と同じ導電型
で、かつ高濃度のＮ+ 型領域８を有している。 【効果】 エピ厚を厚くしてもベース直下のコレクタ領
域が短いのでコレクタ直列抵抗が上がらないためｆT が
下がらない。またエピ厚が厚くなる分エピ比抵抗を上げ
ずにコレクタ−ベース間耐圧を上げることができる。
において、周波数特性とともに、コレクタ−ベース間耐
圧を向上させる。 【構成】 Ｎ+ 型半導体基板１上にＮ- 型エピタキシャ
ル層２を形成した後、Ｎ- 型エピタキシャル層２表面に
Ｐ+ 型グラフトベース領域３、Ｐ型ベース領域４、およ
びＮ+ 型エミッタ領域７を形成し、基板をコレクタとす
るトランジスタにおいて、ベース直下で、基板を貫通
し、かつエピタキシャル層２の内方に達する凹部６を有
し、コレクタ領域に面する基板表面に基板と同じ導電型
で、かつ高濃度のＮ+ 型領域８を有している。 【効果】 エピ厚を厚くしてもベース直下のコレクタ領
域が短いのでコレクタ直列抵抗が上がらないためｆT が
下がらない。またエピ厚が厚くなる分エピ比抵抗を上げ
ずにコレクタ−ベース間耐圧を上げることができる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タに利用され、特に、グラフトベースを有する高周波ト
ランジスタに関する。
タに利用され、特に、グラフトベースを有する高周波ト
ランジスタに関する。
【０００２】
【従来の技術】図２は従来の高周波トランジスタの一例
の構造を示す断面図である。図２において、Ｎ+ 型半導
体基板１上には、Ｎ- 型エピタキシャル層２が形成さ
れ、このＮ- 型エピタキシャル層２にはＰ+ 型グラフト
ベース領域３、Ｐ型ベース領域４およびＮ+ 型エミッタ
領域７が形成され、その上に熱酸化膜５、ベース電極
９、およびエミッタ電極１０が形成され、Ｎ+ 型半導体
基板１の下面にはコレクタ電極１１が形成されている。
の構造を示す断面図である。図２において、Ｎ+ 型半導
体基板１上には、Ｎ- 型エピタキシャル層２が形成さ
れ、このＮ- 型エピタキシャル層２にはＰ+ 型グラフト
ベース領域３、Ｐ型ベース領域４およびＮ+ 型エミッタ
領域７が形成され、その上に熱酸化膜５、ベース電極
９、およびエミッタ電極１０が形成され、Ｎ+ 型半導体
基板１の下面にはコレクタ電極１１が形成されている。
【０００３】このような高周波トランジスタは、遮断周
波数を高くするためにベース領域を浅くし、また、ベー
ス広がり抵抗（ｒbb′）を小さくするためベースより高
濃度でかつ深いグラフトベース領域をベース領域の両側
に形成している。また、遮断周波数は、コレクタ直列抵
抗が大きくなると低下するため、高周波用トランジスタ
が形成されるエピタキシャル層の厚さ（以下、エピ厚と
いう。）は薄いものを使用していた。
波数を高くするためにベース領域を浅くし、また、ベー
ス広がり抵抗（ｒbb′）を小さくするためベースより高
濃度でかつ深いグラフトベース領域をベース領域の両側
に形成している。また、遮断周波数は、コレクタ直列抵
抗が大きくなると低下するため、高周波用トランジスタ
が形成されるエピタキシャル層の厚さ（以下、エピ厚と
いう。）は薄いものを使用していた。
【０００４】
【発明が解決しようとする課題】前述した従来の高周波
トランジスタは、遮断周波数を上げるために、グラフト
ベースを形成し、ｒbb′を下げるだけでなく、エピ厚も
薄くしている。しかし、エピ厚を薄くすることは製造上
規格が厳しい方向に行くため、コストが高くなる欠点が
あり、また、エピ厚が薄いためにコレクタ−ベース間耐
圧（ＢＶCBO ）をより高くしようとするとエピタキシャ
ル層の比抵抗を高くしなければならず、そうすると、コ
レクタ容量が大となり、遮断周波数が低下する課題があ
った。
トランジスタは、遮断周波数を上げるために、グラフト
ベースを形成し、ｒbb′を下げるだけでなく、エピ厚も
薄くしている。しかし、エピ厚を薄くすることは製造上
規格が厳しい方向に行くため、コストが高くなる欠点が
あり、また、エピ厚が薄いためにコレクタ−ベース間耐
圧（ＢＶCBO ）をより高くしようとするとエピタキシャ
ル層の比抵抗を高くしなければならず、そうすると、コ
レクタ容量が大となり、遮断周波数が低下する課題があ
った。
【０００５】本発明の目的は、前記の課題を解決するこ
とにより、周波数特性とともにコレクタ−ベース間耐圧
を向上させた高周波トランジスタからなるバイポーラト
ランジスタを提供することにある。
とにより、周波数特性とともにコレクタ−ベース間耐圧
を向上させた高周波トランジスタからなるバイポーラト
ランジスタを提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板の
上面に形成されたエピタキシャル層と、このエピタキシ
ャル層の表面に形成されたエミッタ領域、ベース領域お
よびグラフトベース領域と、を有するバイポーラトラン
ジスタにおいて、前記ベース領域の直下の前記半導体基
板の下面に前記半導体基板を貫通し前記エピタキシャル
層の内部に達するように形成された凹部と、この凹部の
表面を含む前記半導体基板の下面に形成された前記半導
体基板と同一導電型の高不純物領域と、この高不純物領
域の表面に形成されたコレクタ電極とを有することを特
徴とする。
上面に形成されたエピタキシャル層と、このエピタキシ
ャル層の表面に形成されたエミッタ領域、ベース領域お
よびグラフトベース領域と、を有するバイポーラトラン
ジスタにおいて、前記ベース領域の直下の前記半導体基
板の下面に前記半導体基板を貫通し前記エピタキシャル
層の内部に達するように形成された凹部と、この凹部の
表面を含む前記半導体基板の下面に形成された前記半導
体基板と同一導電型の高不純物領域と、この高不純物領
域の表面に形成されたコレクタ電極とを有することを特
徴とする。
【０００７】
【作用】半導体基板の下面に形成された凹部は、半導体
基板を貫通してエピタキシャル層の内部に達しているの
で、ベース領域直下のエピタキシャル層の厚さは、ベー
ス領域の下面から凹部までの距離となり、エピ厚を厚く
しても、コレクタ領域が短くなり、さらに高不純物領域
のために、コレクタ直列抵抗が増えないため、遮断周波
数が低下することはない。
基板を貫通してエピタキシャル層の内部に達しているの
で、ベース領域直下のエピタキシャル層の厚さは、ベー
ス領域の下面から凹部までの距離となり、エピ厚を厚く
しても、コレクタ領域が短くなり、さらに高不純物領域
のために、コレクタ直列抵抗が増えないため、遮断周波
数が低下することはない。
【０００８】また、エピ厚が厚くなるため、エピタキシ
ャル層の比抵抗を上げることなくコレクタ−ベース間耐
圧を上げることができる。
ャル層の比抵抗を上げることなくコレクタ−ベース間耐
圧を上げることができる。
【０００９】これにより、トランジスタの高周波特性と
ともにコレクタ−ベース間耐圧を上げることが可能とな
る。
ともにコレクタ−ベース間耐圧を上げることが可能とな
る。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の一実施例のＮＰＮトランジ
スタを示す断面図である。
スタを示す断面図である。
【００１２】本実施例は、Ｎ+ 型半導体基板１の上面に
形成されたＮ- 型エピタキシャル層２と、このエピタキ
シャル層２の表面に形成されたＮ+ 型エミッタ領域７、
Ｐ型ベース領域４およびＰ+ 型グラフトベース領域３と
を有するＮＰＮトランジスタにおいて、本発明の特徴と
するところの、Ｐ型ベース領域４の直下のＮ+ 型半導体
基板１の下面にＮ+ 型半導体基板１を貫通しＮ- 型エピ
タキシャル層２の内部に達するように形成された凹部６
と、この凹部６の表面を含むＮ+ 型半導体基板１の下面
に形成されたＮ+ 型領域８と、このＮ+ 型領域８の表面
に形成されたコレクタ電極１１とを有している。
形成されたＮ- 型エピタキシャル層２と、このエピタキ
シャル層２の表面に形成されたＮ+ 型エミッタ領域７、
Ｐ型ベース領域４およびＰ+ 型グラフトベース領域３と
を有するＮＰＮトランジスタにおいて、本発明の特徴と
するところの、Ｐ型ベース領域４の直下のＮ+ 型半導体
基板１の下面にＮ+ 型半導体基板１を貫通しＮ- 型エピ
タキシャル層２の内部に達するように形成された凹部６
と、この凹部６の表面を含むＮ+ 型半導体基板１の下面
に形成されたＮ+ 型領域８と、このＮ+ 型領域８の表面
に形成されたコレクタ電極１１とを有している。
【００１３】次に、本実施例の製造方法の概要について
説明する。
説明する。
【００１４】まず、Ｎ+ 型半導体基板１に１０15ｃｍ-3
のＮ- 型エピタキシャル層２を８〜１０μｍ形成する。
さらに、エピタキシャル層２の表面に横方向に互いに離
間するように11Ｂ+ をＢＣｌ3 拡散によりＰ+ 型グラフ
トベース領域３を形成する。さらに、Ｐ+ 型グラフトベ
ース領域３の内側でかつ互いに離間した二つの島にまた
がるようにＰ型ベース領域４を例えば11Ｂ+ をイオン注
入によりＰ+ 型グラフトベース領域３より浅く、かつ低
濃度になるように形成する。次に、熱酸化膜５を１μｍ
程度Ｎ+ 型半導体基板１とＮ- 型エピタキシャル層２の
表面に形成し、同時にＮ+ 型半導体基板１の裏面にも酸
化膜を形成しベース直下のＮ+ 型半導体基板１裏面の酸
化膜を選択的にエッチングし、Ｎ+ 型半導体基板１を貫
通し、さらにＮ- 型エピタキシャル層２の内方に達する
までシリコンエッチングし、凹部６を形成する。次に、
Ｐ型ベース領域４の内側のエミッタ領域部の熱酸化膜５
を選択的にエッチング除去するとともに、Ｎ- 型エピタ
キシャル層２裏面の熱酸化膜をエッチングし、ＰｏＣｌ
3 拡散により、Ｎ+ 型エミッタ領域７をＰ型ベース領域
４の内側に、また、Ｎ+ 型領域８をＮ+ 型半導体基板１
の裏面および凹部６表面に形成する。次に、Ｎ+ 型エミ
ッタ領域７およびＰ+ 型グラフトベース領域３にコンタ
クト開口領域の熱酸化膜５をエッチングし、ベース電極
９、およびエミッタ電極１０を形成し、さらに、Ｎ+ 型
半導体基板１裏面にＮｉ、ＡｇおよびＰｔなどを蒸着
し、コレクタ電極１１を形成する。このようにして本発
明の一実施例のＮＰＮトランジスタが製造される。
のＮ- 型エピタキシャル層２を８〜１０μｍ形成する。
さらに、エピタキシャル層２の表面に横方向に互いに離
間するように11Ｂ+ をＢＣｌ3 拡散によりＰ+ 型グラフ
トベース領域３を形成する。さらに、Ｐ+ 型グラフトベ
ース領域３の内側でかつ互いに離間した二つの島にまた
がるようにＰ型ベース領域４を例えば11Ｂ+ をイオン注
入によりＰ+ 型グラフトベース領域３より浅く、かつ低
濃度になるように形成する。次に、熱酸化膜５を１μｍ
程度Ｎ+ 型半導体基板１とＮ- 型エピタキシャル層２の
表面に形成し、同時にＮ+ 型半導体基板１の裏面にも酸
化膜を形成しベース直下のＮ+ 型半導体基板１裏面の酸
化膜を選択的にエッチングし、Ｎ+ 型半導体基板１を貫
通し、さらにＮ- 型エピタキシャル層２の内方に達する
までシリコンエッチングし、凹部６を形成する。次に、
Ｐ型ベース領域４の内側のエミッタ領域部の熱酸化膜５
を選択的にエッチング除去するとともに、Ｎ- 型エピタ
キシャル層２裏面の熱酸化膜をエッチングし、ＰｏＣｌ
3 拡散により、Ｎ+ 型エミッタ領域７をＰ型ベース領域
４の内側に、また、Ｎ+ 型領域８をＮ+ 型半導体基板１
の裏面および凹部６表面に形成する。次に、Ｎ+ 型エミ
ッタ領域７およびＰ+ 型グラフトベース領域３にコンタ
クト開口領域の熱酸化膜５をエッチングし、ベース電極
９、およびエミッタ電極１０を形成し、さらに、Ｎ+ 型
半導体基板１裏面にＮｉ、ＡｇおよびＰｔなどを蒸着
し、コレクタ電極１１を形成する。このようにして本発
明の一実施例のＮＰＮトランジスタが製造される。
【００１５】
【発明の効果】以上説明したように、本発明は、ベース
直下に半導体基板を貫通し、かつエピタキシャル層の内
方に達する凹部を有し、かつ、コレクタ領域に面する半
導体基板裏面に基板と同導電型でかつ高濃度の層を有し
ているので、エピ厚を厚くしても、ベース直下のコレク
タ領域が短くできるため、コレクタ直列抵抗が増えるこ
となく、遮断周波数が低下しない効果がある。また、エ
ピ厚が厚くなる分、エピ比抵抗を上げることなくコレク
タ−ベース間耐圧（ＢＶCBO ）を上げることができる効
果がある。さらに、エピ厚を従来のように薄いものを使
用しなくてもよいためエピタキシャル層の作り込みが簡
単になり、コストが下がる効果も得られる。
直下に半導体基板を貫通し、かつエピタキシャル層の内
方に達する凹部を有し、かつ、コレクタ領域に面する半
導体基板裏面に基板と同導電型でかつ高濃度の層を有し
ているので、エピ厚を厚くしても、ベース直下のコレク
タ領域が短くできるため、コレクタ直列抵抗が増えるこ
となく、遮断周波数が低下しない効果がある。また、エ
ピ厚が厚くなる分、エピ比抵抗を上げることなくコレク
タ−ベース間耐圧（ＢＶCBO ）を上げることができる効
果がある。さらに、エピ厚を従来のように薄いものを使
用しなくてもよいためエピタキシャル層の作り込みが簡
単になり、コストが下がる効果も得られる。
【図１】本発明の一実施例のＮＰＮトランジスタの断面
図。
図。
【図２】従来例のＮＰＮトランジスタの断面図。
１ Ｎ+ 型半導体基板 ２ Ｎ- 型エピタキシャル層 ３ Ｐ+ 型グラフトベース領域 ４ Ｐ型ベース領域 ５ 熱酸化膜 ６ 凹部 ７ Ｎ+ 型エミッタ領域 ８ Ｎ+ 型領域 ９ ベース電極 １０ エミッタ電極 １１ コレクタ電極
Claims (1)
- 【請求項１】 半導体基板の上面に形成されたエピタキ
シャル層と、このエピタキシャル層の表面に形成された
エミッタ領域、ベース領域およびグラフトベース領域
と、 を有するバイポーラトランジスタにおいて、 前記ベース領域の直下の前記半導体基板の下面に前記半
導体基板を貫通し前記エピタキシャル層の内部に達する
ように形成された凹部と、 この凹部の表面を含む前記半導体基板の下面に形成され
た前記半導体基板と同一導電型の高不純物領域と、 この高不純物領域の表面に形成されたコレクタ電極とを
有することを特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5387592A JPH05259177A (ja) | 1992-03-12 | 1992-03-12 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5387592A JPH05259177A (ja) | 1992-03-12 | 1992-03-12 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259177A true JPH05259177A (ja) | 1993-10-08 |
Family
ID=12954923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5387592A Pending JPH05259177A (ja) | 1992-03-12 | 1992-03-12 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259177A (ja) |
-
1992
- 1992-03-12 JP JP5387592A patent/JPH05259177A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446012B2 (en) | Lateral PNP transistor and the method of manufacturing the same | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| JPH05259177A (ja) | バイポーラトランジスタ | |
| JPH05259176A (ja) | バイポーラトランジスタ | |
| JPS6046549B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0582534A (ja) | 半導体装置 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JP3157187B2 (ja) | 半導体集積回路 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPH0462927A (ja) | 半導体装置 | |
| JPH0330305B2 (ja) | ||
| JPH03153044A (ja) | 誘電体分離基板 | |
| JPH06181215A (ja) | 半導体集積回路 | |
| JPH0123950B2 (ja) | ||
| JPS63164462A (ja) | 半導体装置 | |
| JP2000114392A (ja) | 半導体装置 | |
| JPH08162469A (ja) | 縦型ｐｎｐトランジスタ | |
| JPH04256321A (ja) | 半導体装置 | |
| JPS6149470A (ja) | 半導体装置 |