JP3302403B2 - アバランシェダイオード - Google Patents

アバランシェダイオード

Info

Publication number
JP3302403B2
JP3302403B2 JP16871692A JP16871692A JP3302403B2 JP 3302403 B2 JP3302403 B2 JP 3302403B2 JP 16871692 A JP16871692 A JP 16871692A JP 16871692 A JP16871692 A JP 16871692A JP 3302403 B2 JP3302403 B2 JP 3302403B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
type
integrated circuit
bipolar integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16871692A
Other languages
English (en)
Other versions
JPH05206484A (ja
Inventor
ジャン−ミシェル・モロー
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JPH05206484A publication Critical patent/JPH05206484A/ja
Application granted granted Critical
Publication of JP3302403B2 publication Critical patent/JP3302403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明はバイポーラ集積回路のフィー
ルドに関し、かつより特定的にはそのような回路におい
て電圧基準として働くように設計されたアバランシェダ
イオードに関する。
【０００２】アバランシェダイオードは徹底的に研究さ
れてきており、かつディスクリートな構成要素が達成さ
れるとき、満足のいくアバランシェダイオードをいかに
して得るかが知られている。しかしながら、集積回路を
製造するときは、多くの要件が満足されるべきであり、
すなわち、多数の基本的構成要素が同時に達成されかつ
すべてのこれらの構成要素が最少の数の製造ステップで
達成されなければならない。
【０００３】図１はバイポーラ集積回路において達成可
能な主な技術的ステップおよび構造の検討を意図されて
いる。そのような回路は一般的に第１（一般的にＰ）導
電型の基板１上で達成され、その上には第２導電型
（Ｎ）のエピタキシャル層が形成される。基板１とエピ
タキシャル層２との間の界面にはＮ+ 型埋込層が形成さ
れ得て、それはエピタキシャル成長に先立っての基板内
で行われるドーパント注入からもたらされる。エピタキ
シャル層はＰ+ 型の深い拡散領域５によって、または表
面から延在するより浅い拡散の領域６およびエピタキシ
に先立つ基板１の表面におけるＰ型注入からもたらされ
る接合領域７によって、ウエルに分割される。各ウエル
において、埋込層を設けられるかまたはそれなしで、そ
れから様々な型の構成要素を形成することが可能であ
る。一般的な構成要素は、ＮＰＮトランジスタのベース
に対応するＰ領域１０を含むＮＰＮトランジスタであ
る。このＰ領域１０内にはトランジスタのエミッタに対
応するＮ+ 型拡散１１が形成される。これらのＰおよび
Ｎ+ 領域１０および１１はそれぞれＮＰＮトランジスタ
以外の構造で用いられ得る。しかしながら、それらの性
質およびそれらのドーピングの型を示すことが所望であ
る場合には、ＮＰＮトランジスタの、ベースと同時に形
成される領域に対するＰベース拡散およびエミッタと同
時に形成される領域に対するＮエミッタ拡散とそれらは
なお呼ばれる。たとえば、ＮＰＮトランジスタのコレク
タコンタクトは、Ｎエミッタ拡散であるＮ+ 領域１２上
で達成される。さらに、図１の右側の部分に示されるよ
うに、Ｐ+ 型領域１３は、一般的に、たとえば、ＰＮＰ
パワートランジスタに対するエミッタおよびコレクタと
して働くように設けられる。
【０００４】要するに、Ｎ型ウエルの表面から、次のも
のを形成することが可能である。
【０００５】ＮＰＮトランジスタのベースに対応する第
１のＰ型領域、ＰＮＰトランジスタのエミッタに対応す
る第２のＰ型領域、絶縁拡散（拡散５などの全体の絶縁
拡散または拡散６などの部分的絶縁拡散）に対応する第
３のＰ型領域、ＮＰＮトランジスタのエミッタに対応す
るＮ+ 型拡散。
【０００６】先験的に、上記領域の中で逆の型の２つの
領域から形成される接合を逆バイアスすることによって
アバランシェダイオードを形成することが可能である。
【０００７】実務において、最も満足のいく結果を与え
るアバランシェダイオード構造の１つは、図２（Ａ）の
断面図においておよび図２（Ｂ）の頂面図において示さ
れる型の構造である。このアバランシェダイオードはＮ
ウエル２０（下に横たわるＰ基板は示されていない）内
に形成される。アバランシェダイオードはＰベース領域
２２に形成されるＮ+ エミッタ領域２１を含む。実質的
に、領域２１の中央に高度にドープされたＰ拡散２３が
前もって形成され、それゆえアバランシェ効果を与える
であろう接合に対応するのは、Ｎ領域２１とＰ領域２３
との間の界面である。アバランシェ表面が明らかに規定
されるように、ＮドーパントとＰドーパントとの実質的
に均等な濃度を接合の両側に与えることが意図されてい
る。確かに、領域２３がなければ、アバランシェ接合は
領域２１と領域２２との間の接合であろう。Ｐ領域２２
は拡散を介して得られたので、それのドーピングレベル
は深さ方向よりも表面においてのほうが高く、かつアバ
ランシェはむしろ表面近くで起る傾向があり、そのため
に、アバランシェモードに設定されやすい接合表面の規
定について、かつアバランシェ接合の特性について、多
くの欠点が引起こされ、というのは層の上部表面は時間
とともにもっとも汚染や損傷を受けやすいからである。
確かに、移動電荷は接合表面を覆う酸化物内かもしれな
い。これらの電荷の存在はアバランシェ状態を変化さ
せ、過度のノイズおよびしばしばアバランシェ電圧値の
時間における変化を引起こす。
【０００８】もちろん、Ｎ+ 領域２１は実質的にＰ+ ２
３よりも高度にドープされるので、すべてのこのＮ+ 領
域は、Ｐ+ ２３の上部部分が形成されたところでさえ
も、同じドーピングレベルを有する。たとえば、Ｐ+ 領
域２３はＰＮＰトランジスタのＰエミッタ領域に、また
はＰ絶縁領域に対応し得る。メタライゼーション２４は
Ｎ領域２１上に設けられ、かつメタライゼーション２５
はＰ領域２２の見かけの表面上に設けられる。
【０００９】こうして、記載された構造はアバランシェ
電圧の満足のいく規定を与える。好ましくは、層２１と
２３との間の接合の領域はこのダイオードにおける電流
密度が比較的高くあるように可能な限り小さく、基準電
圧の規定のために必要なように、アバランシェ電圧のよ
り信頼性の高い規定（より少ないノイズ）を与える。し
かしながら、この構造の欠陥は、Ｎ+ 拡散２１およびエ
ピタキシャル層２０との間に挾まれた、抵抗Ｒ1 によっ
て示される、Ｐ領域２２の環状部分を介してアバランシ
ェ電流が流れるであろうということである。この挾まれ
た領域は、相対的な不正確さで規定されかつ領域２１と
２３との相対的位置付けの正確さに依存する比較的高い
抵抗を有する。それ故、領域２１と２３との間の接合に
おいて正確に規定されるアバランシェ電圧は、アクセス
抵抗Ｒ1 の存在のために電極２４と２５との間ではより
低い正確さで規定される。もしその構造が図２（Ｂ）の
頂面図に示されるようなリング状であれば、上記挾まれ
た領域の抵抗は以下のようになるであろう。
【００１０】 Ｒ1 ＝ ｒ／２π Ｌｏｇ（ｄ２／ｄ１） ここで、ｒはＰ層２２の平方当りの抵抗を示し、ｄ１は
層２１と２３との間の接合領域の直径を表わし、さらに
ｄ２は領域２１と２２との間の実質的に水平な接合領域
の直径を表わす。
【００１１】Ｒ1 の値を減じるためには、ｄ１／ｄ２は
１に近付くべきである。しかしながら、他方、アバラン
シェダイオードのノイズを防ぐために接合における高い
電流密度を得るために直径ｄ１が可能な限り小さくなけ
ればならず、他方で、値ｄ１とｄ２との間の差が技術的
パラメタおよび特定的には２つの連続するマスクの位置
付けの正確さによって固定されるという事実によってそ
れらが強いられるので、これらの値を自由に選択するこ
とは可能ではない。
【００１２】こうして、この発明の目的は、集積回路に
おいて実現可能でありかつバイポーラ集積回路において
通常に準備されるステップ以外の付加的な製造ステップ
を用いない新規のアバランシェダイオード構造を提供す
ることであり、この構造はアバランシェダイオードに対
するアクセス抵抗が減じられるようにされる。
【００１３】
【発明の概要】この目的を達成するために、この発明
は、第１の表面を有する第１の導電型の層において、第
１の表面から延在する第２導電型の第１の領域と、第１
の導電型の領域の下にかつ後者との界面に近接して配置
される第１の領域の部分が第１のドーピングレベルを有
するように第１の領域内に配置される第１導電型の領域
とを含む、バイポーラ集積回路において形成されるアバ
ランシェダイオードを提供する。第２導電型の第２の領
域は、接合に近接して第１のものよりも高い第２のドー
ピングレベルを有して第１導電型の領域の下に延在す
る。第２導電型の第３の領域は第１導電型の領域の下に
配されかつ第２導電型の第２の領域に関して重なる。第
３の領域は、第１導電型の領域とのそれの界面におい
て、第１および第２のドーピングレベルの中間のドーピ
ングレベルを有する。
【００１４】この発明の実施例に従えば、第１導電型の
層はバイポーラ集積回路のＮ型エピタキシャル層に対応
し、第１の領域はバイポーラ集積回路のＮＰＮトランジ
スタのＰ型ベース領域に対応し、第２の領域はバイポー
ラ集積回路のＰＮＰトランジスタのＰ型エミッタ領域に
対応し、第３の領域はバイポーラ集積回路のＰ型絶縁拡
散に対応し、さらに第１導電型の領域はバイポーラ集積
回路のＮＰＮトランジスタのエミッタ領域に対応する。
これらの様々な領域は好ましくは環状の輪郭を有する。
【００１５】本件発明の上述および他の目的、特徴およ
び利点は添付の図面に示されるような、好ましい実施例
の以下の詳細な説明から明らかとなるであろう。
【００１６】
【好ましい実施例の詳細な説明】集積回路表現において
従来的であるように、様々な図面は大変概略的でありか
つ正確な縮尺率で描かれてはいない。特定的には、拡散
からもたらされる接合端縁の曲った形は実際の形に対応
しない。
【００１７】図３（Ａ）および（Ｂ）において、図２
（Ａ）および（Ｂ）で示されるそれらに類似の領域およ
び範囲は同じ符号で示される。こうして、それらはＰベ
ース層２２、Ｎ+ 領域２１とアバランシェ接合を形成す
るＰ+ 型領域２３、およびそれぞれＮ+ 領域２１とＰ領
域２２とに固定されたメタライゼーション２４および２
５とを示す。さらに、Ｐ領域３０がＮ+ 領域２１下に設
けられており、それは後者と重なり合うことなくかつＰ
+ 領域２３を囲んでいる。このＰ領域３０は、領域２１
とのそれの界面に近接のそれのドーピングレベルが、領
域２３の領域２１とのそれの界面に近接のドーピングレ
ベルよりも低く、一方でＰ領域２２のそれよりも高いよ
うに、拡散によってもたらされる。
【００１８】上述のように、アバランシェモードに設定
されがちな接合は領域２３と２１との間に形成される接
合である。領域２３からメタライゼーション２５への電
流経路は初めに、相対的に高度にドープされたかつ厚い
領域でありかつそれ故無視できる抵抗を有するＰ領域３
０を介して通過する。しかしながら、抵抗Ｒ2 によって
示されるＮ+ 領域２１と基板２０との間のＰ領域２２の
挾まれた領域がなお残る。この場合、挾まれた領域の抵
抗は、以下のように示される。
【００１９】 Ｒ2 ＝ （ｒ／２π） Ｌｏｇ（ｄ２／ｄ３） ここで、ｄ２はＮ領域２１の直径を示し、かつｄ３はＮ
領域２１とのそれの界面でのＰ領域３０の直径を示す。
【００２０】この構造では、領域２１と２３との間の小
さな表面接合を保つこと、さらに、Ｐ領域３０の、かつ
それゆえＮ+ 領域２１に関して相関的に、サイズを増加
することによって、抵抗Ｒ2 を減少させるように、値ｄ
３／ｄ２の間の割合を可能な限り１に近付けることが可
能である。
【００２１】Ｎ領域２１がＰ領域３０と重なることが本
質的であって、それがない場合には、領域２１と３０の
間の接合は、それの上部表面において、領域２１と２３
との間の接合の前にアバランシェモードに設定されうる
ということが注目されるであろう。
【００２２】図４に示されるように、この発明に従って
説明された構造は、図１に示されるようなバイポーラ集
積回路の製造プロセスと完全に両立する。確かに、Ｐ領
域３０はＰ絶縁拡散（もし絶縁が表面から完全になされ
れば、埋込層によって止められうる）に対応する領域で
ありえて、Ｐ+ 領域２３がＰＮＰパワートランジスタの
エミッタ拡散に対応する領域でありえて、さらにＰ領域
２２はＮＰＮトランジスタのベース拡散に対応する領域
でありうる。実務において、これらの連続する領域は上
記のシーケンスに従って製造され、それから、すべての
上述の領域の中で最も高いドーピングレベルを有するＮ
+ 領域２１が形成される。
【００２３】もちろん、この発明は当業者が考えうる多
くの変更が可能である。特に、中央カソード電極および
環状アノード電極を有する環状の構造が頂面図によって
示されるが、この構造は何らかの他の形を取りうる。た
とえば、様々な領域は互い内にインターロックされた四
角形の領域、矩形の領域、デジタル化された領域などで
あり得て、この発明に従う構造を製造するために当業者
を導くパラメタは領域２１と２３との間の小さな接合表
面および差ｄ２−ｄ３の減少であり、それは考慮される
技術におけるマスクアライメントの要件に固有である。
【００２４】典型的な値として、Ｎエミッタ領域の深さ
は約３μｍであり得て、Ｐベース領域の拡散深さは約
３．３μｍ、かつそれの平方当りの抵抗は約１２０ｏｈ
ｍｓでありえて、それは約４ｋｏｈｍｓの挾まれたベー
ス抵抗に先行技術に従う構造の場合は至る。しかし、図
３（Ａ）のＰ領域３０などのＰ領域の平方当り抵抗は約
４０ｏｈｍｓでありうる。
【００２５】実務において、以下の値が選択されてもよ
い。
【００２６】
【表１】
【００２７】Ｐ拡散２２は領域２１を含むために充分で
あろう。それは必ずしも環状である必要はない。
【００２８】Ｐ+ 領域２３および３０の表面濃度が大き
く異ならず、しかし、その拡散深さが大きく異なるの
で、２．５μｍの深さでの、すなわち、Ｎ+ 領域２１と
の界面での濃度もまた大きく異なるということが注目さ
れるであろう。
【図面の簡単な説明】
【図１】従来のバイポーラ集積回路の様々な局面を示す
図である。
【図２】バイポーラ集積回路において用いられる従来の
アバランシェダイオード構造の側面および頂面図であ
る。
【図３】この発明に従うアバランシェダイオードの側面
および頂面図である。
【図４】図１と図３とのエレメントを結合するバイポー
ラ集積回路の部分を示す側面図である。
【符号の説明】
２１ Ｎ+ 領域 ２３ Ｐ+ 領域 ３０ Ｐ領域

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 バイポーラ集積回路内に形成されるアバ
    ランシェダイオードであって、 第１の表面を有する第１導電型の半導体層（２０）内
    の、第１の表面から延在する第２導電型の第１領域（２
    ２）と、前記第１領域（２２）の内側に配置される第１導電型の
    領域（２１）とを含み、前記第１導電型の領域（２１）
    は、当該第１導電型の領域（２１）の下にかつ当該第１
    導電型の領域（２１）との界面に近接して設けられる第
    １の領域（２２）の部分が第１のドーピングレベルを有
    するように配置され、 接合に近接して第１のものよりも高い第２のドーピング
    レベルで第１導電型の領域の下に延在する第２導電型の
    第２の領域（２３）と、 第１導電型の領域下にかつ第２導電型の前記第２領域に
    関して重なって設けられる第２導電型の第３の領域（３
    ０）とをさらに含み、前記第３の領域は第１導電型の領
    域とのそれの界面において第１および第２のドーピング
    レベルの中間のドーピングレベルを有する、アバランシ
    ェダイオード。
  2. 【請求項２】 請求項１に従うアバランシェダイオード
    であって、前記第１導電型の層はバイポーラ集積回路の
    Ｎ型エピタキシャル層に対応し、 前記第１の領域がバイポーラ集積回路のＮＰＮトランジ
    スタのＰ型ベース領域に対応し、 前記第２の領域がバイポーラ集積回路のＰＮＰトランジ
    スタのＰ型エミッタ領域に対応し、 前記第３の領域がバイポーラ集積回路のＰ型絶縁拡散に
    対応し、さらに前記第１導電型の領域がバイポーラ集積
    回路のＮＰＮトランジスタのエミッタ領域に対応する、
    アバランシェダイオード。
  3. 【請求項３】 前記様々な領域が円状の輪郭を有する、
    請求項１に記載のアバランシェダイオード。
JP16871692A 1991-06-28 1992-06-26 アバランシェダイオード Expired - Fee Related JP3302403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR91/08418 1991-06-28
FR9108418A FR2678430B1 (fr) 1991-06-28 1991-06-28 Diode a avalanche dans un circuit integre bipolaire.

Publications (2)

Publication Number Publication Date
JPH05206484A JPH05206484A (ja) 1993-08-13
JP3302403B2 true JP3302403B2 (ja) 2002-07-15

Family

ID=9414739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16871692A Expired - Fee Related JP3302403B2 (ja) 1991-06-28 1992-06-26 アバランシェダイオード

Country Status (5)

Country Link
US (1) US5298788A (ja)
EP (1) EP0521802B1 (ja)
JP (1) JP3302403B2 (ja)
DE (1) DE69229937T2 (ja)
FR (1) FR2678430B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374569A (en) * 1992-09-21 1994-12-20 Siliconix Incorporated Method for forming a BiCDMOS
FR2702308B1 (fr) * 1993-03-01 1995-05-24 Sgs Thomson Microelectronics Diode à avalanche dans un circuit intégré bipolaire.
US5528189A (en) * 1993-12-21 1996-06-18 Texas Instruments Incorporated Noise performance of amplifiers
US5477078A (en) * 1994-02-18 1995-12-19 Analog Devices, Incorporated Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
DE69415500T2 (de) * 1994-03-31 1999-05-20 St Microelectronics Srl Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
EP1191598B1 (de) 2000-01-18 2007-12-19 Siemens Schweiz AG Verfahren zur Herstellung eines Halbleiter-Photosensors
US7973386B1 (en) * 2007-01-12 2011-07-05 National Semiconductor Corporation ESD protection bipolar device with internal avalanche diode
JP5604901B2 (ja) * 2010-02-18 2014-10-15 株式会社豊田中央研究所 電流増幅素子
US20170179226A1 (en) * 2015-12-18 2017-06-22 Microchip Technology Incorporated Ultrasound t/r isoltation disolator with fast recovery time on soi
JP7129199B2 (ja) * 2018-04-11 2022-09-01 キヤノン株式会社 光検出装置、光検出システム及び移動体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574059U (ja) * 1978-11-15 1980-05-21
US4319257A (en) * 1980-01-16 1982-03-09 Harris Corporation Low thermal coefficient semiconductor device
US4441114A (en) * 1981-12-22 1984-04-03 International Business Machines Corporation CMOS Subsurface breakdown zener diode
JPS5988871A (ja) * 1982-11-12 1984-05-22 バ−・ブラウン・コ−ポレ−ション 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法
US4758872A (en) * 1984-10-25 1988-07-19 Nec Corporation Integrated circuit fabricated in a semiconductor substrate
US4766469A (en) * 1986-01-06 1988-08-23 Siliconix Incorporated Integrated buried zener diode and temperature compensation transistor
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5027165A (en) * 1990-05-22 1991-06-25 Maxim Integrated Products Buried zener diode

Also Published As

Publication number Publication date
EP0521802B1 (fr) 1999-09-08
DE69229937T2 (de) 2000-01-27
EP0521802A3 (en) 1994-05-11
FR2678430B1 (fr) 1993-10-29
JPH05206484A (ja) 1993-08-13
EP0521802A2 (fr) 1993-01-07
DE69229937D1 (de) 1999-10-14
FR2678430A1 (fr) 1992-12-31
US5298788A (en) 1994-03-29

Similar Documents

Publication Publication Date Title
US5539237A (en) Schottky diode with guard ring
US9780188B2 (en) Vertical semiconductor power component capable of withstanding high voltage
US4652895A (en) Zener structures with connections to buried layer
JPS61127184A (ja) 半導体装置
EP0646967A1 (en) Low-noise bipolar transistor
JPH022664A (ja) 半導体装置およびその製造方法
JP3302403B2 (ja) アバランシェダイオード
US5569612A (en) Process for manufacturing a bipolar power transistor having a high breakdown voltage
JPH06295987A (ja) 基準ダイオード
JPS6229904B2 (ja)
US5602417A (en) Low-noise bipolar transistor operating predominantly in the bulk region
US7321138B2 (en) Planar diac
US6060763A (en) Semiconductor device and method for producing same
US4165516A (en) Semiconductor device and method of manufacturing same
US5250838A (en) Semiconductor device comprising an integrated circuit having a vertical bipolar transistor
JPS5917544B2 (ja) 半導体集積回路
US7190006B2 (en) Symmetrical planar diac
US4144106A (en) Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask
JPH0582534A (ja) 半導体装置
KR0163924B1 (ko) 수평형 트랜지스터 및 그 제조방법
KR100368612B1 (ko) 수직형 트랜지스터의 제조방법
KR100358306B1 (ko) 수직형 바이폴라 트랜지스터의 제조방법
JPS5885572A (ja) プレ−ナ型ダイオ−ドおよびその製造方法
JP2000294563A (ja) ラテラルバイポーラトランジスタ
JPH0474478A (ja) ダイオード

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020402

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees