JPH06295987A - 基準ダイオード - Google Patents
基準ダイオードInfo
- Publication number
- JPH06295987A JPH06295987A JP6030012A JP3001294A JPH06295987A JP H06295987 A JPH06295987 A JP H06295987A JP 6030012 A JP6030012 A JP 6030012A JP 3001294 A JP3001294 A JP 3001294A JP H06295987 A JPH06295987 A JP H06295987A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- region
- deep
- conductivity type
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000001174 ascending effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラ集積回路で使用でき、バイポーラ
集積回路のための従来の製造ステップと異なるものは必
要としない、基準ダイオード構造を提供する。 【構成】 この基準ダイオードは、Ｎ型絶縁ウェル（１
０）内に形成される。アバランシダイオードは、高いド
ーピングレベルを有するＰ型の深い領域（２０）を含
み、その下にはＮ型の重なる埋込層（３）が形成され
る。アバランシダイオードはさらに、深い領域の中央部
分に接触するＰ型の深い拡散領域（１５）と、深い領域
の周辺部に接触する第２のＰ型の深い拡散領域（２１）
と、第１の深い拡散領域の表面を被覆し、それとアバラ
ンシ接合を形成する、Ｎ型の高濃度にドープされた表面
領域（１６）とを含む。Ｎ型の表面領域を除いてアバラ
ンシダイオード構造と同一の、少なくとも１つの別の構
造（３１−３４、４１−４４）が、その電極間で抵抗器
を形成する。
集積回路のための従来の製造ステップと異なるものは必
要としない、基準ダイオード構造を提供する。 【構成】 この基準ダイオードは、Ｎ型絶縁ウェル（１
０）内に形成される。アバランシダイオードは、高いド
ーピングレベルを有するＰ型の深い領域（２０）を含
み、その下にはＮ型の重なる埋込層（３）が形成され
る。アバランシダイオードはさらに、深い領域の中央部
分に接触するＰ型の深い拡散領域（１５）と、深い領域
の周辺部に接触する第２のＰ型の深い拡散領域（２１）
と、第１の深い拡散領域の表面を被覆し、それとアバラ
ンシ接合を形成する、Ｎ型の高濃度にドープされた表面
領域（１６）とを含む。Ｎ型の表面領域を除いてアバラ
ンシダイオード構造と同一の、少なくとも１つの別の構
造（３１−３４、４１−４４）が、その電極間で抵抗器
を形成する。
Description
【０００１】
【発明の背景】この発明は、バイポーラ集積回路に関
し、より特定的にはこのような回路で基準電圧として用
いるためのアバランシダイオードの製造に関する。
し、より特定的にはこのような回路で基準電圧として用
いるためのアバランシダイオードの製造に関する。
【０００２】
【関連技術の説明】アバランシダイオードは長い間研究
されており、個別部品を製造する際にいかにして満足の
ゆくアバランシダイオードを得るかが知られている。し
かしながら、集積回路の製造においては、多くの制約が
ある。すなわち、多数の素子構成要素が同時に製造さ
れ、これらの構成要素すべてが、できるだけ少ない技術
的ステップを用いて作製されなくてはならない。
されており、個別部品を製造する際にいかにして満足の
ゆくアバランシダイオードを得るかが知られている。し
かしながら、集積回路の製造においては、多くの制約が
ある。すなわち、多数の素子構成要素が同時に製造さ
れ、これらの構成要素すべてが、できるだけ少ない技術
的ステップを用いて作製されなくてはならない。
【０００３】そのため一般に、基板から分離される埋込
アバランシダイオードを製造するのが所望である場合に
は、その結果としてできる構成要素は、図１に示される
等価な概略図と対応する。この構成要素は、抵抗器Ｒ１
と直列した第１のアバランシダイオードＺ１を含む。第
２のダイオードＺ２は、ダイオードＺ１および抵抗器Ｒ
１の直列接続と並列して配置される。
アバランシダイオードを製造するのが所望である場合に
は、その結果としてできる構成要素は、図１に示される
等価な概略図と対応する。この構成要素は、抵抗器Ｒ１
と直列した第１のアバランシダイオードＺ１を含む。第
２のダイオードＺ２は、ダイオードＺ１および抵抗器Ｒ
１の直列接続と並列して配置される。
【０００４】実用において、抵抗器Ｒ１はしばしば、た
とえば約４００−１０００Ωといった無視できない値を
有する。さらに、ダイオードＺ１のアバランシしきい値
よりも高いアバランシしきい値を有するダイオードＺ２
は、通常導通しない。しかしながら、ダイオードＺ１の
アバランシ電流が増加すると、抵抗器Ｒ１の電圧降下が
増し、この電圧降下がダイオードＺ２とＺ１とのアバラ
ンシ電圧の差を超えると、ダイオードＺ２もまた電子な
だれを起こし得る。
とえば約４００−１０００Ωといった無視できない値を
有する。さらに、ダイオードＺ１のアバランシしきい値
よりも高いアバランシしきい値を有するダイオードＺ２
は、通常導通しない。しかしながら、ダイオードＺ１の
アバランシ電流が増加すると、抵抗器Ｒ１の電圧降下が
増し、この電圧降下がダイオードＺ２とＺ１とのアバラ
ンシ電圧の差を超えると、ダイオードＺ２もまた電子な
だれを起こし得る。
【０００５】これらの種々の欠点は、アバランシダイオ
ードを形成する種々の層に特定のドーピングレベルを与
えることによって避けることができる。しかしながら、
これを実行すれば、技術上の製造プロセスが複雑にな
り、従来の技術を用いることができなくなる。
ードを形成する種々の層に特定のドーピングレベルを与
えることによって避けることができる。しかしながら、
これを実行すれば、技術上の製造プロセスが複雑にな
り、従来の技術を用いることができなくなる。
【０００６】欧州特許出願第０，３１４，３９９号およ
び第０，０１７，０２２号では、ダイオードＺ１は約６
ボルトのアバランシ電圧を有し、一方１００ボルトまた
はそれを上回る非常に高いアバランシ電圧を有するアバ
ランシダイオードを開示している。したがって、寄生ダ
イオードＺ２は導通させられない。
び第０，０１７，０２２号では、ダイオードＺ１は約６
ボルトのアバランシ電圧を有し、一方１００ボルトまた
はそれを上回る非常に高いアバランシ電圧を有するアバ
ランシダイオードを開示している。したがって、寄生ダ
イオードＺ２は導通させられない。
【０００７】この利点にもかかわらず、上述の欧州特許
出願に従うダイオードにも、まだ幾つかの欠点がある。
先に指摘したように、このようなダイオードの製造プロ
セスは、従来の集積回路の製造に既に用いられている技
術ステップしか用いない。したがって、このダイオード
の種々のドーピングレベルは技術上の制約によって決め
られ、このダイオードに最適化されない。したがって、
ダイオードの直列抵抗器Ｒ１は、約１００−４００Ωで
あり得る。さらに、ダイオードは、約２．８ｍＶ／℃の
温度係数、すなわち温度の関数としてのその降伏電圧の
ばらつきを有する。これらの２つの特徴（内部抵抗およ
び無視できない温度係数）は、集積回路の温度および電
流に関係なく、その電圧が正確に定められるべきである
基準ダイオードの製造にとって大きな欠点である。
出願に従うダイオードにも、まだ幾つかの欠点がある。
先に指摘したように、このようなダイオードの製造プロ
セスは、従来の集積回路の製造に既に用いられている技
術ステップしか用いない。したがって、このダイオード
の種々のドーピングレベルは技術上の制約によって決め
られ、このダイオードに最適化されない。したがって、
ダイオードの直列抵抗器Ｒ１は、約１００−４００Ωで
あり得る。さらに、ダイオードは、約２．８ｍＶ／℃の
温度係数、すなわち温度の関数としてのその降伏電圧の
ばらつきを有する。これらの２つの特徴（内部抵抗およ
び無視できない温度係数）は、集積回路の温度および電
流に関係なく、その電圧が正確に定められるべきである
基準ダイオードの製造にとって大きな欠点である。
【０００８】これらの２つの欠点が、程度の差はあれ、
従来のアバランシダイオードすべてに見られるので、先
行技術においては、アバランシダイオードを用いて、電
流および温度のばらつきに対して補償される基準電圧を
供給する回路を考案した。このような回路の一例は図２
に示される。この回路は、電源電圧源の端子、たとえば
正の電圧源端子Ｖｃｃと接地Ｇとの間に接続される。こ
の回路において、第１の分岐が、電流源ＩおよびＮＰＮ
トランジスタＴ１の直列接続によって形成される。第２
の分岐は、ＮＰＮトランジスタＴ２、アバランシダイオ
ード（内部抵抗器Ｒｚと直列した理想アバランシダイオ
ードＺの形で表現される）、および抵抗器Ｒの直列接続
を含む。トランジスタＴ２のベースは、トランジスタＴ
１のコレクタに接続され、トランジスタＴ１のベース
は、アバランシダイオードＺ−Ｒｚと抵抗器Ｒとの間の
接合点に接続される。所望の基準電圧Ｖｒは、抵抗器Ｒ
とアバランシダイオードとの直列接続の端子、すなわち
トランジスタＴ２のエミッタと接地Ｇとの間で与えられ
る。ＶｂｅがトランジスタＴ１のベース−エミッタ電圧
であれば、基準電圧は以下の式によって与えられる。
従来のアバランシダイオードすべてに見られるので、先
行技術においては、アバランシダイオードを用いて、電
流および温度のばらつきに対して補償される基準電圧を
供給する回路を考案した。このような回路の一例は図２
に示される。この回路は、電源電圧源の端子、たとえば
正の電圧源端子Ｖｃｃと接地Ｇとの間に接続される。こ
の回路において、第１の分岐が、電流源ＩおよびＮＰＮ
トランジスタＴ１の直列接続によって形成される。第２
の分岐は、ＮＰＮトランジスタＴ２、アバランシダイオ
ード（内部抵抗器Ｒｚと直列した理想アバランシダイオ
ードＺの形で表現される）、および抵抗器Ｒの直列接続
を含む。トランジスタＴ２のベースは、トランジスタＴ
１のコレクタに接続され、トランジスタＴ１のベース
は、アバランシダイオードＺ−Ｒｚと抵抗器Ｒとの間の
接合点に接続される。所望の基準電圧Ｖｒは、抵抗器Ｒ
とアバランシダイオードとの直列接続の端子、すなわち
トランジスタＴ２のエミッタと接地Ｇとの間で与えられ
る。ＶｂｅがトランジスタＴ１のベース−エミッタ電圧
であれば、基準電圧は以下の式によって与えられる。
【０００９】
【数１】
【００１０】トランジスタＴ１のベース電流が、電流Ｉ
ｚに関して低いので、以下のようになる。
ｚに関して低いので、以下のようになる。
【００１１】
【数２】
【００１２】認められるように、基準電圧は、アバラン
シダイオードの直列抵抗器Ｒｚの抵抗と、このダイオー
ドにおける電流を規定する抵抗器Ｒの抵抗との比に依存
する。Ｒｚは一般に、Ｒに関して無視できない値なの
で、基準電圧の絶対値は、温度のばらつきおよびＲｚ／
Ｒの比のばらつきの影響を受け、結果としてこの基準電
圧の再現性が乏しくなる。
シダイオードの直列抵抗器Ｒｚの抵抗と、このダイオー
ドにおける電流を規定する抵抗器Ｒの抵抗との比に依存
する。Ｒｚは一般に、Ｒに関して無視できない値なの
で、基準電圧の絶対値は、温度のばらつきおよびＲｚ／
Ｒの比のばらつきの影響を受け、結果としてこの基準電
圧の再現性が乏しくなる。
【００１３】
【発明の概要】したがって、この発明のある目的は、バ
イポーラ集積回路で用いることができ、かつバイポーラ
集積回路のための従来のステップと異なる製造ステップ
を必要としない、新しい基準ダイオード構造を提供する
ことである。
イポーラ集積回路で用いることができ、かつバイポーラ
集積回路のための従来のステップと異なる製造ステップ
を必要としない、新しい基準ダイオード構造を提供する
ことである。
【００１４】この発明の別の目的は、基準電流および温
度が補償される基準ダイオードを提供することである。
度が補償される基準ダイオードを提供することである。
【００１５】より特定的には、この発明は、Ｒｚ／Ｒの
比が製造上のばらつきの影響を受けないことを確実にす
る、抵抗器Ｒの具体的な実現例を提案する。
比が製造上のばらつきの影響を受けないことを確実にす
る、抵抗器Ｒの具体的な実現例を提案する。
【００１６】これらの目的を達成するために、この発明
は、第２の導電タイプの基板を被覆する第１の導電タイ
プのエピタキシャル層の絶縁ウェルに形成される基準ダ
イオードを提供する。この基準ダイオードは、一方で以
下を含むアバランシダイオードを含む、すなわちアバラ
ンシダイオードは、ウェルの底部にある第２の導電タイ
プの高濃度にドープされた深い領域を含み、その下には
第１の導電タイプの重なる埋込層が形成され、さらに深
い領域の中央部分に接触する、第２の導電タイプの第１
の深い拡散領域と、深い領域の周辺部に接触する第２の
導電タイプの第２の深い拡散領域と、高いドーピングレ
ベルを有し、第１の深い拡散領域の表面を被覆し、それ
とアバランシ接合を形成する第１の導電タイプの表面領
域と、表面領域の表面に接触する第１の電極と、第２の
深い拡散領域の表面に接触する第２の電極とを含み、他
方で、同じウェル内に、このダイオードの構造と同じで
あるが第１の導電タイプの表面領域を持たない、少なく
とも１つの付加的な構造を含み、第１の電極は第１の深
い拡散領域の上表面に接触している。この付加的な構造
は、その第１および第２の電極の間に抵抗器を形成し、
ダイオードを抵抗器に直列接続するための手段が設けら
れる。
は、第２の導電タイプの基板を被覆する第１の導電タイ
プのエピタキシャル層の絶縁ウェルに形成される基準ダ
イオードを提供する。この基準ダイオードは、一方で以
下を含むアバランシダイオードを含む、すなわちアバラ
ンシダイオードは、ウェルの底部にある第２の導電タイ
プの高濃度にドープされた深い領域を含み、その下には
第１の導電タイプの重なる埋込層が形成され、さらに深
い領域の中央部分に接触する、第２の導電タイプの第１
の深い拡散領域と、深い領域の周辺部に接触する第２の
導電タイプの第２の深い拡散領域と、高いドーピングレ
ベルを有し、第１の深い拡散領域の表面を被覆し、それ
とアバランシ接合を形成する第１の導電タイプの表面領
域と、表面領域の表面に接触する第１の電極と、第２の
深い拡散領域の表面に接触する第２の電極とを含み、他
方で、同じウェル内に、このダイオードの構造と同じで
あるが第１の導電タイプの表面領域を持たない、少なく
とも１つの付加的な構造を含み、第１の電極は第１の深
い拡散領域の上表面に接触している。この付加的な構造
は、その第１および第２の電極の間に抵抗器を形成し、
ダイオードを抵抗器に直列接続するための手段が設けら
れる。
【００１７】この発明のある実施例に従えば、第２の深
い拡散領域は環状である。この発明のある実施例に従え
ば、ウェルは、基板内に形成される第２の導電タイプの
ベースが、エピタキシャル層の外表面から延びる第２の
導電タイプの第３の深い拡散領域と接触することによっ
て確実に絶縁され、前記深い領域はベースと同じ性質を
有する。
い拡散領域は環状である。この発明のある実施例に従え
ば、ウェルは、基板内に形成される第２の導電タイプの
ベースが、エピタキシャル層の外表面から延びる第２の
導電タイプの第３の深い拡散領域と接触することによっ
て確実に絶縁され、前記深い領域はベースと同じ性質を
有する。
【００１８】この発明はまた、電流源のトランジスタへ
の直列接続によって形成される第１の分岐と、第２のト
ランジスタと上述のアバランシダイオードおよび抵抗器
との直列接続を含む第２の分岐と、第２のトランジスタ
のベースを第１のトランジスタのエミッタに接続するた
めの手段と、第１のトランジスタのベースをアバランシ
ダイオードと抵抗器との接合点に接続するための手段と
を、高い供給源と接地との間に含む基準ダイオードを提
供する。
の直列接続によって形成される第１の分岐と、第２のト
ランジスタと上述のアバランシダイオードおよび抵抗器
との直列接続を含む第２の分岐と、第２のトランジスタ
のベースを第１のトランジスタのエミッタに接続するた
めの手段と、第１のトランジスタのベースをアバランシ
ダイオードと抵抗器との接合点に接続するための手段と
を、高い供給源と接地との間に含む基準ダイオードを提
供する。
【００１９】この発明のこれらのおよび他の目的、特
徴、局面および利点は、添付の図面と関連して、この発
明の以下の詳細な説明より明らかになるであろう。
徴、局面および利点は、添付の図面と関連して、この発
明の以下の詳細な説明より明らかになるであろう。
【００２０】集積回路の図では慣例であるように、種々
の図面は概略的なものであり、一定の尺度で描かれたも
のではないことに留意されたい。特に、接合点のエッジ
は、拡散ステップに続いてこれらが丸くされることは考
慮に入れないで表現されている。
の図面は概略的なものであり、一定の尺度で描かれたも
のではないことに留意されたい。特に、接合点のエッジ
は、拡散ステップに続いてこれらが丸くされることは考
慮に入れないで表現されている。
【００２１】
【詳細な説明】図３（Ａ）および図３（Ｂ）において示
されるように、この発明は、Ｐ型基板１を被覆するＮ型
エピタキシャル層２を含む、バイポーラ回路技術に従っ
て形成されるアバランシダイオードを用いる。より特定
的には、このアバランシダイオードは、エピタキシャル
層２のウェル１０において形成され、ウェルはＰ型絶縁
壁１１によって横方向に輪郭をとられ、Ｎ型埋込層３に
対応するベースを有する。絶縁壁１１は、エピタキシャ
ル層２の表面から下降する深い拡散領域１２のコンタク
トによって、およびエピタキシャル層２の製造前に基板
１の表面で最初に形成されるＰ型ベースから上昇する拡
散領域１３によって形成される。
されるように、この発明は、Ｐ型基板１を被覆するＮ型
エピタキシャル層２を含む、バイポーラ回路技術に従っ
て形成されるアバランシダイオードを用いる。より特定
的には、このアバランシダイオードは、エピタキシャル
層２のウェル１０において形成され、ウェルはＰ型絶縁
壁１１によって横方向に輪郭をとられ、Ｎ型埋込層３に
対応するベースを有する。絶縁壁１１は、エピタキシャ
ル層２の表面から下降する深い拡散領域１２のコンタク
トによって、およびエピタキシャル層２の製造前に基板
１の表面で最初に形成されるＰ型ベースから上昇する拡
散領域１３によって形成される。
【００２２】アバランシダイオードの活性接合は、Ｐ型
の深い下降する拡散領域１５とＮ型の高濃度にドープさ
れた表面領域１６との間の接合によって形成される。領
域１６は、Ｐ型拡散領域１５との接合点の外側で、エピ
タキシャル層に対応するＮ型の低濃度にドープされた領
域に囲まれる。
の深い下降する拡散領域１５とＮ型の高濃度にドープさ
れた表面領域１６との間の接合によって形成される。領
域１６は、Ｐ型拡散領域１５との接合点の外側で、エピ
タキシャル層に対応するＮ型の低濃度にドープされた領
域に囲まれる。
【００２３】Ｎ+ 型領域１６との接触は、陰極のメタラ
イゼーションＫを介して行なわれる。Ｐ型領域１５との
接触は、Ｎ+ 型埋込層３上に基板内に注入されたＰ型ベ
ースから形成される、上昇する拡散領域に対応する高濃
度にドープされたＰ型の深い拡散領域２０を介して行な
われる。Ｐ型ベースは、絶縁性の上昇する拡散領域１３
のベースと同時に形成される。次に、深い拡散領域２１
が、エピタキシャル層の表面から形成され、深い拡散領
域２０と接触する。拡散領域２１は、拡散領域１２およ
び１５と同時に形成される。陽極のメタライゼーション
Ａは、拡散領域２１の上部と接触する。
イゼーションＫを介して行なわれる。Ｐ型領域１５との
接触は、Ｎ+ 型埋込層３上に基板内に注入されたＰ型ベ
ースから形成される、上昇する拡散領域に対応する高濃
度にドープされたＰ型の深い拡散領域２０を介して行な
われる。Ｐ型ベースは、絶縁性の上昇する拡散領域１３
のベースと同時に形成される。次に、深い拡散領域２１
が、エピタキシャル層の表面から形成され、深い拡散領
域２０と接触する。拡散領域２１は、拡散領域１２およ
び１５と同時に形成される。陽極のメタライゼーション
Ａは、拡散領域２１の上部と接触する。
【００２４】バイポーラ集積回路構成要素がウェル内に
製造されるとき、ウェルは従来は、基板から絶縁される
接合点となるようにバイアスされる。したがって、Ｎ型
ウェル１０は正にバイアスされなくてはならない。この
ことは、Ｎ型の高濃度にドープされた領域２３をウェル
１０の上表面の一部に形成することによって達成され、
領域２３は、基板１が接続される電圧よりも高い電圧に
接続されるメタライゼーション２４と接触する。ダイオ
ードはアバランシダイオードとして動作するので、その
端子Ｋは通常は、その端子Ａよりも高い電圧に接続さ
れ、メタライゼーション２４は端子Ｋに接続され得る。
製造されるとき、ウェルは従来は、基板から絶縁される
接合点となるようにバイアスされる。したがって、Ｎ型
ウェル１０は正にバイアスされなくてはならない。この
ことは、Ｎ型の高濃度にドープされた領域２３をウェル
１０の上表面の一部に形成することによって達成され、
領域２３は、基板１が接続される電圧よりも高い電圧に
接続されるメタライゼーション２４と接触する。ダイオ
ードはアバランシダイオードとして動作するので、その
端子Ｋは通常は、その端子Ａよりも高い電圧に接続さ
れ、メタライゼーション２４は端子Ｋに接続され得る。
【００２５】図３（Ｂ）は、図３（Ａ）に対応する概略
の上面図であり、図３（Ａ）と同一の部分は、同じ参照
符号を付される。深い拡散領域２０との接触を与える領
域２１は、好ましくはＮ+ 型陰極領域１６を完全に囲む
円形領域であることに注目されたい。
の上面図であり、図３（Ａ）と同一の部分は、同じ参照
符号を付される。深い拡散領域２０との接触を与える領
域２１は、好ましくはＮ+ 型陰極領域１６を完全に囲む
円形領域であることに注目されたい。
【００２６】図４（Ａ）および図４（Ｂ）は、先に開示
したアバランシダイオードと図２に関連して開示した抵
抗器Ｒを与えるための抵抗器との、この発明に従う組合
わせのそれぞれ断面図および上面図である。これらの図
において、図３（Ａ）および図３（Ｂ）と同じ要素は、
同じ参照番号を付される。
したアバランシダイオードと図２に関連して開示した抵
抗器Ｒを与えるための抵抗器との、この発明に従う組合
わせのそれぞれ断面図および上面図である。これらの図
において、図３（Ａ）および図３（Ｂ）と同じ要素は、
同じ参照番号を付される。
【００２７】図４（Ａ）および図４（Ｂ）の左側の部分
もやはり、図３（Ａ）の構造と全く同一のダイオード構
造を示す。図４（Ａ）の例において、このダイオード構
造は、Ｎ+ 型拡散領域１６を除いて２度繰返され、ダイ
オードと実質的に同じ抵抗値Ｒｚを有する、２つの抵抗
器構造Ｒ′およびＲ″を形成する。抵抗器Ｒ′は、深い
層３０と、その深い層３０に接触する深い中央の拡散領
域３１と、この深い層にやはり接触する、深い環状の拡
散領域３２とを含む。コンタクト３３は領域３１から行
なわれ、コンタクト３４はリング３２の表面から行なわ
れる。同様に、第２の抵抗器Ｒ″は、対応する領域４
０、４１、４２、４３、および４４を含む。ダイオード
の端子Ａは、抵抗器Ｒ′のメタライゼーション３３、お
よびトランジスタＴ１のベース端子Ｂに接続される。抵
抗器Ｒ′のメタライゼーション３４は、抵抗器Ｒ″のメ
タライゼーション４３に接続され、抵抗器Ｒ″のメタラ
イゼーション４４は接地端子Ｇに接続される。
もやはり、図３（Ａ）の構造と全く同一のダイオード構
造を示す。図４（Ａ）の例において、このダイオード構
造は、Ｎ+ 型拡散領域１６を除いて２度繰返され、ダイ
オードと実質的に同じ抵抗値Ｒｚを有する、２つの抵抗
器構造Ｒ′およびＲ″を形成する。抵抗器Ｒ′は、深い
層３０と、その深い層３０に接触する深い中央の拡散領
域３１と、この深い層にやはり接触する、深い環状の拡
散領域３２とを含む。コンタクト３３は領域３１から行
なわれ、コンタクト３４はリング３２の表面から行なわ
れる。同様に、第２の抵抗器Ｒ″は、対応する領域４
０、４１、４２、４３、および４４を含む。ダイオード
の端子Ａは、抵抗器Ｒ′のメタライゼーション３３、お
よびトランジスタＴ１のベース端子Ｂに接続される。抵
抗器Ｒ′のメタライゼーション３４は、抵抗器Ｒ″のメ
タライゼーション４３に接続され、抵抗器Ｒ″のメタラ
イゼーション４４は接地端子Ｇに接続される。
【００２８】図４（Ｂ）の上面図は、種々のメタライゼ
ーションをより良く図示している。図５は、双方ともダ
イオードＶｚの直列抵抗器と同じ値Ｒｚを有する抵抗器
Ｒ′およびＲ″を加えた、図２と同じ回路を示す。
ーションをより良く図示している。図５は、双方ともダ
イオードＶｚの直列抵抗器と同じ値Ｒｚを有する抵抗器
Ｒ′およびＲ″を加えた、図２と同じ回路を示す。
【００２９】この構造で、以下の式が成り立つ。
【００３０】
【数３】
【００３１】単一の抵抗器Ｒ、または２つ以上の抵抗器
Ｒが設けられてもよいことに留意されたい。しかしなが
ら、温度のばらつきを低減するためには、出願者が用い
たドーピングレベルでは、２つの抵抗器Ｒ′を設けるこ
とが好ましい。そうすると、温度のばらつきは以下のと
おりになる。
Ｒが設けられてもよいことに留意されたい。しかしなが
ら、温度のばらつきを低減するためには、出願者が用い
たドーピングレベルでは、２つの抵抗器Ｒ′を設けるこ
とが好ましい。そうすると、温度のばらつきは以下のと
おりになる。
【００３２】
【数４】
【００３３】すなわち、温度のばらつきは実質的に完全
に補償される。この補償は、トランジスタＴ１の予め定
められた電流密度を得るために、このトランジスタの表
面の関数として電流源Ｉの強度を選択することによっ
て、非常に正確にできる。トランジスタＴ１のエミッタ
における電流密度が増加すると、電圧Ｖｂｅの温度比は
減少する。
に補償される。この補償は、トランジスタＴ１の予め定
められた電流密度を得るために、このトランジスタの表
面の関数として電流源Ｉの強度を選択することによっ
て、非常に正確にできる。トランジスタＴ１のエミッタ
における電流密度が増加すると、電圧Ｖｂｅの温度比は
減少する。
【００３４】もちろん、当業者には明らかであるよう
に、上述の実施例には種々の変更が行なわれてもよい。
より特定的には、中央の陰極および環状の陽極電極を含
む円形構造の上面図が示されているが、この構造は他の
いかなる形であってもよい。たとえば、種々の領域が、
重なり合う正方形の領域、矩形の領域、ディジタル化さ
れた領域等であってもよい。
に、上述の実施例には種々の変更が行なわれてもよい。
より特定的には、中央の陰極および環状の陽極電極を含
む円形構造の上面図が示されているが、この構造は他の
いかなる形であってもよい。たとえば、種々の領域が、
重なり合う正方形の領域、矩形の領域、ディジタル化さ
れた領域等であってもよい。
【００３５】たとえば、エピタキシャル層２の厚さは、
約１６μｍであってもよい。深い拡散領域１２、２１、
３１、３２、４１、および４２の拡散の深さが約６μｍ
であり、拡散領域１５が、そのＮ型領域１６とのインタ
フェースで、約３×１０18ａｔｏｍｓ／ｃｍ3 のドーピ
ングレベルを有し、Ｎ型領域１６が、約３×１０20ａｔ
ｏｍｓ／ｃｍ3 のドーピングレベルを有してもよい。深
い層２０、３０、４０、および１３は、１８０ｋｅＶの
エネルギで、２．５×１０14ａｔｏｍｓ／ｃｍ 2 のドー
ズ量でのボア注入の結果として形成されてもよい。
約１６μｍであってもよい。深い拡散領域１２、２１、
３１、３２、４１、および４２の拡散の深さが約６μｍ
であり、拡散領域１５が、そのＮ型領域１６とのインタ
フェースで、約３×１０18ａｔｏｍｓ／ｃｍ3 のドーピ
ングレベルを有し、Ｎ型領域１６が、約３×１０20ａｔ
ｏｍｓ／ｃｍ3 のドーピングレベルを有してもよい。深
い層２０、３０、４０、および１３は、１８０ｋｅＶの
エネルギで、２．５×１０14ａｔｏｍｓ／ｃｍ 2 のドー
ズ量でのボア注入の結果として形成されてもよい。
【００３６】図４（Ａ）および図４（Ｂ）を参照する
と、特定の実施例において、領域１５、３１、および４
１の直径は１０μｍであり、領域２１、３２、および４
２の直径は４８μｍであり、これらの領域の外側の輪郭
は、一辺が７６μｍの正方形であり、領域１６の直径は
１０μｍである。アバランシ電圧Ｖｚは、６．７Ｖ±２
５０ｍＶであり、直列抵抗器Ｒｚの抵抗は３５０Ωであ
る。結果として生じる基準電圧Ｖｒ（図５）は、７．９
ボルト±３００ｍＶである。
と、特定の実施例において、領域１５、３１、および４
１の直径は１０μｍであり、領域２１、３２、および４
２の直径は４８μｍであり、これらの領域の外側の輪郭
は、一辺が７６μｍの正方形であり、領域１６の直径は
１０μｍである。アバランシ電圧Ｖｚは、６．７Ｖ±２
５０ｍＶであり、直列抵抗器Ｒｚの抵抗は３５０Ωであ
る。結果として生じる基準電圧Ｖｒ（図５）は、７．９
ボルト±３００ｍＶである。
【００３７】当業者には明らかであるように、上述の実
施例には種々の変更が可能である。より特定的には、製
造におけるある局面が概略的に表現されている。実用に
おいて、多くの通常の改良を加えることができる。たと
えば、層２１、３１、３２、４１、および４２等の種々
の層の上表面は、接触を向上するためにオーバドープさ
れてもよい。
施例には種々の変更が可能である。より特定的には、製
造におけるある局面が概略的に表現されている。実用に
おいて、多くの通常の改良を加えることができる。たと
えば、層２１、３１、３２、４１、および４２等の種々
の層の上表面は、接触を向上するためにオーバドープさ
れてもよい。
【００３８】この実施例の１つの特定の実施例を説明し
たが、当業者には種々の変更、変形、および改良が容易
にできるであろう。これらの変更、変形、および改良
は、この開示の一部であると意図され、この発明の精神
および範囲内であると意図される。したがって、上述の
説明は単に例示するものであり、制限するものとしては
意図されない。この発明は、前掲の特許請求の範囲およ
びその均等物に規定されるものとしてのみ制限される。
たが、当業者には種々の変更、変形、および改良が容易
にできるであろう。これらの変更、変形、および改良
は、この開示の一部であると意図され、この発明の精神
および範囲内であると意図される。したがって、上述の
説明は単に例示するものであり、制限するものとしては
意図されない。この発明は、前掲の特許請求の範囲およ
びその均等物に規定されるものとしてのみ制限される。
【図１】従来の埋込絶縁アバランシダイオードと等価な
概略図である。
概略図である。
【図２】基準電圧を供給するための従来の回路の概略図
である。
である。
【図３】この発明で用いられるアバランシダイオードの
実施例の図であり、（Ａ）はその断面図、（Ｂ）はその
上面図である。
実施例の図であり、（Ａ）はその断面図、（Ｂ）はその
上面図である。
【図４】抵抗器と組合わされて、この発明に従う基準ダ
イオードを形成するアバランシダイオードの図であり、
（Ａ）はその断面図、（Ｂ）はその上面図である。
イオードを形成するアバランシダイオードの図であり、
（Ａ）はその断面図、（Ｂ）はその上面図である。
【図５】図４（Ａ）および図４（Ｂ）の構造を組入れる
基準ダイオードと等価な回路の図である。
基準ダイオードと等価な回路の図である。
３ 埋込層 １０ ウェル １５ 深い拡散領域 １６ 表面領域 ２０ 深い領域 ２１ 深い拡散領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャック・ル・メン フランス国、38000 グルノーブル、プラ ース・ドゥ・レトワール、３
Claims (5)
- 【請求項１】 第２の導電タイプの基板（１）を被覆す
る、第１の導電タイプのエピタキシャル層（２）の絶縁
ウェル（１０）において形成される基準ダイオードであ
って、 アバランシダイオードを備え、前記アバランシダイオー
ドはウェルの底部に、高いドーピングレベルを有する第
２の導電タイプの深い領域（２０）を含み、その下には
第１の導電タイプの重なる埋込層（３）が形成され、前
記アバランシダイオードはさらに前記深い領域の中央部
分に接触する、第２の導電タイプの第１の深い拡散領域
（１５）と、 前記深い領域の周辺部に接触する、第２の導電タイプの
第２の深い拡散領域（２１）と、 第１の深い拡散領域の表面を被覆し、それとアバランシ
接合を形成する、第１の導電タイプの高濃度にドープさ
れた表面領域（１６）と、 表面領域の表面に接触する第１の電極（Ｋ）と、 第２の深い拡散領域（２１）の表面に接触する第２の電
極（Ａ）とを含み、 前記基準ダイオードはさらに第１の導電タイプの表面領
域を除いて、前記アバランシダイオードの構造と同一
の、少なくとも１つの付加的な構造（３１−３４；４１
−４４）を備え、第１の電極（３３；４３）は、第１の
深い拡散領域（３１、４１）の上表面と接触し、前記付
加的な構造は、その第１および第２の電極（３３、３
４；４３、４４）の間に抵抗器を形成し、 ダイオードを抵抗器に直列接続するための手段を含む、
基準ダイオード。 - 【請求項２】 第１の導電タイプがＰであり、第２の導
電タイプがＮである、請求項１に記載の基準ダイオー
ド。 - 【請求項３】 前記第２の深い拡散領域（２１）が環状
である、請求項１に記載の基準ダイオード。 - 【請求項４】 基板に形成される第２の導電タイプのベ
ース（１３）が、エピタキシャル層の外表面から延び
る、第２の導電タイプの第３の深い拡散領域（１２）と
接触することによって、ウェルの絶縁が確実に行なわ
れ、前記深い領域（２０）が前記ベース（１３）と同じ
性質である、請求項１に記載の基準ダイオード。 - 【請求項５】 基準ダイオードであって、高い供給源と
接地との間に、 電流源（Ｉ）および第１のトランジスタ（Ｔ１）の直列
接続によって形成される第１の分岐と、 第２のトランジスタ（Ｔ２）と請求項１に従うアバラン
シダイオードおよび抵抗器との直列接続を含む第２の分
岐と、 第２のトランジスタのベースを第１のトランジスタのエ
ミッタに接続するための手段と、 第１のトランジスタのベースをアバランシダイオードお
よび抵抗器の接合点に接続するための手段とを含む、基
準ダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9302617 | 1993-03-01 | ||
| FR9302617A FR2702308B1 (fr) | 1993-03-01 | 1993-03-01 | Diode à avalanche dans un circuit intégré bipolaire. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295987A true JPH06295987A (ja) | 1994-10-21 |
Family
ID=9444723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6030012A Withdrawn JPH06295987A (ja) | 1993-03-01 | 1994-02-28 | 基準ダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5414295A (ja) |
| EP (1) | EP0614232B1 (ja) |
| JP (1) | JPH06295987A (ja) |
| DE (1) | DE69404700T2 (ja) |
| FR (1) | FR2702308B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299477A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2014138054A (ja) * | 2013-01-16 | 2014-07-28 | Seiko Npc Corp | 可変容量ダイオード |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2702308B1 (fr) * | 1993-03-01 | 1995-05-24 | Sgs Thomson Microelectronics | Diode à avalanche dans un circuit intégré bipolaire. |
| US5477078A (en) * | 1994-02-18 | 1995-12-19 | Analog Devices, Incorporated | Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage |
| US5990490A (en) * | 1998-06-29 | 1999-11-23 | Miracle Technology Co., Ltd. | Optical electronic IC capable of photo detection |
| US6762479B2 (en) * | 1998-11-06 | 2004-07-13 | International Business Machines Corporation | Microwave array transistor for low-noise and high-power applications |
| US8686529B2 (en) | 2010-01-19 | 2014-04-01 | Osi Optoelectronics, Inc. | Wavelength sensitive sensor photodiodes |
| US8519503B2 (en) | 2006-06-05 | 2013-08-27 | Osi Optoelectronics, Inc. | High speed backside illuminated, front side contact photodiode array |
| US7709921B2 (en) | 2008-08-27 | 2010-05-04 | Udt Sensors, Inc. | Photodiode and photodiode array with improved performance characteristics |
| US7576369B2 (en) * | 2005-10-25 | 2009-08-18 | Udt Sensors, Inc. | Deep diffused thin photodiodes |
| US8766392B2 (en) | 2007-05-07 | 2014-07-01 | Osi Optoelectronics, Inc. | Thin active layer fishbone photodiode with a shallow N+ layer and method of manufacturing the same |
| US8120023B2 (en) | 2006-06-05 | 2012-02-21 | Udt Sensors, Inc. | Low crosstalk, front-side illuminated, back-side contact photodiode array |
| JP4251326B2 (ja) * | 2004-03-30 | 2009-04-08 | サンケン電気株式会社 | 半導体装置 |
| US9178092B2 (en) | 2006-11-01 | 2015-11-03 | Osi Optoelectronics, Inc. | Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays |
| US8399909B2 (en) | 2009-05-12 | 2013-03-19 | Osi Optoelectronics, Inc. | Tetra-lateral position sensing detector |
| US8912615B2 (en) | 2013-01-24 | 2014-12-16 | Osi Optoelectronics, Inc. | Shallow junction photodiode for detecting short wavelength light |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| JPS60171515A (ja) * | 1984-02-17 | 1985-09-05 | Fujitsu Ltd | 基準電圧源 |
| US4742021A (en) * | 1985-05-05 | 1988-05-03 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| US4651178A (en) * | 1985-05-31 | 1987-03-17 | Rca Corporation | Dual inverse zener diode with buried junctions |
| US4766469A (en) * | 1986-01-06 | 1988-08-23 | Siliconix Incorporated | Integrated buried zener diode and temperature compensation transistor |
| US4683483A (en) * | 1986-05-05 | 1987-07-28 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| EP0314399A3 (en) * | 1987-10-30 | 1989-08-30 | Precision Monolithics Inc. | Buried zener diode and method of forming the same |
| US4979001A (en) * | 1989-06-30 | 1990-12-18 | Micrel Incorporated | Hidden zener diode structure in configurable integrated circuit |
| FR2678430B1 (fr) * | 1991-06-28 | 1993-10-29 | Sgs Thomson Microelectronics Sa | Diode a avalanche dans un circuit integre bipolaire. |
| FR2702308B1 (fr) * | 1993-03-01 | 1995-05-24 | Sgs Thomson Microelectronics | Diode à avalanche dans un circuit intégré bipolaire. |
-
1993
- 1993-03-01 FR FR9302617A patent/FR2702308B1/fr not_active Expired - Fee Related
-
1994
- 1994-02-28 DE DE69404700T patent/DE69404700T2/de not_active Expired - Fee Related
- 1994-02-28 JP JP6030012A patent/JPH06295987A/ja not_active Withdrawn
- 1994-02-28 EP EP94410011A patent/EP0614232B1/fr not_active Expired - Lifetime
- 1994-02-28 US US08/202,919 patent/US5414295A/en not_active Expired - Fee Related
-
1995
- 1995-03-28 US US08/411,986 patent/US5468673A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299477A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2014138054A (ja) * | 2013-01-16 | 2014-07-28 | Seiko Npc Corp | 可変容量ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| US5414295A (en) | 1995-05-09 |
| US5468673A (en) | 1995-11-21 |
| DE69404700T2 (de) | 1998-03-12 |
| FR2702308A1 (fr) | 1994-09-09 |
| EP0614232A1 (fr) | 1994-09-07 |
| EP0614232B1 (fr) | 1997-08-06 |
| DE69404700D1 (de) | 1997-09-11 |
| FR2702308B1 (fr) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295987A (ja) | 基準ダイオード | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| US4536784A (en) | Semiconductor device having a junction capacitance, an integrated injection logic circuit and a transistor in a semiconductor body | |
| JPS62189754A (ja) | 半導体装置 | |
| US3607465A (en) | Method of manufacturing a semiconductor device comprising a zener diode and semiconductor device manufactured by said method | |
| US5939769A (en) | Bipolar power transistor with high collector breakdown voltage and related manufacturing process | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| JP3302403B2 (ja) | アバランシェダイオード | |
| US3635773A (en) | Method of manufacturing a semiconductor device comprising a zener diode and semiconductor device manufactured by using this method | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| US4833509A (en) | Integrated circuit reference diode and fabrication method therefor | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| US5481132A (en) | Transistor with a predetermined current gain in a bipolar integrated circuit | |
| JPH025564A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| US4814852A (en) | Controlled voltage drop diode | |
| JPH0745842A (ja) | 埋込みアバランシュ・ダイオード | |
| JPH0582534A (ja) | 半導体装置 | |
| JPH03502987A (ja) | バーチカルトランジスタを有する集積回路を具えた半導体装置 | |
| US6979624B2 (en) | Reduced mask count buried layer process | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS60218878A (ja) | 半導体集積回路 | |
| JPH02114645A (ja) | バイポーラトランジスタ | |
| JPS6333306B2 (ja) | ||
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JPS634715B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |