JP2014138054A - 可変容量ダイオード - Google Patents
可変容量ダイオード Download PDFInfo
- Publication number
- JP2014138054A JP2014138054A JP2013005263A JP2013005263A JP2014138054A JP 2014138054 A JP2014138054 A JP 2014138054A JP 2013005263 A JP2013005263 A JP 2013005263A JP 2013005263 A JP2013005263 A JP 2013005263A JP 2014138054 A JP2014138054 A JP 2014138054A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- variable capacitance
- capacitance diode
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000009792 diffusion process Methods 0.000 claims abstract description 70
- 238000005468 ion implantation Methods 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 description 41
- 150000002500 ions Chemical class 0.000 description 25
- 238000010586 diagram Methods 0.000 description 21
- 230000001133 acceleration Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明は、半導体基板の主表面に形成した高濃度のn型層と、前記n型層の直下に形成した前記n型層と超階段接合する第1のp型層を有する、超階段接合型可変容量ダイオードにおいて、前記第1のp型層の下部の半導体基板内に形成したp型埋め込み層から基板の主表面側への湧き上がり拡散により、前記第1のp型層の下部におけるp型不純物濃度を高めたことを特徴とし、さらに前記第1のp型層の下部において湧き上がり拡散によって形成されたp型湧き上がり拡散層は、前記第1のp型層に接触するか、または重なっているか、あるいは半導体基板主表面まで拡散していることを特徴とする可変容量ダイオードである。
【選択図】図1
Description
尚(1)〜(6)における第1導電体型とはp型またはn型を意味し、第2導電型とはこれらと逆導電型、すなわちn型またはp型を意味する。
11・・・半導体基板、
12・・・p型埋め込み層、
13・・・p型湧き上がり拡散層、
14・・・第1のn型層、
15・・・第1のp型層、
16・・・素子分離酸化膜、
17・・・第2のp型層、
18・・・可変容量ダイオード、
19・・・pn接合面、
Claims (15)
- p型半導体基板の主表面に形成した高濃度のn型不純物層および前記n型不純物層の直下に形成した前記n型不純物層と接合する第1のp型不純物層を有する接合型可変容量ダイオードにおいて、前記第1のp型不純物層の下部の半導体基板内に形成したp型不純物埋め込み層から前記半導体基板の主表面側への湧き上がり拡散により、前記第1のp型不純物層の下部におけるp型不純物濃度を高めたことを特徴とする可変容量ダイオード。
- 前記n型不純物層および第1のp型不純物層は超階段接合をしており、前記接合型可変容量ダイオードは超階段接合型可変容量ダイオードであることを特徴とする、請求項1に記載の可変容量ダイオード。
- 前記第1のp型不純物層の下部において、湧き上がり拡散によって形成されたp型湧き上がり拡散層は、前記第1のp型不純物層に接触するか、または重なっていることを特徴とする、請求項1または2に記載の可変容量ダイオード。
- 前記p型埋め込み層が半導体基板表面近傍に形成された後、半導体基板上にエピタキシャル層が形成されることを特徴とする、請求項1〜3のいずれか1項に記載の可変容量ダイオード。
- 前記p型埋め込み層から半導体基板の主表面側への湧き上がり拡散は、前記半導体基板へのエピタキシャル層の形成とともに行なわれることを特徴とする、請求項1〜4のいずれか1項に記載の可変容量ダイオード。
- 前記p型埋め込み層から半導体基板の主表面側への湧き上がり拡散は、前記エピタキシャル層が形成された後の熱処理により行なわれることを特徴とする、請求項1〜4のいずれか1項に記載の可変容量ダイオード。
- 前記p型埋め込み層は半導体基板内部への所定の深さへ達するp型不純物イオン注入により形成され、前記p型埋め込み層から基板の主表面側への湧き上がり拡散は熱処理により行なわれることを特徴とする、請求項1〜6のいずれか1項に記載の可変容量ダイオード。
- 可変容量ダイオードを構成する前記高濃度n型不純物層、前記高濃度n型不純物層に隣接し配置された素子分離酸化膜下に形成されたp型不純物層、および前記素子分離酸化膜の前記高濃度n型不純物層と異なる側に隣接しかつ前記高濃度n型不純物層と同時に形成された高濃度n型不純物層によりスナップバックトランジスタを構成するESD保護素子を含むことを特徴とする、請求項1〜7のいずれか1項に記載の可変容量ダイオード。
- 半導体基板表面にp型埋め込み層を形成する工程、
前記半導体基板表面にエピタキシャル層を形成する工程、
エピタキシャル層表面側へ前記p型埋め込み層からのp型湧き上がり拡散層を形成する工程、および
エピタキシャル層表面に第1のn型層および前記第1のn型層直下に第1のp型層を形成し、前記第1のn型層および第1のp型層の間でpn接合を形成する工程、
を含むことを特徴とする可変容量ダイオードの製造方法。 - 前記pn接合は超階段接合であることを特徴とする、請求項9に記載の可変容量ダイオードの製造方法。
- 前記半導体基板表面にエピタキシャル層を形成する工程および前記p型湧き上がり拡散層を形成する工程は同時に行なうことを特徴とする、請求項9または10に記載の可変容量ダイオードの製造方法。
- 半導体基板内部への所定の深さへ達するp型不純物イオン注入によりp型埋め込み層を形成する工程、
前記p型埋め込み層から基板の主表面側へのp型湧き上がり拡散層を形成する工程、および
前記半導体基板の主表面に第1のn型層および前記第1のn型層直下に第1のp型層を形成し、前記第1のn型層および第1のp型層の間でpn接合を形成する工程、
を含むことを特徴とする可変容量ダイオードの製造方法。 - 前記pn接合は超階段接合であることを特徴とする、請求項12に記載の可変容量ダイオードの製造方法。
- 前記p型湧き上がり拡散層は、前記第1のp型層に接触するように形成されているか、または前記第1のp型層と重なるように形成されているか、または半導体基板の主表面まで拡散するように形成されていることを特徴とする、請求項8〜12のいずれか1項に記載の可変容量ダイオードの製造方法。
- 前記可変容量ダイオードは、可変容量ダイオードを構成する前記高濃度n型不純物層、前記高濃度n型不純物層に隣接し配置された素子分離酸化膜下に形成されたp型不純物層、および前記素子分離酸化膜の前記高濃度n型不純物層と異なる側に隣接しかつ前記高濃度n型不純物層と同時に形成された高濃度n型不純物層によりスナップバックトランジスタを構成するESD保護素子を含むことを特徴とする、請求項9〜14のいずれか1項に記載の可変容量ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005263A JP6186601B2 (ja) | 2013-01-16 | 2013-01-16 | 可変容量ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013005263A JP6186601B2 (ja) | 2013-01-16 | 2013-01-16 | 可変容量ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138054A true JP2014138054A (ja) | 2014-07-28 |
JP6186601B2 JP6186601B2 (ja) | 2017-08-30 |
Family
ID=51415412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013005263A Active JP6186601B2 (ja) | 2013-01-16 | 2013-01-16 | 可変容量ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6186601B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018213635A1 (de) * | 2018-08-13 | 2020-02-13 | Infineon Technologies Ag | Halbleitervorrichtung |
US11069674B2 (en) | 2018-08-13 | 2021-07-20 | Infineon Technologies Ag | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295987A (ja) * | 1993-03-01 | 1994-10-21 | Sgs Thomson Microelectron Sa | 基準ダイオード |
JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する1マスク超階段接合バラクタの形成方法 |
JP2008311398A (ja) * | 2007-06-14 | 2008-12-25 | Seiko Npc Corp | Esd保護素子を有する半導体装置 |
JP2009182291A (ja) * | 2008-02-01 | 2009-08-13 | Seiko Npc Corp | 可変容量装置 |
-
2013
- 2013-01-16 JP JP2013005263A patent/JP6186601B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295987A (ja) * | 1993-03-01 | 1994-10-21 | Sgs Thomson Microelectron Sa | 基準ダイオード |
JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する1マスク超階段接合バラクタの形成方法 |
JP2008311398A (ja) * | 2007-06-14 | 2008-12-25 | Seiko Npc Corp | Esd保護素子を有する半導体装置 |
JP2009182291A (ja) * | 2008-02-01 | 2009-08-13 | Seiko Npc Corp | 可変容量装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018213635A1 (de) * | 2018-08-13 | 2020-02-13 | Infineon Technologies Ag | Halbleitervorrichtung |
DE102018213635B4 (de) * | 2018-08-13 | 2020-11-05 | Infineon Technologies Ag | Halbleitervorrichtung |
US10847509B2 (en) | 2018-08-13 | 2020-11-24 | Infineon Technologies Ag | Semiconductor device |
US11069674B2 (en) | 2018-08-13 | 2021-07-20 | Infineon Technologies Ag | Semiconductor device |
US11495593B2 (en) | 2018-08-13 | 2022-11-08 | Infineon Technologies Ag | Semiconductor device |
US11764205B2 (en) | 2018-08-13 | 2023-09-19 | Infineon Technologies Ag | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP6186601B2 (ja) | 2017-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172654B2 (ja) | 半導体装置 | |
TWI408779B (zh) | 半導體裝置之形成方法及其結構 | |
US7242071B1 (en) | Semiconductor structure | |
US10177045B2 (en) | Bulk CMOS RF switch with reduced parasitic capacitance | |
US10504921B2 (en) | Integrated circuit with resurf region biasing under buried insulator layers | |
US10026730B2 (en) | Single mask level including a resistor and a through-gate implant | |
US9190501B2 (en) | Semiconductor devices including a lateral bipolar structure with high current gains | |
KR100466694B1 (ko) | 기판 커패시턴스가 감소된 집적 회로 | |
US20120007169A1 (en) | Semiconductor device and its production method | |
US10700055B2 (en) | Back ballasted vertical NPN transistor | |
JP6186601B2 (ja) | 可変容量ダイオード | |
KR100329895B1 (ko) | 디커플링 캐패시턴스 형성 방법 및 반도체 소자 | |
KR20120121914A (ko) | 연속적인 웰 디커플링 커패시터를 위한 시스템 및 방법 | |
JP2001284540A (ja) | 半導体装置およびその製造方法 | |
US20170309643A1 (en) | Tunable capacitor for fdsoi applications | |
US7714390B2 (en) | Integrated circuit comprising a substrate and a resistor | |
JP6707917B2 (ja) | 半導体装置及びその製造方法 | |
JPH0691192B2 (ja) | 接合電界効果トランジスタとキャパシタを形成する方法 | |
US11695013B2 (en) | Capacitor with an electrode well | |
CN213459738U (zh) | 集成电路 | |
KR101128714B1 (ko) | 반도체 소자 제조 방법 | |
JP2023074723A (ja) | 可変容量素子及びその製造方法 | |
CN106952967B (zh) | 半导体装置及其制造方法 | |
JP2003158199A (ja) | 半導体装置およびその製造方法 | |
JPH06283671A (ja) | 負の動作抵抗の可能な電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170627 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6186601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |