JPWO2006022287A1 - サージ保護用半導体装置 - Google Patents
サージ保護用半導体装置 Download PDFInfo
- Publication number
- JPWO2006022287A1 JPWO2006022287A1 JP2006531940A JP2006531940A JPWO2006022287A1 JP WO2006022287 A1 JPWO2006022287 A1 JP WO2006022287A1 JP 2006531940 A JP2006531940 A JP 2006531940A JP 2006531940 A JP2006531940 A JP 2006531940A JP WO2006022287 A1 JPWO2006022287 A1 JP WO2006022287A1
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- semiconductor layer
- type semiconductor
- low
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 587
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 239000012535 impurity Substances 0.000 claims abstract description 56
- 230000015556 catabolic process Effects 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- -1 copper and gold Chemical class 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
- H01L29/885—Esaki diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
耐サージ性の高いサージ保護用半導体装置を提供する。 本発明のサージ保護用半導体装置に含まれる半導体基板（１０）は、高濃度第一導電型半導体基板（１）と、低濃度第一導電型半導体層（２）と、高濃度第一導電型半導体層（４）と、第二導電型半導体層（３）と、低濃度第一導電型半導体層（２）の表面から低濃度第一導電型半導体層（２）の層内に高濃度第一導電型半導体層（４）と軸線を共有するように延在し、且つ高濃度第一導電型半導体層（４）との界面（Ｊ４）及び第二導電型半導体層（３）との界面（Ｊ５）を有する円筒状の低濃度第二導電型半導体層（５）とを含む。また、低濃度第二導電型半導体層（５）の不純物濃度が、第二導電型半導体層（３）の不純物濃度より低い。
Description
本発明は、サージ保護用半導体装置に関する。
従来のサージ保護用半導体装置としては、定電圧ダイオードを利用したものが知られている。このようなサージ保護用半導体装置では、定電圧ダイオードのブレークダウン電圧に達するサージ電圧（過度電圧）が加わった際に、定電圧ダイオードによって、前記サージ電圧により流れるサージ電流（過度電流）をグランド方向へ流して機器を保護している（例えば、特許文献１参照）。
図４は、前記特許文献１に提案された従来のサージ保護用半導体装置の断面図である。図４に示すように、前記サージ保護用半導体装置は、半導体基板１００を含み、この半導体基板１００は、高濃度Ｎ型半導体基板１１０と、高濃度Ｎ型半導体基板１１０上に形成された低濃度Ｎ型半導体層１１１と、低濃度Ｎ型半導体層１１１の表面から層内に延在したＰ型半導体層１１２と、Ｐ型半導体層１１２の表面から層内に延在した高濃度Ｎ型半導体層１１３とを含む。また、絶縁皮膜１１６が、低濃度Ｎ型半導体層１１１の表面と、Ｐ型半導体層１１２の表面と、高濃度Ｎ型半導体層１１３の表面中央部領域以外の表面とを覆って形成されている。更に、カソード電極１１４が、絶縁皮膜１１６で覆われていない高濃度Ｎ型半導体層１１３の前記表面中央部領域上と、絶縁皮膜１１６の一部上とに跨って形成されている。また、アノード電極１１５が、高濃度Ｎ型半導体基板１１０の表面を覆って形成されている。なお、Ｊ１１は絶縁皮膜１１６と低濃度Ｎ型半導体層１１１との界面、Ｊ１２は絶縁皮膜１１６とＰ型半導体層１１２との界面、Ｊ１３は絶縁皮膜１１６と高濃度Ｎ型半導体層１１３との界面、Ｊ１４は低濃度Ｎ型半導体層１１１とＰ型半導体層１１２との界面、Ｊ１５は高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面を各々示している。このサージ保護用半導体装置は、カソード電極１１４とアノード電極１１５との間にブレークダウン電圧に達するサージ電圧が加わった際に、このサージ電圧により流れるサージ電流を機器（図示せず）側に流すことなくアノード電極１１５側に逃がす効果を有している。
特開２００３−１１０１１９号公報
しかし、前記サージ保護用半導体装置は、シリコン等からなる半導体基板１００と酸化シリコン等からなる絶縁皮膜１１６との界面近傍に、格子間距離など、各々の結晶構造が異なることに起因する結晶欠陥が存在するため、耐サージ性（サージ電圧に対する耐性）が低いという問題があった。即ち、前記サージ保護用半導体装置では、界面Ｊ１５及び界面Ｊ１４が絶縁皮膜１１６にまで達していることから、サージ電圧の印加時に、結晶欠陥により耐サージ性が低下した界面Ｊ１１、界面Ｊ１２及び界面Ｊ１３にサージ電流が流れるおそれがあった。
本発明は、前記従来の課題を解決するもので、耐サージ性の高いサージ保護用半導体装置を提供する。
本発明の第１のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
本発明の第２のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
本発明の第３のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
以下本発明の実施形態について、図面を参照しながら説明する。なお、下記の実施形態においては、第一導電型半導体をＮ型半導体、第二導電型半導体をＰ型半導体、第一電極をカソード電極、第二電極をアノード電極として説明する。
（実施形態１）
図１は、本発明の実施形態１におけるサージ保護用半導体装置の断面図である。図１に示すように、実施形態１におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
図１は、本発明の実施形態１におけるサージ保護用半導体装置の断面図である。図１に示すように、実施形態１におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｎ型半導体層２と、低濃度Ｎ型半導体層２の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３と、低濃度Ｎ型半導体層２の表面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在し、且つ高濃度Ｎ型半導体層４との界面Ｊ４及びＰ型半導体層３との界面Ｊ５を有する円筒状の低濃度Ｐ型半導体層５とを含む。
絶縁皮膜６は、低濃度Ｎ型半導体層２の表面と、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。なお、Ｊ１は低濃度Ｎ型半導体層２と絶縁皮膜６との界面、Ｊ２は低濃度Ｐ型半導体層５と絶縁皮膜６との界面、Ｊ３は高濃度Ｎ型半導体層４と絶縁皮膜６との界面、Ｊ６は低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面、Ｊ７は高濃度Ｎ型半導体層４とＰ型半導体層３との界面、Ｊ８はＰ型半導体層３と低濃度Ｎ型半導体層２との界面を各々示している。
前記構成において、高濃度Ｎ型半導体基板１には、例えば、厚みが４００μｍ程度であって、リン等の不純物の濃度が１０１８〜１０２１ｃｍ−３程度である単結晶シリコン基板が使用できる。低濃度Ｎ型半導体層２には、例えば、厚みが５０μｍ程度のエピタキシャル成長させたシリコン材料層が使用できる。また、低濃度Ｎ型半導体層２に含まれるリン等の不純物の濃度は、高濃度Ｎ型半導体基板１の不純物濃度より低く、例えば１０１３〜１０１６ｃｍ−３程度である。Ｐ型半導体層３には、例えば、厚みが２０μｍ程度であって、ボロン等の不純物の濃度が１０１８〜１０２０ｃｍ−３程度である単結晶シリコン層が使用できる。高濃度Ｎ型半導体層４には、例えば、厚みが１０μｍ程度の単結晶シリコン材料層が使用できる。また、高濃度Ｎ型半導体層４に含まれるリン等の不純物の濃度は、低濃度Ｎ型半導体層２の不純物濃度より高く、例えば１０１８〜１０２０ｃｍ−３程度である。低濃度Ｐ型半導体層５には、例えば、厚みが３０μｍ程度の単結晶シリコン層が使用できる。また、低濃度Ｐ型半導体層５に含まれるボロン等の不純物の濃度は、Ｐ型半導体層３の不純物濃度よりも低く、例えば１０１４〜１０１７ｃｍ−３程度である。絶縁皮膜６には、例えば、厚みが２μｍ程度のシリコン酸化膜等が使用できる。カソード電極７及びアノード電極８には、一般的な電極材料である銅や金などの金属が使用できる。
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７、及びＰ型半導体層３と低濃度Ｎ型半導体層２との界面Ｊ８がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４、及び低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面Ｊ６とがサブ接合部となる。また、上述したように低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７及び界面Ｊ８に対して、サブ接合部である界面Ｊ４及び界面Ｊ６の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４及び界面Ｊ６を通過する事なく、メイン接合部である界面Ｊ７及び界面Ｊ８にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
なお、本実施形態において、Ｐ型半導体層３及び低濃度Ｐ型半導体層５の延在を低濃度Ｎ型半導体層２の層内に留めたが、Ｐ型半導体層３及び低濃度Ｐ型半導体層５を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
また、空乏層の拡がりが半導体基板１０の側面に達して特性を損なう事を防ぐ目的として、半導体基板１０におけるカソード電極７側の主面の外周縁に、チャンネルストッパーとして高濃度Ｎ型半導体層を別途設けてもよい。
（実施形態２）
次に、本発明の実施形態２におけるサージ保護用半導体装置について説明する。図２は、本発明の実施形態２におけるサージ保護用半導体装置の断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
次に、本発明の実施形態２におけるサージ保護用半導体装置について説明する。図２は、本発明の実施形態２におけるサージ保護用半導体装置の断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
図２に示すように、実施形態２におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｐ型半導体層５と、低濃度Ｐ型半導体層５の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｐ型半導体層５の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３とを含む。
絶縁皮膜６は、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。また、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低い。
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４がサブ接合部となる。そして、上述したように、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７に対してサブ接合部である界面Ｊ４の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４を通過する事なく、メイン接合部である界面Ｊ７にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
なお、本実施形態において、Ｐ型半導体層３の延在を低濃度Ｐ型半導体層５の層内に留めたが、Ｐ型半導体層３を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
その他、上述のサージ保護用半導体装置を複数並列させる場合は、各サージ保護用半導体装置のチャンネルのアイソレーションを確保するために、各サージ保護用半導体装置間に高濃度Ｎ型半導体層を隔壁として別途設けてもよい。
（実施形態３）
次に、本発明の実施形態３におけるサージ保護用半導体装置について説明する。図３は、本発明の実施形態３におけるサージ保護用半導体装置の断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
次に、本発明の実施形態３におけるサージ保護用半導体装置について説明する。図３は、本発明の実施形態３におけるサージ保護用半導体装置の断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
図３に示すように、実施形態３におけるサージ保護用半導体装置は、上述した実施形態２におけるサージ保護用半導体装置（図２参照）に対し、半導体基板１０の構成のみが異なる。実施形態３におけるサージ保護用半導体装置では、高濃度Ｎ型半導体基板１と低濃度Ｐ型半導体層５との間に低濃度Ｎ型半導体層２が介在している。これにより、高濃度Ｎ型半導体基板１は、低濃度Ｎ型半導体層２の不純物濃度に依存することなく、アノード電極８とオーミック接触することができる。従って、低濃度Ｎ型半導体層２の不純物濃度を低減してもサージ保護用半導体装置の耐サージ性が低下しないため、低濃度Ｎ型半導体層２の不純物濃度を低減することによって、サージ保護用半導体装置の寄生容量を低減することができる。なお、高濃度Ｎ型半導体基板１及び低濃度Ｎ型半導体層２の不純物濃度は、例えばそれぞれ１０１８〜１０２１ｃｍ−３程度及び１０１３〜１０１６ｃｍ−３程度とすることができる。その他の構成は、上述した実施形態２におけるサージ保護用半導体装置と同様であるため、実施形態３におけるサージ保護用半導体装置によっても、実施形態２におけるサージ保護用半導体装置と同様の効果を発揮させることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されない。例えば、上述した実施形態１〜３においては、第一導電型半導体をＮ型半導体とし、第二導電型半導体をＰ型半導体として説明したが、第一導電型半導体をＰ型半導体とし、第二導電型半導体をＮ型半導体としてもよい。その場合、アノード電極とカソード電極が入れ替わる事となる。
本発明は、基準電圧回路や保護回路として有用であり、特に、耐サージ性が要求される回路に有用である。
本発明は、サージ保護用半導体装置に関する。
従来のサージ保護用半導体装置としては、定電圧ダイオードを利用したものが知られている。このようなサージ保護用半導体装置では、定電圧ダイオードのブレークダウン電圧に達するサージ電圧（過度電圧）が加わった際に、定電圧ダイオードによって、前記サージ電圧により流れるサージ電流（過度電流）をグランド方向へ流して機器を保護している（例えば、特許文献１参照）。
図４は、前記特許文献１に提案された従来のサージ保護用半導体装置の断面図である。図４に示すように、前記サージ保護用半導体装置は、半導体基板１００を含み、この半導体基板１００は、高濃度Ｎ型半導体基板１１０と、高濃度Ｎ型半導体基板１１０上に形成された低濃度Ｎ型半導体層１１１と、低濃度Ｎ型半導体層１１１の表面から層内に延在したＰ型半導体層１１２と、Ｐ型半導体層１１２の表面から層内に延在した高濃度Ｎ型半導体層１１３とを含む。また、絶縁皮膜１１６が、低濃度Ｎ型半導体層１１１の表面と、Ｐ型半導体層１１２の表面と、高濃度Ｎ型半導体層１１３の表面中央部領域以外の表面とを覆って形成されている。更に、カソード電極１１４が、絶縁皮膜１１６で覆われていない高濃度Ｎ型半導体層１１３の前記表面中央部領域上と、絶縁皮膜１１６の一部上とに跨って形成されている。また、アノード電極１１５が、高濃度Ｎ型半導体基板１１０の表面を覆って形成されている。なお、Ｊ１１は絶縁皮膜１１６と低濃度Ｎ型半導体層１１１との界面、Ｊ１２は絶縁皮膜１１６とＰ型半導体層１１２との界面、Ｊ１３は絶縁皮膜１１６と高濃度Ｎ型半導体層１１３との界面、Ｊ１４は低濃度Ｎ型半導体層１１１とＰ型半導体層１１２との界面、Ｊ１５は高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面を各々示している。このサージ保護用半導体装置は、カソード電極１１４とアノード電極１１５との間にブレークダウン電圧に達するサージ電圧が加わった際に、このサージ電圧により流れるサージ電流を機器（図示せず）側に流すことなくアノード電極１１５側に逃がす効果を有している。
特開２００３−１１０１１９号公報
しかし、前記サージ保護用半導体装置は、シリコン等からなる半導体基板１００と酸化シリコン等からなる絶縁皮膜１１６との界面近傍に、格子間距離など、各々の結晶構造が異なることに起因する結晶欠陥が存在するため、耐サージ性（サージ電圧に対する耐性）が低いという問題があった。即ち、前記サージ保護用半導体装置では、界面Ｊ１５及び界面Ｊ１４が絶縁皮膜１１６にまで達していることから、サージ電圧の印加時に、結晶欠陥により耐サージ性が低下した界面Ｊ１１、界面Ｊ１２及び界面Ｊ１３にサージ電流が流れるおそれがあった。
本発明は、前記従来の課題を解決するもので、耐サージ性の高いサージ保護用半導体装置を提供する。
本発明の第１のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
本発明の第２のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
本発明の第３のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
本発明によれば、耐サージ性の高いサージ保護用半導体装置を提供できる。
以下本発明の実施形態について、図面を参照しながら説明する。なお、下記の実施形態においては、第一導電型半導体をＮ型半導体、第二導電型半導体をＰ型半導体、第一電極をカソード電極、第二電極をアノード電極として説明する。
（実施形態１）
図１は、本発明の実施形態１におけるサージ保護用半導体装置の断面図である。図１に示すように、実施形態１におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
図１は、本発明の実施形態１におけるサージ保護用半導体装置の断面図である。図１に示すように、実施形態１におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｎ型半導体層２と、低濃度Ｎ型半導体層２の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３と、低濃度Ｎ型半導体層２の表面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在し、且つ高濃度Ｎ型半導体層４との界面Ｊ４及びＰ型半導体層３との界面Ｊ５を有する円筒状の低濃度Ｐ型半導体層５とを含む。
絶縁皮膜６は、低濃度Ｎ型半導体層２の表面と、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。なお、Ｊ１は低濃度Ｎ型半導体層２と絶縁皮膜６との界面、Ｊ２は低濃度Ｐ型半導体層５と絶縁皮膜６との界面、Ｊ３は高濃度Ｎ型半導体層４と絶縁皮膜６との界面、Ｊ６は低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面、Ｊ７は高濃度Ｎ型半導体層４とＰ型半導体層３との界面、Ｊ８はＰ型半導体層３と低濃度Ｎ型半導体層２との界面を各々示している。
前記構成において、高濃度Ｎ型半導体基板１には、例えば、厚みが４００μｍ程度であって、リン等の不純物の濃度が１０18〜１０21ｃｍ-3程度である単結晶シリコン基板が使用できる。低濃度Ｎ型半導体層２には、例えば、厚みが５０μｍ程度のエピタキシャル成長させたシリコン材料層が使用できる。また、低濃度Ｎ型半導体層２に含まれるリン等の不純物の濃度は、高濃度Ｎ型半導体基板１の不純物濃度より低く、例えば１０13〜１０16ｃｍ-3程度である。Ｐ型半導体層３には、例えば、厚みが２０μｍ程度であって、ボロン等の不純物の濃度が１０18〜１０20ｃｍ-3程度である単結晶シリコン層が使用できる。高濃度Ｎ型半導体層４には、例えば、厚みが１０μｍ程度の単結晶シリコン材料層が使用できる。また、高濃度Ｎ型半導体層４に含まれるリン等の不純物の濃度は、低濃度Ｎ型半導体層２の不純物濃度より高く、例えば１０18〜１０20ｃｍ-3程度である。低濃度Ｐ型半導体層５には、例えば、厚みが３０μｍ程度の単結晶シリコン層が使用できる。また、低濃度Ｐ型半導体層５に含まれるボロン等の不純物の濃度は、Ｐ型半導体層３の不純物濃度よりも低く、例えば１０14〜１０17ｃｍ-3程度である。絶縁皮膜６には、例えば、厚みが２μｍ程度のシリコン酸化膜等が使用できる。カソード電極７及びアノード電極８には、一般的な電極材料である銅や金などの金属が使用できる。
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７、及びＰ型半導体層３と低濃度Ｎ型半導体層２との界面Ｊ８がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４、及び低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面Ｊ６とがサブ接合部となる。また、上述したように低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７及び界面Ｊ８に対して、サブ接合部である界面Ｊ４及び界面Ｊ６の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４及び界面Ｊ６を通過する事なく、メイン接合部である界面Ｊ７及び界面Ｊ８にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
なお、本実施形態において、Ｐ型半導体層３及び低濃度Ｐ型半導体層５の延在を低濃度Ｎ型半導体層２の層内に留めたが、Ｐ型半導体層３及び低濃度Ｐ型半導体層５を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
また、空乏層の拡がりが半導体基板１０の側面に達して特性を損なう事を防ぐ目的として、半導体基板１０におけるカソード電極７側の主面の外周縁に、チャンネルストッパーとして高濃度Ｎ型半導体層を別途設けてもよい。
（実施形態２）
次に、本発明の実施形態２におけるサージ保護用半導体装置について説明する。図２は、本発明の実施形態２におけるサージ保護用半導体装置の断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
次に、本発明の実施形態２におけるサージ保護用半導体装置について説明する。図２は、本発明の実施形態２におけるサージ保護用半導体装置の断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
図２に示すように、実施形態２におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｐ型半導体層５と、低濃度Ｐ型半導体層５の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｐ型半導体層５の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３とを含む。
絶縁皮膜６は、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。また、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低い。
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４がサブ接合部となる。そして、上述したように、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７に対してサブ接合部である界面Ｊ４の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４を通過する事なく、メイン接合部である界面Ｊ７にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
なお、本実施形態において、Ｐ型半導体層３の延在を低濃度Ｐ型半導体層５の層内に留めたが、Ｐ型半導体層３を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
その他、上述のサージ保護用半導体装置を複数並列させる場合は、各サージ保護用半導体装置のチャンネルのアイソレーションを確保するために、各サージ保護用半導体装置間に高濃度Ｎ型半導体層を隔壁として別途設けてもよい。
（実施形態３）
次に、本発明の実施形態３におけるサージ保護用半導体装置について説明する。図３は、本発明の実施形態３におけるサージ保護用半導体装置の断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
次に、本発明の実施形態３におけるサージ保護用半導体装置について説明する。図３は、本発明の実施形態３におけるサージ保護用半導体装置の断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
図３に示すように、実施形態３におけるサージ保護用半導体装置は、上述した実施形態２におけるサージ保護用半導体装置（図２参照）に対し、半導体基板１０の構成のみが異なる。実施形態３におけるサージ保護用半導体装置では、高濃度Ｎ型半導体基板１と低濃度Ｐ型半導体層５との間に低濃度Ｎ型半導体層２が介在している。これにより、高濃度Ｎ型半導体基板１は、低濃度Ｎ型半導体層２の不純物濃度に依存することなく、アノード電極８とオーミック接触することができる。従って、低濃度Ｎ型半導体層２の不純物濃度を低減してもサージ保護用半導体装置の耐サージ性が低下しないため、低濃度Ｎ型半導体層２の不純物濃度を低減することによって、サージ保護用半導体装置の寄生容量を低減することができる。なお、高濃度Ｎ型半導体基板１及び低濃度Ｎ型半導体層２の不純物濃度は、例えばそれぞれ１０18〜１０21ｃｍ-3程度及び１０13〜１０16ｃｍ-3程度とすることができる。その他の構成は、上述した実施形態２におけるサージ保護用半導体装置と同様であるため、実施形態３におけるサージ保護用半導体装置によっても、実施形態２におけるサージ保護用半導体装置と同様の効果を発揮させることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されない。例えば、上述した実施形態１〜３においては、第一導電型半導体をＮ型半導体とし、第二導電型半導体をＰ型半導体として説明したが、第一導電型半導体をＰ型半導体とし、第二導電型半導体をＮ型半導体としてもよい。その場合、アノード電極とカソード電極が入れ替わる事となる。
本発明は、基準電圧回路や保護回路として有用であり、特に、耐サージ性が要求される回路に有用である。
１ 高濃度Ｎ型半導体基板
２ 低濃度Ｎ型半導体層
３ Ｐ型半導体層
４ 高濃度Ｎ型半導体層
５ 低濃度Ｐ型半導体層
６ 絶縁皮膜
７ カソード電極
８ アノード電極
１０ 半導体基板
Ｊ１ 低濃度Ｎ型半導体層２と絶縁皮膜６との界面
Ｊ２ 低濃度Ｐ型半導体層５と絶縁皮膜６との界面
Ｊ３ 高濃度Ｎ型半導体層４と絶縁皮膜６との界面
Ｊ４ 高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面
Ｊ５ Ｐ型半導体層３と低濃度Ｐ型半導体層５との界面
Ｊ６ 低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面
Ｊ７ 高濃度Ｎ型半導体層４とＰ型半導体層３との界面
Ｊ８ Ｐ型半導体層３と低濃度Ｎ型半導体層２との界面
２ 低濃度Ｎ型半導体層
３ Ｐ型半導体層
４ 高濃度Ｎ型半導体層
５ 低濃度Ｐ型半導体層
６ 絶縁皮膜
７ カソード電極
８ アノード電極
１０ 半導体基板
Ｊ１ 低濃度Ｎ型半導体層２と絶縁皮膜６との界面
Ｊ２ 低濃度Ｐ型半導体層５と絶縁皮膜６との界面
Ｊ３ 高濃度Ｎ型半導体層４と絶縁皮膜６との界面
Ｊ４ 高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面
Ｊ５ Ｐ型半導体層３と低濃度Ｐ型半導体層５との界面
Ｊ６ 低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面
Ｊ７ 高濃度Ｎ型半導体層４とＰ型半導体層３との界面
Ｊ８ Ｐ型半導体層３と低濃度Ｎ型半導体層２との界面
Claims (3)
- 半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とするサージ保護用半導体装置。 - 半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とするサージ保護用半導体装置。 - 半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とするサージ保護用半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004248830 | 2004-08-27 | ||
| JP2004248830 | 2004-08-27 | ||
| PCT/JP2005/015334 WO2006022287A1 (ja) | 2004-08-27 | 2005-08-24 | サージ保護用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006022287A1 true JPWO2006022287A1 (ja) | 2008-05-08 |
| JP4642767B2 JP4642767B2 (ja) | 2011-03-02 |
Family
ID=35967496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006531940A Expired - Fee Related JP4642767B2 (ja) | 2004-08-27 | 2005-08-24 | サージ保護用半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8004041B2 (ja) |
| JP (1) | JP4642767B2 (ja) |
| KR (2) | KR100898655B1 (ja) |
| CN (1) | CN100555668C (ja) |
| WO (1) | WO2006022287A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280495B (zh) * | 2010-06-10 | 2014-04-09 | 北大方正集团有限公司 | 一种齐纳二极管及其制造方法 |
| WO2019188244A1 (ja) * | 2018-03-27 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 光検出器 |
| US10355144B1 (en) * | 2018-07-23 | 2019-07-16 | Amazing Microelectronic Corp. | Heat-dissipating Zener diode |
| CN109449154B (zh) * | 2018-10-31 | 2020-10-16 | 广东高普达集团股份有限公司 | 一种防护芯片及其制备方法 |
| JP7505892B2 (ja) * | 2020-02-19 | 2024-06-25 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226079A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | トリガダイオード |
| JPH06163948A (ja) * | 1992-11-20 | 1994-06-10 | Origin Electric Co Ltd | 半導体ダイオード |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
| JP2003110119A (ja) * | 2001-10-01 | 2003-04-11 | Nec Kansai Ltd | 静電サージ保護用素子 |
| JP2004335758A (ja) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | ダイオード素子及びその製法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205768A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 定電圧ダイオ−ド |
| JPS6112085A (ja) | 1984-06-26 | 1986-01-20 | Sanyo Electric Co Ltd | 化合物半導体装置の保護ダイオ−ド |
| JPS6126267A (ja) * | 1984-07-16 | 1986-02-05 | Rohm Co Ltd | 双方向性ツエナ−ダイオ−ド |
| JP3131823B2 (ja) * | 1996-05-16 | 2001-02-05 | 株式会社サンコーシヤ | 多端子サージ防護デバイス |
| JP2000156509A (ja) * | 1998-11-19 | 2000-06-06 | Matsushita Electronics Industry Corp | 多素子複合型ツェナーダイオード |
| FR2815473B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Diac planar symetrique |
| US6791123B2 (en) | 2001-10-01 | 2004-09-14 | Nec Electronics Corporation | ESD protection element |
-
2005
- 2005-08-24 JP JP2006531940A patent/JP4642767B2/ja not_active Expired - Fee Related
- 2005-08-24 WO PCT/JP2005/015334 patent/WO2006022287A1/ja active Application Filing
- 2005-08-24 KR KR1020077004918A patent/KR100898655B1/ko not_active IP Right Cessation
- 2005-08-24 CN CNB2005800290361A patent/CN100555668C/zh not_active Expired - Fee Related
- 2005-08-24 KR KR1020097001231A patent/KR100960738B1/ko not_active IP Right Cessation
- 2005-08-24 US US11/574,052 patent/US8004041B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226079A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | トリガダイオード |
| JPH06163948A (ja) * | 1992-11-20 | 1994-06-10 | Origin Electric Co Ltd | 半導体ダイオード |
| JP2001352079A (ja) * | 2000-06-07 | 2001-12-21 | Nec Corp | ダイオードおよびその製造方法 |
| JP2003110119A (ja) * | 2001-10-01 | 2003-04-11 | Nec Kansai Ltd | 静電サージ保護用素子 |
| JP2004335758A (ja) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | ダイオード素子及びその製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101010809A (zh) | 2007-08-01 |
| KR100898655B1 (ko) | 2009-05-22 |
| US8004041B2 (en) | 2011-08-23 |
| KR20090028778A (ko) | 2009-03-19 |
| CN100555668C (zh) | 2009-10-28 |
| US20090034143A1 (en) | 2009-02-05 |
| KR20070048753A (ko) | 2007-05-09 |
| KR100960738B1 (ko) | 2010-06-01 |
| JP4642767B2 (ja) | 2011-03-02 |
| WO2006022287A1 (ja) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4929304B2 (ja) | 半導体装置 | |
| US10297593B2 (en) | Semiconductor device | |
| JP4642767B2 (ja) | サージ保護用半導体装置 | |
| US9257501B2 (en) | Semiconductor device | |
| JP2014067986A (ja) | 半導体装置 | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| JP2015159235A (ja) | 半導体装置 | |
| US20200411680A1 (en) | Wide gap semiconductor device | |
| JP2009054961A (ja) | 半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| JP2014165317A (ja) | 半導体装置 | |
| JP6658560B2 (ja) | 半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2003092414A (ja) | 半導体装置 | |
| US10644145B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2009076930A (ja) | 半導体装置 | |
| JP6455169B2 (ja) | 半導体装置 | |
| JP4863430B2 (ja) | サージ保護用半導体装置 | |
| JP7450516B2 (ja) | 電力用半導体装置 | |
| JP2002353455A (ja) | 電力用半導体素子 | |
| JP2007134596A (ja) | サージ保護用半導体装置 | |
| JP2009141071A (ja) | 静電気保護用半導体素子 | |
| JP2023123185A (ja) | 半導体装置 | |
| JP2007294740A (ja) | 半導体装置 | |
| US20160093604A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4642767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |