JPS613468A - 双方向性ツエナ−ダイオ−ド - Google Patents
双方向性ツエナ−ダイオ−ドInfo
- Publication number
- JPS613468A JPS613468A JP59124021A JP12402184A JPS613468A JP S613468 A JPS613468 A JP S613468A JP 59124021 A JP59124021 A JP 59124021A JP 12402184 A JP12402184 A JP 12402184A JP S613468 A JPS613468 A JP S613468A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- epitaxial layer
- diffusion layer
- layer
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、双方向性ツェナーダイオードに関する。
〈従来の技術〉
従来、双方向性ツェナーダイオードは、第3図に示され
るように、通常の単方向性ツェナーダイオードの半導体
ペレット1.1を2つ背中合わせにしてガラス管2内に
ジュメット線3,3にて封入して製作するか、あるいは
、第4図に示されるように、ウェーハ両面に同一の拡散
深さ、濃度、即ち、同一のパターンの拡散層を形成して
双方向性ツェナーダイオードの半導体ペレット5を製造
し、この半導体ペレット5をガラス管内にジュメット線
で封入して製作している。ところが、前者は、1つの双
方向性ツェナーダイオードを製作するために−12つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第4図において4は半導体基板、6は酸化膜、7はPN
接合用拡散層、8は電極用メタル、9はバンプである。
るように、通常の単方向性ツェナーダイオードの半導体
ペレット1.1を2つ背中合わせにしてガラス管2内に
ジュメット線3,3にて封入して製作するか、あるいは
、第4図に示されるように、ウェーハ両面に同一の拡散
深さ、濃度、即ち、同一のパターンの拡散層を形成して
双方向性ツェナーダイオードの半導体ペレット5を製造
し、この半導体ペレット5をガラス管内にジュメット線
で封入して製作している。ところが、前者は、1つの双
方向性ツェナーダイオードを製作するために−12つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第4図において4は半導体基板、6は酸化膜、7はPN
接合用拡散層、8は電極用メタル、9はバンプである。
〈発明が解決しようとする問題点〉
本発明は、上述の点に鑑みて成されたものであって、特
殊な製産装置および製造工程等を必要とせず、双方向性
ツェナーダイオードの製造コストな低減することを目的
とする。
殊な製産装置および製造工程等を必要とせず、双方向性
ツェナーダイオードの製造コストな低減することを目的
とする。
〈問題点を解決するための手段〉
本発明は上述の目的を達成するために、半導体基板上に
、該半導体基板と異なる導電型のエピタキシャル層が形
成され、該エピタキシャル層の周縁部に前記半導体基板
と同導電型の拡散層が、半導体基板に至る深さまで形成
され、前記エピタキシャル層上に前記半導体基板と同導
電型の第1PN接合用拡散層が形成されるとともに、エ
ピタキシャル層と前記拡散層との両層にまたがって半導
体基板と同導電型の第2PN接合用拡散層が形成されて
いる。
、該半導体基板と異なる導電型のエピタキシャル層が形
成され、該エピタキシャル層の周縁部に前記半導体基板
と同導電型の拡散層が、半導体基板に至る深さまで形成
され、前記エピタキシャル層上に前記半導体基板と同導
電型の第1PN接合用拡散層が形成されるとともに、エ
ピタキシャル層と前記拡散層との両層にまたがって半導
体基板と同導電型の第2PN接合用拡散層が形成されて
いる。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第1図は本発明の一実施例の構造、断面図である
。この実施例の双方向性ツェナーダイオードの半導体ペ
レット10は、P型のシリコン基板のような半導体基板
11上に、この半導体基板11と異なる導電型、即ちN
型のエピタキシャル層12を成長させ、さらに、エピタ
キシャル層12の周縁部に半導体基板11と同導電型で
あるP型の拡散層13が半導体基板11に達する深さ主
で形成される。
する。第1図は本発明の一実施例の構造、断面図である
。この実施例の双方向性ツェナーダイオードの半導体ペ
レット10は、P型のシリコン基板のような半導体基板
11上に、この半導体基板11と異なる導電型、即ちN
型のエピタキシャル層12を成長させ、さらに、エピタ
キシャル層12の周縁部に半導体基板11と同導電型で
あるP型の拡散層13が半導体基板11に達する深さ主
で形成される。
エピタキシャル層12には、また、その中央付近に半導
体基板11と同導電型であるP型の第1PN接合用拡散
層14が形成されるとともに、エピタキシャル層12と
拡散層13との両層にまたがって半導体基板11と同導
電型であるP型の第2PN接合用拡散層15が形成され
る。拡散層13とエピタキシャル層12との間のPN接
合、半導体基板11とエピタキシャル層12との間のP
N接合での各濃度勾配は、第2PN接合用拡散層15と
エピタキシャル層12との間の濃度勾配よりも大きくし
ている。これは後述のようにエピタキシャル層12と第
2PN接合用拡散層15との間でブレークダウンを生じ
させるためである。なお、16は酸化膜、17.48は
電極用メタル、19はバンプである。
体基板11と同導電型であるP型の第1PN接合用拡散
層14が形成されるとともに、エピタキシャル層12と
拡散層13との両層にまたがって半導体基板11と同導
電型であるP型の第2PN接合用拡散層15が形成され
る。拡散層13とエピタキシャル層12との間のPN接
合、半導体基板11とエピタキシャル層12との間のP
N接合での各濃度勾配は、第2PN接合用拡散層15と
エピタキシャル層12との間の濃度勾配よりも大きくし
ている。これは後述のようにエピタキシャル層12と第
2PN接合用拡散層15との間でブレークダウンを生じ
させるためである。なお、16は酸化膜、17.48は
電極用メタル、19はバンプである。
上記構成を有することにより、バンプ19から電極用メ
タル18へ電流が流れると島には、第1PN接合用拡散
層14とエピタキシャル層12とは順方向バイアスとな
り、エピタキシャル層12と第2PN接合用拡散層15
とは逆方向バイアスとなり、ブレークダウンを生じる。
タル18へ電流が流れると島には、第1PN接合用拡散
層14とエピタキシャル層12とは順方向バイアスとな
り、エピタキシャル層12と第2PN接合用拡散層15
とは逆方向バイアスとなり、ブレークダウンを生じる。
また、電極用メタル18がらバンプ19へ電流が流れる
ときには、第2PN接合用拡散層15とエピタキシャル
層12とは順方向バイアスとなり、エピタキシャル層1
2と第1PN接合用拡散層14とは逆方向バイアスとな
り、プレーフグランを生じる。なお、ツェナー電圧は、
エピタキシャル層12の濃度および第2PN接合用拡散
層15の拡散条件によって定まる。
ときには、第2PN接合用拡散層15とエピタキシャル
層12とは順方向バイアスとなり、エピタキシャル層1
2と第1PN接合用拡散層14とは逆方向バイアスとな
り、プレーフグランを生じる。なお、ツェナー電圧は、
エピタキシャル層12の濃度および第2PN接合用拡散
層15の拡散条件によって定まる。
第2図は半導体ペレット10の製造手順を説明するため
の断面図である。まず、P型の半導体基板11上にN型
のエピタキシャル層12を成長させ、その表面に酸化膜
16を形成する。次に7オトエツチングによって第2図
(A)に示されるように、エピタキシャル層12の周縁
部に拡散窓を形成する。この拡散窓からP型の拡散層1
3を半導体基板11に至る深さまで形成し、第2図(B
)に示されるように再び酸化膜16を形成する。
の断面図である。まず、P型の半導体基板11上にN型
のエピタキシャル層12を成長させ、その表面に酸化膜
16を形成する。次に7オトエツチングによって第2図
(A)に示されるように、エピタキシャル層12の周縁
部に拡散窓を形成する。この拡散窓からP型の拡散層1
3を半導体基板11に至る深さまで形成し、第2図(B
)に示されるように再び酸化膜16を形成する。
さらに、第2図(C)に示されるように7オトエツチン
グによって第1.第2PN接合用拡散層14゜15の形
成領域に対応する箇所に拡散窓を形成する。これらの拡
散窓からP型の第1.第2PN接合用拡散層14.15
を第2図(D)に示されるように形成し、必要に応じて
パシベーション膜を形成する。このように本発明では、
第1.第一2PN接合用拡散層14.15を同時に拡散
形成するので、拡散濃度および深さ等を同一にすること
が可能である。その後、電極部分の窓開けを行な゛い、
!極用メタル17.18を形成し、さらに、バンプ19
を形成して第2図(E)に示されるように半導体ペレッ
ト10が製造され−る。このような構成の半導体ペレッ
ト10を通常の半導体ペレットと同様にデュメット線と
ともに、ガラス管内に封入することにより双方向性ツェ
ナーダイオードが得られる。
グによって第1.第2PN接合用拡散層14゜15の形
成領域に対応する箇所に拡散窓を形成する。これらの拡
散窓からP型の第1.第2PN接合用拡散層14.15
を第2図(D)に示されるように形成し、必要に応じて
パシベーション膜を形成する。このように本発明では、
第1.第一2PN接合用拡散層14.15を同時に拡散
形成するので、拡散濃度および深さ等を同一にすること
が可能である。その後、電極部分の窓開けを行な゛い、
!極用メタル17.18を形成し、さらに、バンプ19
を形成して第2図(E)に示されるように半導体ペレッ
ト10が製造され−る。このような構成の半導体ペレッ
ト10を通常の半導体ペレットと同様にデュメット線と
ともに、ガラス管内に封入することにより双方向性ツェ
ナーダイオードが得られる。
このように本発明のツェナーダイオードは、第3図で図
示の従来例のように半導体ペレッ)1゜1を2つ用いる
必要がなく、さらに、第4図で図示の従来例のように特
別の製造工程や装置を要せず、製造コストを低減するこ
とが可能となる。
示の従来例のように半導体ペレッ)1゜1を2つ用いる
必要がなく、さらに、第4図で図示の従来例のように特
別の製造工程や装置を要せず、製造コストを低減するこ
とが可能となる。
本発明のツェナーダイオードは、上述のように第1PN
接合用拡散層14とエピタキシャル層12、第2PN接
合用拡散層15とエピタキシャル層12とのツェナー降
伏を用いているが、さらに、第1PN接合用拡散層14
とエピタキシャル層12とに逆方向電圧をかけた場合に
、PN接合部の空乏層が広がって第1.第2PN接合用
拡散層14.15がつながってショート状態となる、い
わゆるパンチスルーとして使用することも可能である。
接合用拡散層14とエピタキシャル層12、第2PN接
合用拡散層15とエピタキシャル層12とのツェナー降
伏を用いているが、さらに、第1PN接合用拡散層14
とエピタキシャル層12とに逆方向電圧をかけた場合に
、PN接合部の空乏層が広がって第1.第2PN接合用
拡散層14.15がつながってショート状態となる、い
わゆるパンチスルーとして使用することも可能である。
このパンチスルーの場合には、第1.第2PN接合用拡
散層14.1.5の間隔、エピタキシャル層12の濃度
および第2PN接合用拡散層15の拡散条件によってツ
ェナー電圧が定まる。
散層14.1.5の間隔、エピタキシャル層12の濃度
および第2PN接合用拡散層15の拡散条件によってツ
ェナー電圧が定まる。
〈発明の効果〉
以上のように本発明によれば、半導体基板上に、該半導
体基板と異なる導電型のエピタキシャル層が形成され、
該エピタキシャル層の周縁部に前記半導体基板と同導電
型の拡散層が、半導体基板に至る深さまで形成され、前
記エピタキシャル層上に前記半導体基板と同導電型の第
1PN接合用拡散層が形成されるとともに、エピタキシ
ャル層と前記拡散層との両層にまたがって半導体基板と
同導電型の第2PN接合用拡散層が形成されたので、特
殊な製造装置および製造工程等を必要とせず、製造コス
トの低い双方向性ツェナーダイオードを得ることが可能
となる。
体基板と異なる導電型のエピタキシャル層が形成され、
該エピタキシャル層の周縁部に前記半導体基板と同導電
型の拡散層が、半導体基板に至る深さまで形成され、前
記エピタキシャル層上に前記半導体基板と同導電型の第
1PN接合用拡散層が形成されるとともに、エピタキシ
ャル層と前記拡散層との両層にまたがって半導体基板と
同導電型の第2PN接合用拡散層が形成されたので、特
殊な製造装置および製造工程等を必要とせず、製造コス
トの低い双方向性ツェナーダイオードを得ることが可能
となる。
第1図は本発明の一実施例の構造断面図、第2図は第1
図の半導体ペレットの製造手順を説明するための断面図
、第3図は従来例の簡略化した断面図、第4図は他の従
来例の半導体ペレットの構造断面図である。 10・・・半導体ペレット、11・・・半導体基板、1
2・・・エピタキシャル層、13・・・拡散層、14,
15・・・第1.第2PN接合用拡散層。 第1図 第3図 第4− 一 第2図
図の半導体ペレットの製造手順を説明するための断面図
、第3図は従来例の簡略化した断面図、第4図は他の従
来例の半導体ペレットの構造断面図である。 10・・・半導体ペレット、11・・・半導体基板、1
2・・・エピタキシャル層、13・・・拡散層、14,
15・・・第1.第2PN接合用拡散層。 第1図 第3図 第4− 一 第2図
Claims (1)
- (1)半導体基板上に、該半導体基板と異なる導電型の
エピタキシャル層が形成され、該エピタキシャル層の周
縁部に前記半導体基板と同導電型の拡散層が、半導体基
板に至る深さまで形成され、前記エピタキシャル層上に
前記半導体基板と同導電型の第1PN接合用拡散層が形
成されるとともに、エピタキシャル層と前記拡散層との
両層にまたがって半導体基板と同導電型の第2PN接合
用拡散層が形成されてなる双方向性ツェナーダイオード
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59124021A JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59124021A JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS613468A true JPS613468A (ja) | 1986-01-09 |
Family
ID=14875064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59124021A Pending JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS613468A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
-
1984
- 1984-06-15 JP JP59124021A patent/JPS613468A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
EP0323856A2 (en) | Substrate structure for composite semiconductor device | |
US3184823A (en) | Method of making silicon transistors | |
US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
JPH07153920A (ja) | 半導体装置 | |
US4524376A (en) | Corrugated semiconductor device | |
US6153921A (en) | Diode device | |
JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
JPS613468A (ja) | 双方向性ツエナ−ダイオ−ド | |
JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
US4141136A (en) | Method of fabricating semiconductor devices with a low thermal resistance and devices obtained by the method | |
JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
JPH09181335A (ja) | 半導体装置 | |
JPS60186071A (ja) | 半導体装置の製造方法 | |
JPS59198768A (ja) | ツエナ−ダイオ−ド | |
JPS61134036A (ja) | 半導体集積回路の製造方法 | |
JPH0518470B2 (ja) | ||
JPS59150471A (ja) | 半導体装置 | |
JPS6326551B2 (ja) | ||
JPS6024024A (ja) | 半導体装置 | |
JPS60219776A (ja) | シリ−ズダイオ−ド | |
JPH0120544B2 (ja) | ||
JPS63170962A (ja) | 半導体装置 | |
JPS58222569A (ja) | 複合半導体装置 | |
JPS5861665A (ja) | 半導体装置 |