JPS613468A - 双方向性ツエナ−ダイオ−ド - Google Patents
双方向性ツエナ−ダイオ−ドInfo
- Publication number
- JPS613468A JPS613468A JP12402184A JP12402184A JPS613468A JP S613468 A JPS613468 A JP S613468A JP 12402184 A JP12402184 A JP 12402184A JP 12402184 A JP12402184 A JP 12402184A JP S613468 A JPS613468 A JP S613468A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- epitaxial layer
- semiconductor substrate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000002457 bidirectional effect Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract description 2
- 239000008188 pellet Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、双方向性ツェナーダイオードに関する。
〈従来の技術〉
従来、双方向性ツェナーダイオードは、第３図に示され
るように、通常の単方向性ツェナーダイオードの半導体
ペレット１．１を２つ背中合わせにしてガラス管２内に
ジュメット線３，３にて封入して製作するか、あるいは
、第４図に示されるように、ウェーハ両面に同一の拡散
深さ、濃度、即ち、同一のパターンの拡散層を形成して
双方向性ツェナーダイオードの半導体ペレット５を製造
し、この半導体ペレット５をガラス管内にジュメット線
で封入して製作している。ところが、前者は、１つの双
方向性ツェナーダイオードを製作するために−１２つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第４図において４は半導体基板、６は酸化膜、７はＰＮ
接合用拡散層、８は電極用メタル、９はバンプである。
るように、通常の単方向性ツェナーダイオードの半導体
ペレット１．１を２つ背中合わせにしてガラス管２内に
ジュメット線３，３にて封入して製作するか、あるいは
、第４図に示されるように、ウェーハ両面に同一の拡散
深さ、濃度、即ち、同一のパターンの拡散層を形成して
双方向性ツェナーダイオードの半導体ペレット５を製造
し、この半導体ペレット５をガラス管内にジュメット線
で封入して製作している。ところが、前者は、１つの双
方向性ツェナーダイオードを製作するために−１２つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第４図において４は半導体基板、６は酸化膜、７はＰＮ
接合用拡散層、８は電極用メタル、９はバンプである。
〈発明が解決しようとする問題点〉
本発明は、上述の点に鑑みて成されたものであって、特
殊な製産装置および製造工程等を必要とせず、双方向性
ツェナーダイオードの製造コストな低減することを目的
とする。
殊な製産装置および製造工程等を必要とせず、双方向性
ツェナーダイオードの製造コストな低減することを目的
とする。
〈問題点を解決するための手段〉
本発明は上述の目的を達成するために、半導体基板上に
、該半導体基板と異なる導電型のエピタキシャル層が形
成され、該エピタキシャル層の周縁部に前記半導体基板
と同導電型の拡散層が、半導体基板に至る深さまで形成
され、前記エピタキシャル層上に前記半導体基板と同導
電型の第１ＰＮ接合用拡散層が形成されるとともに、エ
ピタキシャル層と前記拡散層との両層にまたがって半導
体基板と同導電型の第２ＰＮ接合用拡散層が形成されて
いる。
、該半導体基板と異なる導電型のエピタキシャル層が形
成され、該エピタキシャル層の周縁部に前記半導体基板
と同導電型の拡散層が、半導体基板に至る深さまで形成
され、前記エピタキシャル層上に前記半導体基板と同導
電型の第１ＰＮ接合用拡散層が形成されるとともに、エ
ピタキシャル層と前記拡散層との両層にまたがって半導
体基板と同導電型の第２ＰＮ接合用拡散層が形成されて
いる。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第１図は本発明の一実施例の構造、断面図である
。この実施例の双方向性ツェナーダイオードの半導体ペ
レット１０は、Ｐ型のシリコン基板のような半導体基板
１１上に、この半導体基板１１と異なる導電型、即ちＮ
型のエピタキシャル層１２を成長させ、さらに、エピタ
キシャル層１２の周縁部に半導体基板１１と同導電型で
あるＰ型の拡散層１３が半導体基板１１に達する深さ主
で形成される。
する。第１図は本発明の一実施例の構造、断面図である
。この実施例の双方向性ツェナーダイオードの半導体ペ
レット１０は、Ｐ型のシリコン基板のような半導体基板
１１上に、この半導体基板１１と異なる導電型、即ちＮ
型のエピタキシャル層１２を成長させ、さらに、エピタ
キシャル層１２の周縁部に半導体基板１１と同導電型で
あるＰ型の拡散層１３が半導体基板１１に達する深さ主
で形成される。
エピタキシャル層１２には、また、その中央付近に半導
体基板１１と同導電型であるＰ型の第１ＰＮ接合用拡散
層１４が形成されるとともに、エピタキシャル層１２と
拡散層１３との両層にまたがって半導体基板１１と同導
電型であるＰ型の第２ＰＮ接合用拡散層１５が形成され
る。拡散層１３とエピタキシャル層１２との間のＰＮ接
合、半導体基板１１とエピタキシャル層１２との間のＰ
Ｎ接合での各濃度勾配は、第２ＰＮ接合用拡散層１５と
エピタキシャル層１２との間の濃度勾配よりも大きくし
ている。これは後述のようにエピタキシャル層１２と第
２ＰＮ接合用拡散層１５との間でブレークダウンを生じ
させるためである。なお、１６は酸化膜、１７．４８は
電極用メタル、１９はバンプである。
体基板１１と同導電型であるＰ型の第１ＰＮ接合用拡散
層１４が形成されるとともに、エピタキシャル層１２と
拡散層１３との両層にまたがって半導体基板１１と同導
電型であるＰ型の第２ＰＮ接合用拡散層１５が形成され
る。拡散層１３とエピタキシャル層１２との間のＰＮ接
合、半導体基板１１とエピタキシャル層１２との間のＰ
Ｎ接合での各濃度勾配は、第２ＰＮ接合用拡散層１５と
エピタキシャル層１２との間の濃度勾配よりも大きくし
ている。これは後述のようにエピタキシャル層１２と第
２ＰＮ接合用拡散層１５との間でブレークダウンを生じ
させるためである。なお、１６は酸化膜、１７．４８は
電極用メタル、１９はバンプである。
上記構成を有することにより、バンプ１９から電極用メ
タル１８へ電流が流れると島には、第１ＰＮ接合用拡散
層１４とエピタキシャル層１２とは順方向バイアスとな
り、エピタキシャル層１２と第２ＰＮ接合用拡散層１５
とは逆方向バイアスとなり、ブレークダウンを生じる。
タル１８へ電流が流れると島には、第１ＰＮ接合用拡散
層１４とエピタキシャル層１２とは順方向バイアスとな
り、エピタキシャル層１２と第２ＰＮ接合用拡散層１５
とは逆方向バイアスとなり、ブレークダウンを生じる。
また、電極用メタル１８がらバンプ１９へ電流が流れる
ときには、第２ＰＮ接合用拡散層１５とエピタキシャル
層１２とは順方向バイアスとなり、エピタキシャル層１
２と第１ＰＮ接合用拡散層１４とは逆方向バイアスとな
り、プレーフグランを生じる。なお、ツェナー電圧は、
エピタキシャル層１２の濃度および第２ＰＮ接合用拡散
層１５の拡散条件によって定まる。
ときには、第２ＰＮ接合用拡散層１５とエピタキシャル
層１２とは順方向バイアスとなり、エピタキシャル層１
２と第１ＰＮ接合用拡散層１４とは逆方向バイアスとな
り、プレーフグランを生じる。なお、ツェナー電圧は、
エピタキシャル層１２の濃度および第２ＰＮ接合用拡散
層１５の拡散条件によって定まる。
第２図は半導体ペレット１０の製造手順を説明するため
の断面図である。まず、Ｐ型の半導体基板１１上にＮ型
のエピタキシャル層１２を成長させ、その表面に酸化膜
１６を形成する。次に７オトエツチングによって第２図
（Ａ）に示されるように、エピタキシャル層１２の周縁
部に拡散窓を形成する。この拡散窓からＰ型の拡散層１
３を半導体基板１１に至る深さまで形成し、第２図（Ｂ
）に示されるように再び酸化膜１６を形成する。
の断面図である。まず、Ｐ型の半導体基板１１上にＮ型
のエピタキシャル層１２を成長させ、その表面に酸化膜
１６を形成する。次に７オトエツチングによって第２図
（Ａ）に示されるように、エピタキシャル層１２の周縁
部に拡散窓を形成する。この拡散窓からＰ型の拡散層１
３を半導体基板１１に至る深さまで形成し、第２図（Ｂ
）に示されるように再び酸化膜１６を形成する。
さらに、第２図（Ｃ）に示されるように７オトエツチン
グによって第１．第２ＰＮ接合用拡散層１４゜１５の形
成領域に対応する箇所に拡散窓を形成する。これらの拡
散窓からＰ型の第１．第２ＰＮ接合用拡散層１４．１５
を第２図（Ｄ）に示されるように形成し、必要に応じて
パシベーション膜を形成する。このように本発明では、
第１．第一２ＰＮ接合用拡散層１４．１５を同時に拡散
形成するので、拡散濃度および深さ等を同一にすること
が可能である。その後、電極部分の窓開けを行な゛い、
！極用メタル１７．１８を形成し、さらに、バンプ１９
を形成して第２図（Ｅ）に示されるように半導体ペレッ
ト１０が製造され−る。このような構成の半導体ペレッ
ト１０を通常の半導体ペレットと同様にデュメット線と
ともに、ガラス管内に封入することにより双方向性ツェ
ナーダイオードが得られる。
グによって第１．第２ＰＮ接合用拡散層１４゜１５の形
成領域に対応する箇所に拡散窓を形成する。これらの拡
散窓からＰ型の第１．第２ＰＮ接合用拡散層１４．１５
を第２図（Ｄ）に示されるように形成し、必要に応じて
パシベーション膜を形成する。このように本発明では、
第１．第一２ＰＮ接合用拡散層１４．１５を同時に拡散
形成するので、拡散濃度および深さ等を同一にすること
が可能である。その後、電極部分の窓開けを行な゛い、
！極用メタル１７．１８を形成し、さらに、バンプ１９
を形成して第２図（Ｅ）に示されるように半導体ペレッ
ト１０が製造され−る。このような構成の半導体ペレッ
ト１０を通常の半導体ペレットと同様にデュメット線と
ともに、ガラス管内に封入することにより双方向性ツェ
ナーダイオードが得られる。
このように本発明のツェナーダイオードは、第３図で図
示の従来例のように半導体ペレッ）１゜１を２つ用いる
必要がなく、さらに、第４図で図示の従来例のように特
別の製造工程や装置を要せず、製造コストを低減するこ
とが可能となる。
示の従来例のように半導体ペレッ）１゜１を２つ用いる
必要がなく、さらに、第４図で図示の従来例のように特
別の製造工程や装置を要せず、製造コストを低減するこ
とが可能となる。
本発明のツェナーダイオードは、上述のように第１ＰＮ
接合用拡散層１４とエピタキシャル層１２、第２ＰＮ接
合用拡散層１５とエピタキシャル層１２とのツェナー降
伏を用いているが、さらに、第１ＰＮ接合用拡散層１４
とエピタキシャル層１２とに逆方向電圧をかけた場合に
、ＰＮ接合部の空乏層が広がって第１．第２ＰＮ接合用
拡散層１４．１５がつながってショート状態となる、い
わゆるパンチスルーとして使用することも可能である。
接合用拡散層１４とエピタキシャル層１２、第２ＰＮ接
合用拡散層１５とエピタキシャル層１２とのツェナー降
伏を用いているが、さらに、第１ＰＮ接合用拡散層１４
とエピタキシャル層１２とに逆方向電圧をかけた場合に
、ＰＮ接合部の空乏層が広がって第１．第２ＰＮ接合用
拡散層１４．１５がつながってショート状態となる、い
わゆるパンチスルーとして使用することも可能である。
このパンチスルーの場合には、第１．第２ＰＮ接合用拡
散層１４．１．５の間隔、エピタキシャル層１２の濃度
および第２ＰＮ接合用拡散層１５の拡散条件によってツ
ェナー電圧が定まる。
散層１４．１．５の間隔、エピタキシャル層１２の濃度
および第２ＰＮ接合用拡散層１５の拡散条件によってツ
ェナー電圧が定まる。
〈発明の効果〉
以上のように本発明によれば、半導体基板上に、該半導
体基板と異なる導電型のエピタキシャル層が形成され、
該エピタキシャル層の周縁部に前記半導体基板と同導電
型の拡散層が、半導体基板に至る深さまで形成され、前
記エピタキシャル層上に前記半導体基板と同導電型の第
１ＰＮ接合用拡散層が形成されるとともに、エピタキシ
ャル層と前記拡散層との両層にまたがって半導体基板と
同導電型の第２ＰＮ接合用拡散層が形成されたので、特
殊な製造装置および製造工程等を必要とせず、製造コス
トの低い双方向性ツェナーダイオードを得ることが可能
となる。
体基板と異なる導電型のエピタキシャル層が形成され、
該エピタキシャル層の周縁部に前記半導体基板と同導電
型の拡散層が、半導体基板に至る深さまで形成され、前
記エピタキシャル層上に前記半導体基板と同導電型の第
１ＰＮ接合用拡散層が形成されるとともに、エピタキシ
ャル層と前記拡散層との両層にまたがって半導体基板と
同導電型の第２ＰＮ接合用拡散層が形成されたので、特
殊な製造装置および製造工程等を必要とせず、製造コス
トの低い双方向性ツェナーダイオードを得ることが可能
となる。
第１図は本発明の一実施例の構造断面図、第２図は第１
図の半導体ペレットの製造手順を説明するための断面図
、第３図は従来例の簡略化した断面図、第４図は他の従
来例の半導体ペレットの構造断面図である。 １０・・・半導体ペレット、１１・・・半導体基板、１
２・・・エピタキシャル層、１３・・・拡散層、１４，
１５・・・第１．第２ＰＮ接合用拡散層。 第１図 第３図 第４− 一 第２図
図の半導体ペレットの製造手順を説明するための断面図
、第３図は従来例の簡略化した断面図、第４図は他の従
来例の半導体ペレットの構造断面図である。 １０・・・半導体ペレット、１１・・・半導体基板、１
２・・・エピタキシャル層、１３・・・拡散層、１４，
１５・・・第１．第２ＰＮ接合用拡散層。 第１図 第３図 第４− 一 第２図
Claims (1)
- （１）半導体基板上に、該半導体基板と異なる導電型の
エピタキシャル層が形成され、該エピタキシャル層の周
縁部に前記半導体基板と同導電型の拡散層が、半導体基
板に至る深さまで形成され、前記エピタキシャル層上に
前記半導体基板と同導電型の第１ＰＮ接合用拡散層が形
成されるとともに、エピタキシャル層と前記拡散層との
両層にまたがって半導体基板と同導電型の第２ＰＮ接合
用拡散層が形成されてなる双方向性ツェナーダイオード
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402184A JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402184A JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613468A true JPS613468A (ja) | 1986-01-09 |
Family
ID=14875064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12402184A Pending JPS613468A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613468A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
-
1984
- 1984-06-15 JP JP12402184A patent/JPS613468A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| US4985745A (en) | Substrate structure for composite semiconductor device | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPS613468A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPH10275812A (ja) | 半導体装置 | |
| JPH0518470B2 (ja) | ||
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS6326551B2 (ja) | ||
| JPS59150471A (ja) | 半導体装置 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPH0191463A (ja) | 高耐圧半導体素子及びその製造方法 | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPS6024024A (ja) | 半導体装置 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH06216373A (ja) | 半導体素子 |