JPS6046820B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS6046820B2 JPS6046820B2 JP12968776A JP12968776A JPS6046820B2 JP S6046820 B2 JPS6046820 B2 JP S6046820B2 JP 12968776 A JP12968776 A JP 12968776A JP 12968776 A JP12968776 A JP 12968776A JP S6046820 B2 JPS6046820 B2 JP S6046820B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous layer
- manufacturing
- single crystal
- semiconductor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000013078 crystal Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- OEYOHULQRFXULB-UHFFFAOYSA-N arsenic trichloride Chemical compound Cl[As](Cl)Cl OEYOHULQRFXULB-UHFFFAOYSA-N 0.000 description 2
- 229910052810 boron oxide Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910017009 AsCl3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は不純物の拡散係数が単結晶へのそれより大きい
、非晶質層を利用して高耐圧の半導体装置を得ることの
てきる半導体装置の製法を提供するものである。
、非晶質層を利用して高耐圧の半導体装置を得ることの
てきる半導体装置の製法を提供するものである。
従来半導体基体上の酸化膜に設げられた選択された区域
の孔を通して不純物を拡散して接合を形成する半導体装
置は、例えばプレナー型トランジスタとして知られてい
るが、このトランジスタは凹形形状の接合を有している
もので逆耐圧（プレークタウン）に難がある。
の孔を通して不純物を拡散して接合を形成する半導体装
置は、例えばプレナー型トランジスタとして知られてい
るが、このトランジスタは凹形形状の接合を有している
もので逆耐圧（プレークタウン）に難がある。
即ち理論上の逆耐圧より低い電圧て破壊が起きてしまう
。それは主として接合の形状に起因すると考えられる。
即ち接合中の鋭角部等に電界か集中し、他部（平坦部）
はまだ充分耐圧を有するも、上記鋭角部に於て最初に逆
耐圧に達し破壊を生ずる。本発明はこの点に鑑み接合全
体をほぼ平坦に形成し、高い逆耐圧を有する半導体装置
を得んとするものである。
。それは主として接合の形状に起因すると考えられる。
即ち接合中の鋭角部等に電界か集中し、他部（平坦部）
はまだ充分耐圧を有するも、上記鋭角部に於て最初に逆
耐圧に達し破壊を生ずる。本発明はこの点に鑑み接合全
体をほぼ平坦に形成し、高い逆耐圧を有する半導体装置
を得んとするものである。
本発明を説明する前に先ず第１図について今少し詳しく
従来例を説明すると、１は例えばＮ型Ｓｉ単結晶半導体
であり、例えばＳｌＯ２の酸化膜２を形成し、これにホ
トレジスト法により選択した区域に透孔４を設け、この
透孔４を通じてＰ型不純物を拡散して単結晶半導体中に
Ｐ型領域３を形成して、接合ｊを得る。しかしてか＼る
半導体装置において逆方向耐圧ＶＲは接合面の形状によ
り主として決定される。即ち逆方向電圧を上昇せしめる
と接合面の曲率半径が最小である鋭角部５の近傍におい
て最初に破壊が起ると言われている。本発明製法におい
ては、この点に注目して、接合面の曲率半径の大なる接
合全体にわたつてほぼ平坦部を有する半導体装置を得ん
とするものてある。以下本発明製法の一実施例を第２図
を参照して説明する。
従来例を説明すると、１は例えばＮ型Ｓｉ単結晶半導体
であり、例えばＳｌＯ２の酸化膜２を形成し、これにホ
トレジスト法により選択した区域に透孔４を設け、この
透孔４を通じてＰ型不純物を拡散して単結晶半導体中に
Ｐ型領域３を形成して、接合ｊを得る。しかしてか＼る
半導体装置において逆方向耐圧ＶＲは接合面の形状によ
り主として決定される。即ち逆方向電圧を上昇せしめる
と接合面の曲率半径が最小である鋭角部５の近傍におい
て最初に破壊が起ると言われている。本発明製法におい
ては、この点に注目して、接合面の曲率半径の大なる接
合全体にわたつてほぼ平坦部を有する半導体装置を得ん
とするものてある。以下本発明製法の一実施例を第２図
を参照して説明する。
先ず第２図Ａに示すように例えばＮ型シリコン単結晶ウ
エフアーよりなる基体（サブストレート）１を用意する
。
エフアーよりなる基体（サブストレート）１を用意する
。
次に第２図Ｂに示すように基体１の上面全面に次に行な
う気相成長層形成の下地層２を、例えば熱分解、蒸着、
熱酸化等による非晶質層として形成し、これの上に第２
図Ｃに示すようにＳｉ非晶質成長層３を、熱分解による
気相成長或いは蒸着によつて形成する。その条件の一例
を示すと、温度約１１００すＣ〜１２００゜Ｃ．．Ｓｉ
Ｃ１４（４塩化ケイ素）、不純物となるＡｓＣｌ３（三
塩化ヒ素）ガスを送り、毎分約８ｅの水素ガスのもとで
、約３ｐ（７）Ｎ型非晶質層３を形成せしめた。次に第
２図Ｄに示すようにＳｉＯ２或いは引３Ｎ４（シリコン
ナイトライド）等の熱酸化により、非晶質層３上の全面
にＳｉＯ２（又はＳｉ３Ｎ４）被膜４を形成し、通常の
如く例えばホトレジスト法により所定区域のみを選択的
に孔あけし、この孔あけ部分８に第２図Ｅに示すように
Ｐ型不純物を拡散する。その一例はＢ２Ｏ３（酸化ホウ
素）を約９５０℃にて熱分解して、少なくとも孔あけ部
分５にＢ（ホウ素）をデポジットせしめ、続いて約１２
００℃、３０分間拡散を行なう。これは従来の単結晶半
導体に対する拡散速度よりも早く、約６μ程度の拡散が
行なわれ、ＰＮ接合６が非晶質層３を通し、さらに核層
２を通して単結晶基体１中に形成された。しかして拡散
領域７（Ｐ型）にへ１等により電極８を形成し、この電
極８及び基体１に電極導出線９１，９２に接続すること
によつて第２図Ｆに示すようにダイオードが完成される
。斯るダイオードの接合面形状は、曲率半径の大なる皿
状を有することが顕微鏡写真により確認された。これは
非晶質層は単結晶半導体に比較して不純物の拡散速度が
数１ＣＰｉ程度に大きい。その為不純物は透孔５を通じ
て拡散する際に、透孔の中心付近では、拡散面が半導体
平面に平行となるも、透孔の端部ては透孔よりも外側の
非晶質層内にもまわりこんて、その部分の非晶質層をソ
ースとして上記非晶質層を通つて単結晶中に向けさらに
拡散する。従つて接合面は中心付近では略平面、端部て
もゆるやかに半導体表面につながる皿状の、曲率半径の
大きい面６となる。更に次の点に注意を要する。
う気相成長層形成の下地層２を、例えば熱分解、蒸着、
熱酸化等による非晶質層として形成し、これの上に第２
図Ｃに示すようにＳｉ非晶質成長層３を、熱分解による
気相成長或いは蒸着によつて形成する。その条件の一例
を示すと、温度約１１００すＣ〜１２００゜Ｃ．．Ｓｉ
Ｃ１４（４塩化ケイ素）、不純物となるＡｓＣｌ３（三
塩化ヒ素）ガスを送り、毎分約８ｅの水素ガスのもとで
、約３ｐ（７）Ｎ型非晶質層３を形成せしめた。次に第
２図Ｄに示すようにＳｉＯ２或いは引３Ｎ４（シリコン
ナイトライド）等の熱酸化により、非晶質層３上の全面
にＳｉＯ２（又はＳｉ３Ｎ４）被膜４を形成し、通常の
如く例えばホトレジスト法により所定区域のみを選択的
に孔あけし、この孔あけ部分８に第２図Ｅに示すように
Ｐ型不純物を拡散する。その一例はＢ２Ｏ３（酸化ホウ
素）を約９５０℃にて熱分解して、少なくとも孔あけ部
分５にＢ（ホウ素）をデポジットせしめ、続いて約１２
００℃、３０分間拡散を行なう。これは従来の単結晶半
導体に対する拡散速度よりも早く、約６μ程度の拡散が
行なわれ、ＰＮ接合６が非晶質層３を通し、さらに核層
２を通して単結晶基体１中に形成された。しかして拡散
領域７（Ｐ型）にへ１等により電極８を形成し、この電
極８及び基体１に電極導出線９１，９２に接続すること
によつて第２図Ｆに示すようにダイオードが完成される
。斯るダイオードの接合面形状は、曲率半径の大なる皿
状を有することが顕微鏡写真により確認された。これは
非晶質層は単結晶半導体に比較して不純物の拡散速度が
数１ＣＰｉ程度に大きい。その為不純物は透孔５を通じ
て拡散する際に、透孔の中心付近では、拡散面が半導体
平面に平行となるも、透孔の端部ては透孔よりも外側の
非晶質層内にもまわりこんて、その部分の非晶質層をソ
ースとして上記非晶質層を通つて単結晶中に向けさらに
拡散する。従つて接合面は中心付近では略平面、端部て
もゆるやかに半導体表面につながる皿状の、曲率半径の
大きい面６となる。更に次の点に注意を要する。
即ち、接合の形状の問題を今離れて考察するに、従来の
プレナー型トランジスタでは第１図に示すように接合ｊ
が基体主面に臨む部分Ｊ，は酸化膜２により覆われてい
る。この事は酸化膜２の熱的歪（サーマルストレス）が
接合部に悪影響を及ぼし、耐圧を低め、経時変化を与え
る等好ましくないものであつた。これに対し本発明に依
れば、第２図Ｅ及びＦに示すように接合６の基体１主面
に臨む部分６ｆは上述の如く非晶質層３により覆われ、
之は酸化膜４と基体１との熱的歪の緩衝層の働きをなし
、耐圧の劣化、逆方向リーク電流の増大を防く、又更に
従来のプレナートランジスタで問題になる所謂サーフェ
スドーピング効果（酸化膜直下に不純物が蓄積し、基体
主面の抵抗を減少せしめる）も、本発明に依れば、非晶
質層の抵抗（濃度）を所定・の如く選択して充分避ける
ことが出来る。従つて本発明に係るダイオードは従来の
ものに比しその耐圧が格段と高められることになる。ま
た単結晶半導体基体に曲率の大なる皿状の接合を形成し
た後は例えばラッピング等の手段により非晶質層を除去
して使用するようにしてもよい。さらに本発明はダイオ
ードのみならずトランジスタ、集積回路等の半導体装置
にも適用できることはいうまでもない。
プレナー型トランジスタでは第１図に示すように接合ｊ
が基体主面に臨む部分Ｊ，は酸化膜２により覆われてい
る。この事は酸化膜２の熱的歪（サーマルストレス）が
接合部に悪影響を及ぼし、耐圧を低め、経時変化を与え
る等好ましくないものであつた。これに対し本発明に依
れば、第２図Ｅ及びＦに示すように接合６の基体１主面
に臨む部分６ｆは上述の如く非晶質層３により覆われ、
之は酸化膜４と基体１との熱的歪の緩衝層の働きをなし
、耐圧の劣化、逆方向リーク電流の増大を防く、又更に
従来のプレナートランジスタで問題になる所謂サーフェ
スドーピング効果（酸化膜直下に不純物が蓄積し、基体
主面の抵抗を減少せしめる）も、本発明に依れば、非晶
質層の抵抗（濃度）を所定・の如く選択して充分避ける
ことが出来る。従つて本発明に係るダイオードは従来の
ものに比しその耐圧が格段と高められることになる。ま
た単結晶半導体基体に曲率の大なる皿状の接合を形成し
た後は例えばラッピング等の手段により非晶質層を除去
して使用するようにしてもよい。さらに本発明はダイオ
ードのみならずトランジスタ、集積回路等の半導体装置
にも適用できることはいうまでもない。
なお上記実施例において導電型式はこれに限定されるも
のではなく、反対の導電型式を選び得ること、Ｓｉに限
らずＧｅ，ＧａＡｓ等金属間化合物にも適用し得ること
は勿論、本発明の精神をこえることのない範囲の他の実
施例においても本発明が適用できることは明らかでろう
。
のではなく、反対の導電型式を選び得ること、Ｓｉに限
らずＧｅ，ＧａＡｓ等金属間化合物にも適用し得ること
は勿論、本発明の精神をこえることのない範囲の他の実
施例においても本発明が適用できることは明らかでろう
。
第１図は従来の半導体装置の一実施例を示す路線的断面
図、第２図は本発明による半導体装置の製法の一実施例
を製造工程順に示す路線的断面図てある。
図、第２図は本発明による半導体装置の製法の一実施例
を製造工程順に示す路線的断面図てある。
Claims (1)
- １ 単結晶半導体の一主面上に前記単結晶半導体中への
不純物拡散計数に比し大なる不純物拡散係数を有する上
記半導体の非晶質層を形成し、その後該非晶質層上に拡
散マスクを形成し、該拡散マスクを用いて上記非晶質層
を介して前記単結晶半導体中に接合を形成することを特
徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12968776A JPS6046820B2 (ja) | 1976-10-28 | 1976-10-28 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12968776A JPS6046820B2 (ja) | 1976-10-28 | 1976-10-28 | 半導体装置の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6738168A Division JPS514070B1 (ja) | 1968-09-18 | 1968-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57206022A JPS57206022A (en) | 1982-12-17 |
| JPS6046820B2 true JPS6046820B2 (ja) | 1985-10-18 |
Family
ID=15015691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12968776A Expired JPS6046820B2 (ja) | 1976-10-28 | 1976-10-28 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046820B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020139232A3 (en) * | 2018-12-26 | 2020-08-06 | Durmazlar Makina Sanayi Ve Ticaret Anonim Sirketi | A part transfer mechanism for bending machines |
-
1976
- 1976-10-28 JP JP12968776A patent/JPS6046820B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020139232A3 (en) * | 2018-12-26 | 2020-08-06 | Durmazlar Makina Sanayi Ve Ticaret Anonim Sirketi | A part transfer mechanism for bending machines |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57206022A (en) | 1982-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3508980A (en) | Method of fabricating an integrated circuit structure with dielectric isolation | |
| US4870475A (en) | Semiconductor device and method of manufacturing the same | |
| US5963822A (en) | Method of forming selective epitaxial film | |
| US3393349A (en) | Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island | |
| US3252003A (en) | Unipolar transistor | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| GB1024359A (en) | Semiconductor structures poviding both unipolar transistor and bipolar transistor functions and method of making same | |
| US3791882A (en) | Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions | |
| US4238762A (en) | Electrically isolated semiconductor devices on common crystalline substrate | |
| JPS6046820B2 (ja) | 半導体装置の製法 | |
| US3578515A (en) | Process for fabricating planar diodes in semi-insulating substrates | |
| US3579814A (en) | Method for fabricating a semiconductor device having an epitaxially grown region | |
| JP2813518B2 (ja) | 抵抗内蔵型トランジスタ | |
| US3602984A (en) | Method of manufacturing semi-conductor devices using refractory dielectrics | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2707641B2 (ja) | 半導体装置 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2914130B2 (ja) | 半導体装置 | |
| JP3302742B2 (ja) | 横形ｐｎｐトランジスタの製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JP2847792B2 (ja) | 半導体装置 | |
| JPH0355848A (ja) | 半導体装置の製造方法 | |
| JPH06163556A (ja) | 半導体装置 | |
| JPS61150212A (ja) | 半導体装置の製造方法 |