TWI590335B - 膜形成設備及膜形成方法 - Google Patents

膜形成設備及膜形成方法 Download PDF

Info

Publication number
TWI590335B
TWI590335B TW100128157A TW100128157A TWI590335B TW I590335 B TWI590335 B TW I590335B TW 100128157 A TW100128157 A TW 100128157A TW 100128157 A TW100128157 A TW 100128157A TW I590335 B TWI590335 B TW I590335B
Authority
TW
Taiwan
Prior art keywords
film forming
substrate
chamber
film
equal
Prior art date
Application number
TW100128157A
Other languages
English (en)
Other versions
TW201220409A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201220409A publication Critical patent/TW201220409A/zh
Application granted granted Critical
Publication of TWI590335B publication Critical patent/TWI590335B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Description

膜形成設備及膜形成方法
本發明係有關一膜形成設備及一膜形成方法。
注意在本說明書中，一半導體裝置係指任何可利用半導體特性來運作之裝置，且一光電裝置、一半導體電路、及一電子裝置均為半導體裝置。
使用在一具有一絕緣表面之基板上形成的半導體薄膜來形成電晶體之技術已受到注意。這樣的電晶體被應用在各種類型的電子裝置中，如積體電路(IC)及影像顯示裝置(顯示裝置)。雖然以矽為基礎的半導體材料已被廣泛地使用作為可用在電晶體之半導體薄膜的材料，但已注意到氧化物半導體可作為替代性材料。
例如，揭露了一具有一活性層之電晶體，為此而使用一內含銦(In)、鎵(Ga)和鋅(Zn)以及電子載體濃度小於1018/cm3的氧化物半導體，並認為一濺射法係最適合作為形成此氧化物半導體之一膜的方法(見專利文件1)。
專利文件1：日本公開專利申請第2006-165528號
已有使用氧化物半導體的電晶體之可靠性不如使用非晶矽的電晶體之例子。也有例子關於使用氧化物半導體的電晶體顯示在一基板內，從基板到基板間或從一批基板到一批基板間的巨大變異性之電子特性。因此，一目的係使用具有高可靠性及低變異性之電子特性的一氧化物半導體來製造一半導體裝置，且將說明一膜形成設備以及使用此膜形成設備的一膜形成方法。
眾所知悉在一使用一氧化物半導體之電晶體中，部份的氫氣可作為產生一電子之供體。即使沒有使用一閘極電壓，在一氧化物半導體中產生一電子也會導致汲極電流流動，因此，臨界電壓便朝反方向偏移。使用一氧化物半導體之電晶體可能有n型導電性，且由於臨界電壓朝反方向偏移，其會變成具有正常導通之特性。“正常導通”在此係指在沒有對一閘極使用電壓且沒有電流通過一電晶體下，有一通路存在之狀態。
此外，製造一電晶體之後，由於氫氣進入氧化物半導體，此電晶體之臨界電壓可能會改變。臨界電壓的偏移會嚴重地降低電晶體之可靠性。
本發明已發現藉由一濺射法來形成膜會導致在一膜中的氫氣之意料之外內含物。請注意在本說明書中，〝氫氣〞係指一氫原子，且，例如，包括在一氫分子、碳氫化合物、氫氧基、水、及表示“包括氫”等物質中的氫氣。
本發明之一實施例係一種膜形成設備，其包括一真空隔離室、一通過一閘閥連接至真空隔離室的傳送室、一通過一閘閥連接至傳送室的基板加熱室、以及一具有小於或等於1×10-10 Pa‧m3/sec之漏損率的膜形成室，其通過一閘閥連接至傳送室。
請注意可包括超過一個真空隔離室、超過一個基板加熱室、或超過一個膜形成室。
本發明之另一實施例係一種膜形成設備，其包括一真空隔離室、一通過一閘閥連接至真空隔離室的基板加熱室、以及一具有小於或等於1×10-10Pa．m3/sec之漏損率的膜形成室，其通過一閘閥連接至基板加熱室。
本發明之又一實施例係一種膜形成設備，其包括一真空隔離室、一通過一閘閥連接至真空隔離室的基板加熱室、一具有小於或等於1×10-10Pa．m3/sec之漏損率的一第一膜形成室，其通過一閘閥連接至基板加熱室、以及一具有小於或等於1×10-10Pa．m3/sec之漏損率的一第二膜形成室，其通過一閘閥連接至第一膜形成室。
此處，一膜形成氣體的純度最好係大於或等於99.999999%。為了增加膜形成氣體的純度，可在膜形成氣體來源及膜形成室之間提供一氣體精煉機。在氣體精煉機和膜形成室之間的一管路長度係小於或等於5m，較佳地係小於或等於1m。
本發明之一實施例係一種膜形成設備，在其中的一膜形成氣壓被控制小於或等於0.8Pa，較佳地係小於或等於0.4Pa，且在膜形成期間，靶材及基板之間的距離係小於或等於40mm，較佳地係小於或等於25mm。
本發明之一實施例係一種膜形成方法，其中在引進一基板至膜形成室之後，引進純度大於或等於99999999%的一膜形成氣體至漏損率小於或等於1×10-10Pa．m3/sec 且被抽真空到一真空層次的一膜形成室中，並使用膜形成氣體來濺射一靶材以在基板上形成一膜。
本發明之另一實施例係一種膜形成方法，其中在引進一基板至一被抽真空到一真空層次的基板加熱室後，此基板便在一惰性氣體、一減壓氣體、或一乾空氣氣體中並在大於或等於250℃且小於此基板之應變點的溫度下受到熱處理，在不暴露於空氣下引進受到熱處理之基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到一真空層次的一膜形成室之後，引進純度大於或等於99.999999%的一膜形成氣體至此膜形成室，並使用膜形成氣體來濺射一靶材以在基板上形成一膜。
在本說明書中，減壓氣體係指10Pa以下之氣壓。另外，惰性氣體係指一種以惰性氣體作為主要成分(如氮氣或一稀有氣體(例如，氦、氖、氬、氪或氙))之氣體，且最好不包括氫氣。例如，被引進的惰性氣體之純度為8N(99.999999%)以上，最好係9N(99.9999999%)以上。亦或，惰性氣體係指一種以惰性氣體作為主要成分且包括一濃度小於0.1ppm之反應氣體的氣體。此反應氣體係指與一半導體、金屬等發生反應之氣體。
本發明之另一實施例係一種膜形成方法，其中在引進一基板至一被抽真空到一真空層次的基板加熱室後，便使此基板在一惰性氣體、一減壓氣體、或一乾空氣氣體中並在大於或等於250℃且小於此基板之應變點的溫度下受到熱處理，在不暴露於空氣下引進受到熱處理之基板至漏損率 小於或等於1×10-10Pa．m3/sec且被抽真空到一真空層次的一第一膜形成室之後，引進純度大於或等於99.999999%的一膜形成氣體至此第一膜形成室，並使用膜形成氣體來濺射一靶材以在基板上形成一絕緣膜，在不暴露於空氣下引進具有絕緣膜的基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到一真空層次之一第二膜形成室之後，引進純度大於或等於99.999999%的一膜形成氣體至此第二膜形成室，並使用膜形成氣體來濺射一靶材以在基板上形成一氧化物半導體膜。
此處，所述之絕緣膜較佳地係以一大於或等於50℃且小於或等於450℃的基板溫度來形成。用大於或等於50℃且小於或等於450℃的基板溫度，可減少絕緣膜中內含的氫氣。更佳地，基板溫度係大於或等於100℃且小於或等於400℃。
此外，所述之氧化物半導體膜最好係以一大於或等於100℃且小於或等於400℃的基板溫度來形成。
請注意此例中，基板加熱室也作為一電漿處理室，透過電漿處理來代替上述的熱處理，可減少一基板表面上的氫氣。電漿處理可以低溫處理且能在短時間內有效的排除氫氣，尤其能有效地排除堅固地黏合在一基板表面上的氫氣。
再者，藉由插入一電晶體及阻斷氫氣之間的膜，可抑制從外部進入的氫氣。此外，有必要減少電晶體內含的膜中氫氣的吸附和擴散之影響；對此，減少在電晶體內含的 膜中之氫濃度才是有效的。此外，膜之間的介面可能包括空氣中吸附的氫氣；為了減少上述氫氣，盡量避免接觸空氣是有效的。然而，如果無法避免接觸空氣，最好在膜形成之前，於一惰性氣體、一減壓氣體、或一乾空氣氣體中並在大於或等於250℃且小於基板之應變點的溫度下進行熱處理。透過此熱處理，可有效率地排除一基板表面上所吸附的氫氣。
如上所述，本發明之一實施例的技術概念係為了減少進入每個膜或在電晶體中內含的膜之介面上的氫氣。
根據本發明之一實施例，可減少一氧化物半導體膜所含的氫氣，且可提供一具有穩定電子特性及低變異性的臨界電壓的電晶體。
另外，根據本發明之一實施例，可減少與一氧化物半導體膜接觸之膜中的氫氣，因此，可抑制氫氣進入此氧化物半導體膜。於是，可提供具有良好電子特性和高可靠性的電晶體之半導體裝置。
此後，本發明之實施例將參考附圖作詳細說明。然而，本發明不限定以下的描述且那些熟習本項技藝人士係能輕易理解此模式及細節可用各種方式來修改。此外，本發明並不限定於如下實施例的說明。請注意在參考圖式的本發明之說明中，元件通常在不同圖示間具有相同的參考數字。同樣請注意相同的劃線圖樣係為相似部份，且在一些例子中，此相似部份沒有特別地使用參考數字來表示。
請注意在本說明書中如“第一”和“第二”的順序數字係為了方便而使用，且並未指出步驟的順序或層次的堆疊順序。此外，在本說明書中的順序數字並不代表說明本發明的特殊名稱。
(實施例1)
在此實施例中，將使用第1A圖和第1B圖來說明在膜形成期間，具有較少氫氣進入的膜形成設備之結構。
第1A圖說明一多室的膜形成設備。此膜形成設備包括一具有三個適合一基板的卡匣口14之基板供應室11、一真空隔離室12a、一真空隔離室12b、一傳送室13、一基板加熱室15、一漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室10a、一漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室10b、以及一漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室10c。基板供應室係連接至真空隔離室12a和真空隔離室12b。真空隔離室12a和真空隔離室12b係連接至傳送室13。基板加熱室15和每個膜形成室10a-10c係只連接至傳送室13。閘閥16a到16h係用來連接部份的室，如此每個室便可單獨地維持一真空狀態。請注意可引進純度大於或等於99.999999%的一膜形成氣體至膜形成室10a到10c中。雖未說明，但傳送室13具有一或多個基板傳送手臂。此處，可控制基板加熱室15的氣體成一種幾乎不包括氫氣的氣體(例如一惰性氣體、一減壓氣體、或一乾空氣氣體)；例如，就濕度而言，可能是濕度為-40℃以下，最好為-50℃以下的乾氮氣體。此處，基板加熱室15較佳地也作為一電漿處理室。使用一單晶圓多室的膜形成設備，在處理過程中，基板不必暴露在空氣下，且可抑制基板上所吸附的氫氣。此外，可自由地產生膜形成、熱處理等的順序。請注意膜形成室、真空隔離室和基板加熱室之數量不限定於上述數量，且可依據空間配置或處理來決定其適當數量。
在第1A圖中說明的膜形成室之範例將使用第2A圖來說明。膜形成室10包括一靶材32、支持靶材的一靶托34、透過一匹配箱52供給電力至靶托34的一RF電源50、一基板支架42，其支撐一基板且內嵌一基板加熱器44、一擋門板48，其會以一擋門軸46為軸來旋轉、供給一膜形成氣體的一膜形成氣體來源56、在膜形成氣體來源56及膜形成室10之間所提供的一氣體精煉機54、以及一連接至膜形成室10的真空泵58。此處，膜形成室10、RF電源50、擋門軸46、擋門板48、以及基板支架42係連接至GND。然而，一個或多個膜形成室10、擋門軸46、擋門板48、以及基板支架42可視情況而電性地流動。又，真空泵58不限定一個泵，且可提供一個以上的泵，例如，可並聯或串聯一低真空泵和一高真空泵。此外，可提供一組以上的膜形成氣體來源56和氣體精煉機54；例如，依據膜形成氣體的數量，可增加膜形成氣體來源和氣體精煉機的組數。額外的膜形成氣體來源和氣體精煉機組可直接連接至膜形成室10，且在此例中，可在每個氣體精煉機和膜形成室10之間提供一質量流量控制器，以控制膜形成氣體之流量率。或者，額外的膜形成氣體來源和氣體精煉機組可直接連接至與膜形成室10和氣體精煉機54互相連接的一管路。雖未說明，但最好在靶托34的內部或底部提供一磁鐵，如此可將高密度電漿限制在靶材附近。此方法被稱作一磁控濺射法，其中的沉積率高，對基板有較少電漿損害，且製成的膜品質優良。在磁控濺射法中，磁鐵之旋轉率可減少在一磁場中的偏移，因此，可增加使用靶材的效率並且可以減少在一基板表面上的膜品質之變異性。再者，雖然在此處的RF電源作為用於濺射之電源，但不一定限定於RF電源且可根據用途而以一DC電源或一AC電源替代，或可提供及切換兩種以上型態的電源。DC電源或AC電源的使用消除了對於在電源及靶托之間的匹配箱之需求。此外，需要提供一具夾盤機制之基板支架以支撐一基板；可提供一靜電夾盤系統、一夾板系統等來作為此夾盤機制。為了改善基板表面上的膜品質及厚度之一致性，可提供基板支架一旋轉機制。可提供一個以上的基板支架，如此膜形成室便能夠一次為一個以上的基板形成膜。此外，可使用不提供擋門軸46、擋門板48及基板加熱器44之結構。雖然第2A圖顯示靶材位於基板下方之結構，但亦可使用靶材位於基板上方或旁邊之結構。
在基板加熱室15中，例如，可使用一電阻加熱器等來加熱。或者，一基板可藉由一如一已加熱氣體之媒介的熱傳導或熱輻射來加熱。例如，可使用RTA(快速熱退火)處理，如GRTA(氣體快速熱退火)處理或LRTA(燈快速熱退火)處理。LRTA處理係藉由一燈具，如一鹵素燈、一金屬鹵素燈、一氙弧燈、一碳弧燈、一高壓鈉燈、或一高壓汞燈，所發射的輻射光(一電磁波)來加熱一物件。GRTA處理係使用一高溫氣體進行一熱處理；係使用一惰性氣體作為此氣體。
例如，基板加熱室15可具備在第2B圖中的結構。基板加熱室15具有內嵌基板加熱器44的基板支架42、供給膜形成氣體的膜形成氣體來源56、在膜形成氣體來源56及基板加熱室15之間所提供的氣體精煉機54、以及連接至基板加熱室15的一真空泵58。此處，在本例中的基板加熱室15也作為一電漿處理室，基板支架42通過匹配箱52連接至RF電源50，並提供一反電極68。請注意可在基板支架對面的位置提供LRTA設備，來代替基板加熱器的加熱機制；在此例中，可提供基板支架42一反射板以有效率地將熱氣傳導至基板。
第1B圖顯示一與第1A圖中的膜形成設備不同的膜形成設備結構，其包括一真空隔離室22a、一基板加熱室25、一漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室20a、一漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室20b、以及一真空隔離室22b。真空隔離室22a連接至基板加熱室25；基板加熱室25連接至膜形成室20a；膜形成室20a連接至膜形成室20b；且膜形成室20b連接至真空隔離室22b。閘閥26a到26f係用來連接部份的室，如此每個室可單獨地維持在一真空狀態。請注意膜形成室20a到20b之每一者都與第1A圖的膜形成室10a到10c有相同結構。此外，基板加熱室25與第1A圖的基板加熱室15有相同結構。基板係往第1B圖中箭頭指示的唯一方向傳送，且基板的入口跟出口是不同的。不同於第1A圖的單晶圓多室膜形成設備，其沒有傳送室，因此可減少路徑。請注意膜形成室、真空隔離室和基板加熱室之數量不限定於上述數量，且可依據空間配置或處理來決定其適當數量。例如，可省略膜形成室20b，或可提供連接至膜形成室20b的一第二或第三膜形成室。
在室溫下的膜形成中，進入一膜中的氫氣量估計是在膜形成室中之氫氣量的102到104倍。有鑑於此，必須盡量減少在膜形成室中的氫氣。
特別地，由於膜形成室之漏損率小於或等於1×10-10 Pa‧m3/sec，因此可減少在膜形成期間進入一膜的氫氣。
漏損大致可分類為外部漏損和內部漏損。外部漏損係指從一真空系統的外部通過一微小孔或因密封不完全而流入氣體。內部漏損係因在一真空系統中通過一隔板，如一閘閥，而造成的漏損，或由於從一內部構件所釋出的氣體。為了使漏損率小於或等於1×10-10 Pa‧m3/sec，必須從外部漏損和內部漏損兩方面進行測量。
例如，膜形成室的一開/關部份最好係用一金屬墊片來密封。關於此金屬墊片，最好係使用一覆蓋氟化鐵、氧化鋁、或氧化鉻之金屬材料。金屬墊片實現比一O型環更高的附著力，並可減少外部漏損。又，藉由使用一種覆蓋氟化鐵、氧化鋁、氧化鉻、或在鈍態下的類似化合物之金屬材料，可抑制從金屬墊片所產生的內含氫氣之釋出氣體，如此可減少內部漏損。
使用鋁、鉻、鈦、鋯、鎳或釩來作為形成膜形成設備的一構件，其中內含氫氣的釋出氣體量較少。可使用一覆蓋上述材料且內含鐵、鋁、鎳等之合金材料。內含鐵、鋁、鎳等之合金材料可抗熱並適用於處理。此處，當藉由磨光來減少表面積而減少構件的表面不均勻性時，可減少釋出氣體。
或者，可用氟化鐵、氧化鋁、或氧化鉻等來覆蓋膜形成設備的上述構件。
膜形成設備的構件最好盡量只用一種金屬材料來形成。例如，在此例中提供一由石英等形成的視窗，最好係用氟化鐵、氧化鋁、氧化鉻等薄薄地覆蓋一表面，以便抑制釋出氣體。
此外，膜形成氣壓係小於或等於0.8 Pa，最好係小於或等於0.4 Pa，且在膜形成期間，靶材和基板之間的距離係小於或等於40mm，最好係小於或等於25mm，如此可減少一濺射粒子和另一個濺射粒子、氣體分子或離子之碰撞頻率。亦即，依據膜形成氣壓，應該要使靶材和基板之間的距離比濺射粒子、氣體分子或離子之平均自由路徑更短。例如，當氣壓為0.4 Pa且溫度為25℃(絕對溫度為298K)時，氬分子的平均自由路徑為28.3mm，氧分子的平均自由路徑為26.4mm，氫分子的平均自由路徑為48.7mm，水分子的平均自由路徑為31.3mm，氦分子的平均自由路徑為57.9mm，以及氖分子的平均自由路徑為42.3mm。請注意兩倍的氣壓會減半平均自由路徑，且兩倍的絕對溫度會加倍平均自由路徑。
這裡要介紹可在膜形成氣體之前提供氣體精煉機。此時，在氣體精煉機及膜形成室之間的一管路長度係小於或等於5m，最好係小於或等於1m。當管路長度小於或等於5m或小於或等於1m時，可因此減少由管路釋出氣體之影響。
此外，最好使用一內部以氟化鐵、氧化鋁、氧化鉻等覆蓋的金屬管路來作為膜形成氣體之管路。使用上述管路，內含氫氣之釋放氣體量會很少，且例如與一SUS316L-EP管路相比，可減少進入膜形成氣體之雜質。再者，最好使用一高性能超小型金屬墊片接頭(一UPG接頭)來作為管路之接頭。此外，與使用樹脂等的結構相比，最好採用管路的所有材料皆為金屬材料之結構，其可降低所產生的釋出氣體或外部漏損之影響。
最好在適當組合下使用一低真空泵，如一乾燥泵，及一高真空泵，如一濺射離子泵、一渦輪分子泵或一低溫泵，來進行膜形成室的抽真空作用。渦輪分子泵對抽真空一大型分子有很好的能力，然而對抽真空氫氣或水之能力較低。因此，組合有高度能力抽真空水的一低溫泵和有高度能力抽真空氫氣的一濺射離子泵是有效率的。
由於被吸附，存在於膜形成室的一被吸附物雖不會影響膜形成室中的氣壓，但在膜形成室被抽真空時，被吸附物便導致氣體釋出。因此，雖然漏損率及抽真空率不具關聯性，但盡量解吸存在於膜形成室之被吸附物以及事先利用一具高抽真空能力的泵進行抽真空作用仍是重要的。請注意膜形成室可受到烘烤以促進解吸被吸附物。藉由烘烤處理，被吸附物之解吸率可增加大約十倍。烘烤處理應該在大於或等於100℃且小於或等於450℃的溫度下進行。此時，當在引進一惰性氣體期間而排除被吸附物時，會更增加水的解吸率，其很難僅藉由抽真空來解吸。請注意藉著在與烘烤的溫度大致相同之溫度下來加熱欲被引進的惰性氣體，便可更增加被吸附物之解吸率。此外，藉由與烘烤同時進行的虛擬膜形成，也可更增加被吸附物之解吸率。此處，虛擬膜形成係指藉由濺射而在一虛擬基板上形成膜，在其中有一膜沉積在虛擬基板和一膜形成室之內壁上，如此便將膜形成室中的雜質和膜形成室內壁上的被吸附物限制在此膜中。關於此虛擬基板，最好係使用會釋出較小氣體量之材料，例如，可使用與基板100相同的材料。
藉由使用上述膜形成設備來形成一氧化物半導體膜，可抑制氫氣進入此氧化物半導體膜中。此外，藉由使用上述膜形成設備來形成與氧化物半導體膜接觸的膜，可抑制氫氣從與氧化物半導體接觸的一膜中進入氧化物半導體膜。因此，可製造出電子特性為高可靠性及低變異性之半導體裝置。
(實施例2)
在本實施例中，將說明一種使用一具少量氫氣進入的膜形成方法來製造一半導體裝置的方法，其有關於第3A圖到第3C圖、第4A圖和第4B圖、第5A圖到第5C圖、第6A圖到第6E圖、及第7A圖到第7E圖。
在第3A圖到第3C圖中，為根據本發明之一實施例之半導體裝置的一頂閘頂部接觸型之電晶體151的上視圖及剖面圖。此處，第3A圖係一上視圖，第3B圖係一沿著第3A圖的A-B線之剖面圖，且第3C圖係一沿著第3A圖的C-D線之剖面圖。請注意在第3A圖中，為了簡要起見而省略薄膜電晶體151的一些元件(例如，一閘極絕緣膜112)。
在第3A圖到第3C圖中的電晶體151包括一基板100、一在基板100上的絕緣膜102、一在絕緣膜102上的氧化物半導體膜106、在氧化物半導體膜106上提供的一源極108a和一汲極108b、一覆蓋在源極108a和汲極108b上且部份與氧化物半導體膜106接觸的閘極絕緣膜112、以及一在氧化物半導體膜106上之閘極114，其中閘極絕緣膜112係插入氧化物半導體膜106和閘極114之間。
雖然沒有特別限制基板100的材料等性質，但必須至少具有足夠的抗熱能力以禁得起後續進行的熱處理。例如，可使用一玻璃基板、一陶瓷基板、一石英基板、一藍寶石基板等作為基板100。也可使用任何一個下列基板：由矽、碳化矽等製成的一單晶體半導體基板或一多晶體半導體基板；由矽鍺等製成的一複合半導體基板；一SOI基板等等。這些之任何一個更設有一半導體元件可用來作為基板100。
可使用一彈性基板作為基板100。在此例中，一電晶體可直接形成在彈性基板上。請注意為了在彈性基板上設有一電晶體，也可使電晶體在一非彈性基板上形成，且隨後分開並轉印此電晶體到一作為基板100的彈性基板。在此例中，在基板100和電晶體之間最好提供一間隔。
至於絕緣膜102的材料可使用一單層或一氧化矽、氮氧化矽、氮化矽、氮化矽氧化物、氧化鋁、氮化鋁等的堆疊。例如，絕緣膜102有一氮化矽膜和氧化矽膜之堆疊結構，如此可防止濕氣從基板等進入電晶體151。當絕緣膜102有一堆疊結構時，與氧化物半導體膜106接觸之側邊上的膜最好是一藉由加熱來釋出氧氣(例如，氧化矽、氮氧化矽、或氧化鋁)的絕緣膜；藉此，便可從絕緣膜102供應氧氣到氧化物半導體膜106，並有可能降低氧化物半導體膜106之氧氣不足以及在絕緣膜102和氧化物半導體膜106之間的介面狀態密度。氧化物半導體膜106之氧氣不足會導致臨界電壓朝反方向偏移，且在絕緣膜102和氧化物半導體膜106之間的介面狀態密度會減少電晶體之可靠性。請注意絕緣膜102係作為電晶體151的一基底膜。
請注意此處的氮氧化矽係指一種具有氧含量高於氮含量之組合的材料，當它們藉由拉塞福背向散射分析(RBS)和氫氣正向散射分析(HFS)測量時，最好係一種具備下列組合範圍的材料：50at.%到70at.%的氧；0.5at.%到15at.%的氮；25at.%到35at.%的矽；及0at.%到10at.%的氫。此外，氮化矽氧化物係指一種具有氮含量高於氧含量之組合的材料，當它們藉由RBS和HFS測量時，最好係一種具備下列組合範圍的材料：5at.%到30at.%的氧；20at.%到55at.%的氮；25at.%到35at.%的矽；及10at.%到30at.%的氫。請注意當氮氧化矽或氮化矽氧化物內含的原子總量為100at.%時，氮、氧、矽和氫的百分比含量會落在上述範圍之內。
“藉由加熱來釋出氧氣的絕緣膜”係指當利用TDS(熱解吸光譜學)分析來轉成氧原子時，一種釋出的氧氣量大於或等於1.0×1018atoms/cm3的絕緣膜，最好係大於或等於1.0×1020atoms/cm3，更好係大於或等於3.0×1020 atoms/cm3。
這裡，將說明藉由使用TDS分析來轉成氧原子以測量釋出的氧氣量之方法。
在TDS分析中釋出的氣體量係與一光譜之積分值成正比。因此，從一絕緣膜之光譜的積分值及一標準樣本的參考值之間的比率可計算出釋出的氣體量。一標準樣本的參考值係指在一樣本中之一預定原子之密度與一光譜之積分值的比率。
例如，根據具有一矽晶圓的TDS分析結果以及絕緣膜的TDS分析結果之數學式1，其中此矽晶圓為在一預定密度中內含氫氣的標準樣本，可發現從一絕緣膜釋出之氧分子量(NO2)。此處，由TDS分析而得到之所有含大量32的光譜係被認為來自於一氧分子。已知CH3OH係一種含大量32之氣體，但其被認定不太可能存在而不列入考慮。此外，一包括具有大量為氧原子之同位素之17或18的氧原子之氧分子，也沒有被列入考慮，因為這樣的分子之比例在自然世界中是最少的。
NO2=NH2/SH2×SO2×α　(數學式1)
NH2係藉由將從標準樣本解吸出的氫分子量轉換成密度所得到的數值。當標準樣本受到TDS分析時，SH2係一光譜之積分值。此處，標準樣本之參考值係設為NH2/SH2。當絕緣膜受到TDS分析時，SO2係一光譜之積分值。α係一在TDS分析中影響光譜強度的係數。請參考日本公開專利申請書第H6-275697號對於數學式1的詳細說明。請注意，從上述絕緣膜釋出的氧氣量係以ESCO Ltd.,EMD-WA1000S/W生產的熱解吸光譜設備來測量，其使用內含1×1016atom/cm3氫原子之矽晶圓作為標準樣本。
此外，在TDS分析中，測出部份的氧氣為一氧原子。從氧分子之電離率可計算出氧分子和氧原子之間的比率。請注意，因為上述α值包括氧分子之電離率，故透過估計所釋出之氧分子量也可估計所釋出之氧原子量。
請注意NO2係釋出的氧分子量。對於絕緣膜，當釋出的氧氣被轉成氧原子時，為釋出的氧分子量之兩倍。
在上述結構中，藉由加熱來釋出氧氣的絕緣膜可為過氧化矽(SiOX(X>2))。過氧化矽(SiOX(X>2))係指一種每單位體積中氧原子量大於兩倍矽原子量的材料。每單位體積的矽原子量和氧原子量係為藉由拉塞福背向散射分析測量出的數值。
下列任何一個材料都可用來作為氧化物半導體膜的材料：一以In-Sn-Gn-Zn-O為基礎的材料，其為四個金屬元素的金屬氧化物；一以In-Ga-Zn-O為基礎的材料、一以In-Sn-Zn-O為基礎的材料、一以In-Al-Zn-O為基礎的材料、一以Sn-Ga-Zn-O為基礎的材料、一以Al-Ga-Zn-O為基礎的材料、以及一以Sn-Al-Zn-O為基礎的材料，其皆為三個金屬元素的金屬氧化物；一以In-Zn-O為基礎的材料、一以Sn-Zn-O為基礎的材料、一以Al-Zn-O為基礎的材料、一以Zn-Mg-O為基礎的材料、一以Sn-Mg-O為基礎的材料、和一以In-Mg-O為基礎的材料、以及一以In-Ga-O為基礎的材料，其皆為兩個金屬元素的金屬氧化物；一以In-O為基礎的材料；一以Sn-O為基礎的材料；一以Zn-O為基礎的材料等等。此外，上述每個材料可包括SiO2。此處，例如，一以In-Ga-Zn-O為基礎的材料意指一內含銦(In)、鎵(Ga)、鋅(Zn)的氧化膜，且沒有特別地限制其成分比率。又，以In-Ga-Zn-O為基礎的氧化物半導體可內含除了In、Ga和Zn之外的元素。
此外，氧化物半導體膜係使用一種由化學式InMO3(ZnO)m(m>0)所表現之材料的薄膜來形成。此處，M表示一個或多個從Ga、Al、Mn和Co選出的金屬元素。例如，Ga、Ga和Al、Ga和Mn、Ga和Co等皆可作為M。
在氧化物半導體膜中，能隙應大於或等於3 eV，最好係大於或等於3 eV且小於3.6 eV。此外，電子親合性應大於或等於4 eV，最好係大於或等於4 eV且小於4.9 eV。再者，在這樣的材料中，從一供體或一受體獲得的載子濃度應該要小於1×1014cm-3，最好係小於1×1011cm-3。此外，在氧化物半導體膜中，氫濃度應該要小於1×1018cm-3，最好係小於1×1016cm-3。在一包括上述氧化物半導體膜的薄膜電晶體中，如一活性層，截止態的電流可採用一極低值1 zA(10-21安培，10-21A)。
閘極絕緣膜112可與絕緣膜102有相同結構。在此例中，考量到作為電晶體之閘極絕緣膜之功能，可使用一種具有一高介電常數的材料，如氧化鉿或氧化鋁。此外，考量到一閘極耐受電壓或在氧化物半導體和閘極絕緣膜之間的介面狀態等，可在氧化矽、氮氧化矽或氮化矽上堆疊一種具高介電常數的材料，如氧化鉿或氧化鋁。
更可在電晶體151上提供一防護性絕緣膜。此防護性絕緣膜可與絕緣膜102有相同結構。此外，為了電性連接源極108a或汲極108b至一線路，可於絕緣膜102、閘極絕緣膜112等中形成一開口。更可在氧化物半導體膜106下方提供一第二閘極。請注意氧化物半導體膜106最好，但並非一定，係被處理成一島型。
此外，可提供一作為一源極區或一汲極區的導電氧化膜，以便作為在氧化物半導體膜106和源極108a之間以及在氧化物半導體膜106和汲極108b之間的暫存區。
在第4A圖中，在氧化物半導體膜106和源極108a之間重疊的部份提供一暫存區128a，且在氧化物半導體膜106和汲極108b之間重疊的部份提供一暫存區128b。
在第4B圖中，提供暫存區128a和暫存區128b來接觸源極108a和汲極108b的下部份。
氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，其縮寫為ITO)、氧化銦-氧化鋅(In2O3-ZnO)、或任何一個內含氧化矽的金屬氧化物材料可用於導電氧化膜。
藉由在氧化物半導體膜106和源極108a之間以及在氧化物半導體膜106和汲極108b之間提供導電氧化膜來作為源極區或汲極區，便可能減少在源極區和氧化物半導體膜106之間以及在汲極區和氧化物半導體膜106之間的接觸電阻，如此電晶體151就可高速運作。
第4A圖和第4B圖中的暫存區之功能並無不同，其說明了依據形成方法而有不同形式之範例。
第5A圖到第5C圖說明電晶體之剖面結構，其不同於電晶體151之結構。
在第5A圖中說明的電晶體152在某些部份與電晶體151相同，它們都包括絕緣膜102、氧化物半導體膜106、源極108a、汲極108b、閘極絕緣膜112以及閘極114。電晶體152與電晶體151不同的是氧化物半導體膜106之位置係連接至源極108a和汲極108b。亦即，在電晶體152中，源極108a和汲極108b係接觸氧化物半導體膜106之下部份。其他元件與第1A圖和第1B圖中的電晶體151相同。
此外，可提供一作為源極區和汲極區之導電氧化膜來當成氧化物半導體膜106和源極108a之間以及氧化物半導體膜106和汲極108b之間的暫存區。
在第5B圖中，於氧化物半導體膜106和源極108a之間重疊的部份提供了一暫存區128a，且於氧化物半導體膜106和汲極108b之間重疊的部份提供了一暫存區128b。請注意，雖未說明，可提供暫存區128a和暫存區128b，以擁有與源極108a和汲極108b具相同形式的一上表面。
第5C圖中，係在源極108a下方直接提供暫存區128a，且在源極108b下方直接提供暫存區128b。在此例中，暫存區128a的側邊部份和暫存區128b的側邊部份皆為用來電性連接至氧化物半導體膜106之區域。
現在將使用第6A圖到第6E圖來說明第3A圖到第3C圖中的電晶體151之製程之範例。請注意，在此實施例中，膜形成和熱處理或電漿處理盡可能在一真空狀態下連續地進行(在原處)。首先，說明在第1A圖中使用膜形成設備的過程。
首先，引進基板100至真空隔離室12a。接著，將基板100傳送至基板加熱室15，並透過在基板加熱室15中的第一熱處理、電漿處理等程序來排除基板100所吸附的氫氣。這裡，係於一惰性氣體、一減壓氣體或一乾空氣氣體中並在一大於或等於100℃且小於基板之應變點的溫度下進行第一熱處理。另外，係使用稀有氣體、氧、氮、或氧化氮(例如，氧化亞氮、一氧化氮或二氧化氮)來用於電漿處理。之後，基板100便傳送至漏損率小於或等於1×10-10 Pa‧m3/sec的膜形成室10a，並藉由一濺射法來形成厚度大於或等於50nm且小於或等於500nm的絕緣膜102，最好係大於或等於200nm且小於或等於400nm(見第6A圖)。接著，將基板100傳送至基板加熱室15之後，便於一惰性氣體、一減壓氣體或一乾空氣氣體中並在一大於或等於150℃且小於或等於280℃的溫度下進行第二熱處理，最好係大於或等於200℃且小於或等於250℃。透過第二熱處理，可排除基板100和絕緣膜102中的氫氣。請注意第二熱處理係在可移除絕緣膜102中的氫氣，但盡可能減少氧氣釋出之溫度下進行。隨後，將基板100傳送至漏損率小於或等於1×10-10 Pa‧m3/sec的膜形成室10b，且藉由一濺射法來形成氧化物半導體膜。然後，將基板100傳送至基板加熱室15之後，便可於一惰性氣體、一減壓氣體或一乾空氣氣體中並在一大於或等於250℃且小於或等於470℃的溫度下進行第三熱處理，如此在絕緣膜102提供氧氣到氧化物半導體膜期間，便排除了氧化物半導體膜中的氫氣。請注意第三熱處理係在比第二熱處理高5℃以上的溫度下進行。藉著以這樣的方式來使用第1A圖的膜形成設備，可在膜形成期間持續進行較少氫氣進入的製程。
接著，係說明使用第1B圖中的膜形成設備之如上述過程之相同過程。
首先，引進基板100至真空隔離室22a。接著，將基板100傳送至基板加熱室25，並透過在基板加熱室25中的第一熱處理、電漿處理等程序來排除基板100所吸附的氫氣。這裡，係於一惰性氣體、一減壓氣體或一乾空氣氣體中並在一大於或等於100℃且小於或等於基板之應變點的溫度下進行第一熱處理。另外，係使用稀有氣體、氧、氮、或氧化氮(例如，氧化亞氮、一氧化氮或二氧化氮)來用於電漿處理。之後，基板100傳送至漏損率小於或等於1×10-10 Pa‧m3/sec的膜形成室20a，並藉由一濺射法來形成厚度為300nm的絕緣膜102(見第6A圖)。接著，基板100傳送至漏損率小於或等於1×10-10 Pa‧m3/sec的膜形成室20b，並藉由一濺射法來形成厚度為30nm之氧化物半導體膜。藉由以這樣的方式來使用第1B圖的膜形成設備，可在膜形成期間持續進行較少氫氣進入的製程。
此處，在基板加熱室15或基板加熱室25中，藉由使用GRTA處理，便可能在短時間內進行高溫熱處理，其中係將基板放進一已加熱惰性氣體中，如此可增進生產率。此外，即使在溫度超過基板之溫度上限的情況下，仍可使用GRTA處理。請注意在處理期間，可將惰性氣體切換成一氧化氣體。透過在氧化氣體中的熱處理，可填補氧化物半導體膜中氧氣的不足並降低由於氧氣不足所造成在一能隙中的缺陷程度。
氧化物半導體膜之厚度最好係大於或等於3nm且小於或等於50nm。這是因為，若氧化物半導體膜太厚(例如，厚度大於或等於100nm)，則會增加短通道效應的作用而可能會正常地導通一小型電晶體。
在此實施例中，係使用一以In-Ga-Zn-O為基礎的氧化物靶材來形成氧化物半導體膜。
例如，可使用一種內含成分比為1：1：1(莫耳比)的In2O3、Ga2O3和ZnO之氧化物靶材來作為以In-Ga-Zn-O為基礎的氧化物靶材。請注意靶材的材料及之成份比並不以上述為限。例如，也可使用一種內含成分比為1：1：2(莫耳比)的In2O3、Ga2O3和ZnO之氧化物靶材。
氧化物靶材的相對密度係大於或等於90%並小於或等於100%，最好係大於或等於95%並小於或等於100%。這是因為，藉著使用有一高相對密度的氧化物靶材，已形成的氧化物半導體膜便可為一稠密膜。
在內含一稀有氣體和氧氣等的一稀有氣體空氣、一氧化物氣體和一混合氣體之下，可進行氧化物半導體膜之形成。
例如，氧化物半導體膜可在下列情況下形成：基板和靶材之間的距離為60mm；氣壓為0.4 Pa；直流(DC)電力為0.5kW；且膜形成氣體為一內含氬和氧(氧氣流率為33%)的混合氣體。請注意最好使用一脈衝DC濺射法，因為可減少在膜形成中產生的粉末基板(亦係指粒子或灰塵)並可統一膜的厚度。基板溫度係大於或等於100℃且小於或等於400℃。透過加熱基板100來進行膜形成，可減少在氧化物半導體膜中的過多氫氣以及其他雜質之濃度。另外，可減少因濺射所造成的損害。此外，氧氣便從絕緣膜102釋出，並可降低氧化物半導體膜中氧氣的不足以及絕緣膜102與氧化物半導體膜之間的介面狀態密度。
在基板100暴露在空氣中之後，氧化物半導體膜可受到第三熱處理。透過第三熱處理，可排除氧化物半導體膜中過多的氫氣並可使氧化物半導體膜之結構有條理。第三熱處理的溫度係大於或等於100℃且小於或等於650℃或小於基板之應變點，最好係大於或等於250℃且小於或等於600℃，且大於或等於250℃且小於或等於450℃會更好。熱處理係在一氧化氣體或一惰性氣體中進行。此外，氧氣便從絕緣膜102釋出，並可降低氧化物半導體膜中氧氣的不足以及絕緣膜102與該氧化物半導體膜之間的介面狀態密度。
第三熱處理可以下列方法進行，例如，將一欲被加熱的物件引進至一個使用一電阻加熱器等之電爐，並在一氮氣中以350℃的溫度加熱一小時。在此熱處理期間，氧化物半導體膜沒有暴露於空氣中，如此可防止水或氫氣進入。
請注意用於第三熱處理的設備不限定為一電爐，亦可使用另一種設備，其藉由一如一已加熱氣體的媒介傳來的熱傳導或熱輻射來加熱一欲被處理的物件，例如，可使用一RTA設備。
附帶一提，在隨後過程中，可對基板100重覆進行與第三熱處理相同的熱處理。
請注意氧化氣體係指一種氧化氣體之空氣(例如，一氧氣、一臭氧或一氧化氮)，且最好不包括氫氣等。例如，欲被引進的氧化氣體之純度係8N(99.999999%)以上，最好係9N(99.9999999%)以上。可使用混合一惰性氣體的氧化氣體來作為上述氧化的空氣，其內含濃度至少10ppm以上的氧化氣體。
接著，處理氧化物半導體膜以形成島型氧化物半導體膜106(見第6B圖)。
在氧化物半導體膜上形成一所欲形狀之光罩之後，會以蝕刻來處理氧化物半導體膜106。藉由如微影光刻的方法可形成光罩。或是，藉由如一噴墨法的方法可形成光罩。
接下來，在絕緣膜102和氧化物半導體膜106上產生一用來形成源極和汲極的導電膜(包括一以相同膜形成的線路)，並處理此導電膜以形成源極108a和汲極108b(見第6C圖)。請注意電晶體之通道長度L可由在此形成的源極108a和汲極108b兩者的邊緣部份之間的距離來決定。
例如，可使用一種內含鋁、鉻、銅、鉭、鈦、鉬和鎢之其一者元素的金屬膜，或一種包括上述任何元素作為主要成分的金屬氮化物膜(例，一氮化鈦膜、一氮化鉬膜、或一氮化鎢膜)來作為用於源極108a和汲極108b的導電膜。可使用含有高熔點金屬膜的結構，如鈦、鉬、或鎢，或使用在一鋁、銅等的金屬膜之上下其中一側或上下兩側上堆疊一種任何這些元素的金屬氮化物膜(例如，一氮化鈦膜、一氮化鉬膜、或一氮化鎢膜)之結構。請注意作為源極108a和汲極108b的導電膜可與第一實施例中描述的設備一起形成。
用於源極108a和汲極108b的導電膜可使用一導電金屬氧化物來形成。可使用In2O3、SnO2、ZnO、ITO、In2O3-ZnO、或任何包括矽或氧化矽的金屬氧化物之材料來作為導電金屬氧化物。
使用一抗蝕光罩來蝕刻可處理導電膜。在形成用於蝕刻的抗蝕光罩期間，最好係使用紫外線、一KrF雷射光、一ArF雷射光等來進行曝光。
請注意此例中因進行曝光，因此通道長度L係小於25nm，例如，最好係使用具幾毫微米到幾十倍毫微米的極短波長之極紫外線作為在抗蝕光罩之形成期間的曝光。在極紫外線之曝光下，解析度高且聚焦深度大。因此，可減少之後形成的電晶體之通道長度L，並增加電路之運作速度。
此外，以一種所謂多色調光罩形成的一抗蝕光罩可用來蝕刻。因為以一多色調光罩所形成的抗蝕光罩具有多個厚度且藉著灰化作用可進一步地改變形狀，所以抗蝕光罩可在多個用於不同模型的抗蝕步驟中使用。因此，藉著一多色調光罩，便可形成一對應於至少兩種以上不同模型的抗蝕光罩；亦即，可簡化過程。
請注意，在導電膜之蝕刻作用下，部份的氧化物半導體膜106可能被蝕刻成一具有一凹槽部份(一凹下部份)的氧化物半導體膜。
請注意可提供一作為源極區和汲極區的導電氧化膜，以便作為在氧化物半導體膜106和源極108a之間以及在氧化物半導體膜106和汲極108b之間的暫存區。
在此例中，形成了氧化物半導體膜和導電氧化膜的堆疊，並在一微影光刻步驟中處理氧化物半導體膜和導電氧化膜的堆疊形狀，以形成島型氧化物半導體膜106和島型導電氧化膜。在氧化物半導體膜106和導電氧化膜上形成源極108a和汲極108b之後，便可藉由將導電氧化膜與源極108a和汲極108b蝕刻成一光罩並將其劃分成源極區及汲極區之方法來形成暫存區。
或者，導電氧化膜係形成於氧化物半導體膜106之上，一導電膜亦形成於此處，且導電氧化膜和導電膜會在一微影光刻步驟中被處理，如此便形成了作為源極區和汲極區的暫存區，其與源極108a和汲極108b的下部份接觸。
作為導電氧化膜的膜形成方法，係採用一濺射法、一真空蒸發法(例如，一電子束蒸法)、一電弧離子鍍膜法或一噴霧法。
接著，形成閘極絕緣膜112以便覆蓋源極108a及汲極108b並接觸部份的氧化物半導體膜106(見第6D圖)。
請注意在閘極絕緣膜112形成之前，可進行使用一氧化氣體的電漿處理，如此氧化了氧化物半導體膜106的曝露表面並填補氧氣的不足。當進行時，電漿處理最好係在不曝露在空氣中，並接在形成與部份氧化物半導體膜106接觸的閘極絕緣膜112之後進行。
閘極絕緣膜112會具有與基底絕緣膜102相同的結構。閘極絕緣膜112的總厚度最好係大於或等於1nm且小於或等於300nm，更好係大於或等於5nm且小於或等於50nm。由於閘極絕緣膜112的厚度大，一短通道效應便更強且臨界電壓更容易朝反方向偏移。此外，發現由於一隧道電流使得漏損率會在閘極絕緣膜之厚度為5nm以下時增加。請注意閘極絕緣膜112可與第一實施例中描述的設備一起形成。
之後，藉由一微影光刻步驟來形成和處理一導電膜，以形成閘極114(見第6E圖)。可使用一金屬材料，如鉬、鈦、鉭、鎢、鋁、銅、釹、鈧、或具有任何這些金屬材料的氮化物、或任何內含任何這些金屬材料作為主要成分的合金金屬，來形成閘極114。請注意閘極114可具有一單層結構或一堆疊結構。
經過上述過程，便形成電晶體151。
接著，參考第7A圖到第7E將描述第5A圖中說明的電晶體152的製程之範例。請注意，在此實施例中，描述係使用用於在第1A圖中的膜形成設備之製造方法。
首先，將基板100從基板供應室11傳送至真空隔離室12a。接著，通過真空隔離室12a和傳送室13將基板100傳送至基板加熱室15，並透過在基板加熱室15中的第一熱處理、電漿處理等來排除基板100吸附的氫氣。之後，通過傳送室13將基板100傳送至漏損率小於或等於1×10-10 Pa‧m3/sec之膜形成室10c，並藉由一濺射法來形成厚度為300nm之絕緣膜102(見第7A圖)。之後，便形成導電膜。
從膜形成設備中暫時取出基板，藉由一微影光刻步驟來處理導電膜，以形成源極108a和汲極108b(見第7B圖)。
請注意可提供一個作為源極區和汲極區的導電氧化膜，以便當作在絕緣膜102和源極108a之間以及在絕緣膜102和汲極108b之間的暫存區。
在此例中，係在絕緣膜102上形成導電氧化膜和導電膜的堆疊，並在一微影光刻步驟中處理導電氧化膜和導電膜的堆疊形狀，以形成作為源電極108a和漏電極108b的暫存區，其下部分係與源電極108a和漏電極108b接觸。
或者，可在絕緣膜102上形成導電膜和導電氧化膜的堆疊，並在一微影光刻步驟中處理之，如此便形成作為源極108a和汲極108b的暫存區，其接觸源極108a和汲極108b之上部份。
接著，將基板100從基板供應室11傳送至真空隔離室12a。接著，通過真空隔離室12a和傳送室13將基板100傳送至基板加熱室15，並透過在基板加熱室15中的第一熱處理、電漿處理等來排除基板100吸附的氫氣。之後，通過傳送室13將基板100傳送到漏損率小於或等於1×10-10 Pa‧m3/sec的膜形成室10b，並藉由一濺射法來形成氧化物半導體膜。藉著以這樣的方式來使用第1A圖中的膜形成設備，可在膜形成期間持續進行較少氫氣進入的製程。
接著，處理氧化物半導體膜以形成島型氧化物半導體膜106(見第7C圖)。之後，可進行與用於電晶體151相同的第一熱處理。
請注意在此例中，形成了分別作為源極區和汲極區的暫存區，其係與源極108a和汲極108b的上部份接觸，在氧化物半導體膜106的處理期間也可能處理暫存區。甚至在此例中，儘管改變了剖面之最終形狀，暫存區的功能也不會改變。
接著，形成閘極絕緣膜112以便覆蓋氧化物半導體膜106並接觸部份的源極108a和汲極108b(見第7D圖)。
之後，藉由一微影光刻步驟形成和處理一導電膜，以形成閘極114(見第7E圖)。
經過上述過程，便形成電晶體152。
如上所述，根據本實施例，便可提供一使用具低變異之電子特性的氧化物半導體之半導體裝置。又，可提供一具高可靠性的半導體裝置。
在本實施例中描述的結構和方法可適當地與在其他實施例中描述的任何一個結構和方法作結合。
(實施例3)
將使用第8A圖到第8C圖來描述一種用於一氧化物半導體膜的膜形成方法，其可用於第二實施例中的一電晶體之一半導體膜。
本實施例的氧化物半導體膜具有一堆疊結構，包括一第一結晶氧化物半導體膜及在其上方之一第二結晶氧化物半導體膜，其中第二結晶氧化物半導體膜係比第一結晶氧化物半導體膜厚。
首先，在基板100上形成絕緣膜102。
接著，在絕緣膜102上形成一厚度大於或等於1nm且小於或等於10nm的第一結晶氧化物半導體膜。係使用一濺射法來形成第一結晶氧化物半導體膜。在膜形成期間，基板溫度係大於或等於100℃且小於或等於400℃。
在此實施例中，在一只有氧氣、只有氬氣或氧氣和氬氣的氣體中，對一氧化物半導體使用一靶材(使用一靶材於一以In-Ga-Zn-O為基礎的氧化物半導體，其內含比例為1：1：2[莫耳比]的In2O3、Ga2O3和ZnO)來形成厚度為5nm的第一氧化物半導體膜，這裡基板和靶材之間的距離為60mm，基板溫度為200℃，氣壓為0.4 Pa，且直流(DC)電源為0.5kW。
接著，將在放置了基板的膜形成室中的氣體設成氮氣或乾空氣，並進行第一結晶化熱處理。第一結晶化熱處理之溫度係大於或等於400℃且小於或等於750℃。藉由第一結晶化熱處理便形成一第一結晶氧化物半導體膜116a(見第8A圖)。
依據第一結晶化熱處理之溫度，第一結晶化熱處理便使一膜表面被結晶化且逐漸從膜的表面往內部結晶；於是，便獲得對準晶體的c軸。藉由第一結晶化熱處理，便增加膜表面中鋅和氧的比例，且在最外層表面上，形成一或多層包括鋅和氧且有一六角型之上平面的石磨片型之二維晶體；層數會往厚度方向增加以互相重疊。藉著增加第一結晶化熱處理之溫度，便繼續從表面到內部，並從內部到底部增加結晶體。
藉由第一結晶化熱處理，絕緣膜102之氧氣被擴散至絕緣膜102和第一結晶氧化物半導體膜116a之間的介面或此介面周圍(距離介面正負5nm內)，如此可減少第一結晶氧化物半導體膜中以及絕緣膜102與第一結晶氧化物半導體膜116a之間的介面狀態的氧空缺。
接著，在第一結晶氧化物半導體膜116a上形成一厚度大於10nm的第二結晶氧化物半導體膜。在第二結晶氧化物半導體的形成中，係使用一濺射法，且基板溫度係大於或等於100℃且小於或等於400℃。在膜形成期間以大於或等於100℃且小於或等於400℃的基板溫度，便可將前體放置在氧化物半導體膜中，其中此氧化物半導體膜係在第一結晶氧化物半導體膜的平面上形成並與其接觸，而可達到所謂的整齊有序。
在本實施例中，在一氧氣氣體、一氬氣氣體、或一混和氬和氧之氣體中，形成厚度為25nm的第二氧化物半導體膜，此情形中係對一氧化物半導體使用一靶材(使用一靶材於一以In-Ga-Zn-O為基礎的氧化物半導體，其內含比例為1：1：2[莫耳比]的In2O3、Ga2O3和ZnO)，這裡的基板和靶材之間距離為60mm，基板溫度為400℃，氣壓為0.4 Pa，且直電(DC)電源為0.5kW。
接著，進行第二結晶化熱處理。第二結晶化熱處理之溫度係大於或等於400℃且小於或等於750℃。一第二結晶氧化物半導體膜116b係藉由第二結晶化熱處理來形成(見第8B圖)。此處，第二結晶化熱處理最好是在一氮氣氣體、一氧氣氣體或一混合氬和氧的氣體中進行，如此可增加第二結晶氧化物半導體膜之密度，且可減少其中瑕疵的數量。藉由第二結晶化熱處理，結晶體便以第一結晶氧化物半導體膜116a為核心往厚度方向持續增加，亦即，結晶體從底部到內部持續增加；因此，便形成第二結晶氧化物半導體膜116b。
從氧化絕緣膜102之形成步驟到第二結晶化熱處理之步驟最好是在不暴露於空氣下而依序地進行。例如，應該使用第1A圖中說明的一膜形成設備之上視圖。最好控制膜形成室10a到10c、傳送室13、和基板加熱室15的氣體，以致幾乎不含氫氣和濕氣；在濕氣方面，例如，使用一露點為-40℃以下，最好係露點為-50℃以下的乾氮氣體。使用第1A圖中說明的膜形成設備之製造步驟程序舉例如下。首先通過真空隔離室12a和傳送室13將基板100從基板供應室11傳送至基板加熱室15；藉由在基板加熱室15中的真空烘烤等來排除附著於基板100的氫氣；接著通過傳送室13將基板100傳送至膜形成室10c；及在膜形成室10c中形成絕緣膜102。接著，在不暴露於空氣下，通過傳送室13將基板100傳送至膜形成室10a，並在膜形成室10a中形成厚度為5nm的第一氧化物半導體膜。接著，在不暴露於空氣下，通過傳送室13將基板100傳送至基板加熱室15，並進行第一結晶化熱處理。接著，通過傳送室13將基板100傳送至膜形成室10a，並在膜形成室10a中形成厚度為10nm的第二氧化物半導體膜。接著，通過傳送室13將基板100傳送至基板加熱室15，並進行第二結晶化熱處理。如上所述，藉由使用第1A圖說明之膜形成設備，便可在不暴露於空氣下進行一製程。此外，在形成絕緣膜102、第一結晶氧化物半導體膜、和第二結晶氧化物半導體膜的堆疊之後，在膜形成室10b中，在不暴露於空氣下使用一金屬靶材可在第二結晶氧化物半導體膜上產生一用來形成一源極和一汲極的導電膜。請注意第一結晶氧化物半導體膜和第二結晶氧化物半導體膜可在不同的膜形成室中形成，以增加輸出量。
接著，處理一包括第一結晶氧化物半導體膜116a和第二結晶氧化物半導體膜116b的氧化物半導體膜堆疊，以形成一包括島形氧化物半導體膜堆疊的氧化物半導體膜116(見第8C圖)。在此圖中，為了描述氧化物半導體膜的堆疊，係以一虛線來指出第一結晶氧化物半導體膜116a和第二結晶氧化物半導體膜116b之間的介面；然而，此介面實際上並不清楚，僅係為了容易理解而說明之。
在氧化物半導體膜的堆疊上形成一所欲形狀之光罩之後，可以蝕刻來處理氧化物半導體膜的堆疊。藉由如微影光刻的方法可形成上述光罩。或者，藉由如一噴墨法的方法可形成此光罩。
此外，藉由上述形成方法獲得的第一結晶氧化物半導體膜和第二結晶氧化物半導體膜之其中一個特色為它們都有c軸準線。請注意第一結晶氧化物半導體膜和第二結晶氧化物半導體膜既沒有一單晶體結構，也沒有一非晶體結構，且皆為具有c軸準線的結晶氧化物半導體(對準c軸的結晶(CAAC)氧化物半導體)。此外，部份的第一結晶氧化物半導體膜和第二結晶氧化物半導體膜包括一晶粒界面。
請注意第一結晶氧化物半導體膜和第二結晶氧化物半導體膜的每一者係使用一至少內含鋅的氧化物材料來形成，且可使用下列任何材料：四個金屬元素的氧化物，如一以In-Al-Ga-Zn-O為基礎之材料、及一以In-Sn-Ga-Zn-O為基礎之材料；三個金屬元素的氧化物，如一以In-Ga-Zn-O為基礎之材料、一以In-Al-Zn-O為基礎之材料、一以In-Sn-Zn-O為基礎之材料、一以Sn-Ga-Zn-O為基礎之材料、一以Al-Ga-Zn-O為基礎之材料、及一以Sn-Al-Zn-O為基礎之材料；兩個金屬元素的氧化物，如一以In-Zn-O為基礎之材料、一以Sn-Zn-O為基礎之材料、一以Al-Zn-O為基礎之材料、及一以Zn-Mg-O為基礎之材料；一以Zn-O為基礎之材料等等。再者，也可使用一以In-Si-Ga-Zn-O為基礎之材料、一以In-Ga-B-Zn-O為基礎之材料、及一以In-B-Zn-O為基礎之材料。此外，上述材料可包括SiO2。此處，例如，一以In-Ga-Zn-O為基礎之材料代表一包括銦(In)、鎵(Ga)和鋅(Zn)的氧化物，且沒有特別地限制其成分比率。又，以In-Ga-Zn-O為基礎之氧化物半導體可內含除了In、Ga和Zn之外的一元素。
並無限制在第一結晶氧化物半導體膜上形成第二結晶氧化物半導體膜之兩層結構，在形成第二結晶氧化物半導體膜之後，為了形成一第三結晶氧化物半導體膜，可藉由重複地進行膜形成過程和結晶化熱處理來形成三層以上的堆疊結構。
包括由上述膜形成方法所形成之氧化物半導體膜堆疊的氧化物半導體膜116可適當地用於一電晶體，此電晶體可被應用在本說明書所揭露的一半導體裝置(例如，第二實施例中的電晶體151或電晶體152)。
根據第二實施例的電晶體151中，其使用本實施例的氧化物半導體膜之堆疊作為氧化物半導體膜106，從氧化物半導體膜之一表面到另一表面上並無一電場，且電流沒有在氧化物半導體膜堆疊之厚度方向上流動(從一表面到另一表面；特別是，第3B圖中的垂直方向上)。電晶體有一個電流主要係沿著氧化物半導體膜堆疊之介面流動的結構；因此，即使當電晶體受到光照或即使當在電晶體上使用一偏壓溫度(BT)時，仍可抑制或降低電子特性的變質。
藉由使用一第一結晶氧化物半導體膜和一第二結晶氧化物半導體膜的堆疊，如同氧化物半導體膜116，可實現一具有穩定電子特性和高可靠性的電晶體。
本實施例可適當地與其他實施例中的任何結構結合。
(範例1)
在此例中，將描述一濺射設備之一膜形成室的啟動方法，其中此濺射設備為一膜形成設備，以及描述一在使用此膜形成室所形成的氧化物半導體膜中的氫濃度。
準備了六種樣本。藉由以下方法來準備樣本A、樣本B和樣本C。首先，在打開濺射設備之膜形成室接觸空氣之後，密封膜形成室，並使用一乾燥泵和一低溫泵來抽真空直到膜形成室的氣壓變成5×10-4 Pa。接著，在室溫下對基板100實施一分鐘的虛擬膜形成，接著在膜形成室的氣壓變成8×10-5 Pa以下之後，便在一矽晶圓上形成一氧化物半體膜。請注意在對基板100的虛擬膜形成期間，係對一批20個基板進行五次虛擬膜形成，且在這批基板之間抽真空一小時以上。
藉由以下方法來準備樣本D、樣本E和樣本F。首先，在打開濺射設備之膜形成室接觸空氣之後，密封膜形成室，並使用一乾燥泵和一低溫泵來抽真空直到膜形成室的氣壓變成5×10-4 Pa。接著，加熱一基板支架至基板溫度變成410℃，膜形成室本身的溫度係設定為200℃，然後繼續抽真空直到膜形成室的氣壓變成5×10-4 Pa。接著，對基板100實施五分鐘的虛擬膜形成，然後，在膜形成室的氣壓變成9×10-5 Pa以下之後，便形成一氧化物半導體膜。請注意在基板100之虛擬膜形成期間，係對一批20個基板進行五次虛擬膜形成，且在這批基板之間抽真空一小時以上。
氧化物半導體膜之膜形成條件如下：使用一以In-Ga-Zn-O為基礎之靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳比]且具有相對密度為95%以上)；膜形成室之電源係設為500W(DC)；膜形成室之氣壓係設為0.4 Pa；膜形成室之氣體為30sccm的氬和15sccm的氧；靶材和基板之間的距離係設為60mm；且在膜形成期間的基板溫度係設為室溫(樣本A和樣本D)、250℃(樣本B和樣本E)、及400℃(樣本C和樣本F)。請注意在膜形成期間，除了基板溫度，虛擬膜形成與上述氧化物半導體膜係在相同條件下被實施。
樣本A到F之氧化物半導體膜中的氫濃度係以SIMS(二次質量分析法)來測量，其結果顯示於第9A圖和第9B圖中。此處，實線200A對應樣本A、實線200B對應樣本B、實線200C對應樣本C、實線200D對應樣本D、實線200E對應樣本E、實線200F對應樣本F。請注意在第9A圖和第9B圖中，顯示了每個氧化物半導體膜中的氫濃度之深度範圍係高達約300nm。
第9A圖揭露由基板溫度被設定為250℃所形成的樣本B在氧化物半導體膜中的氫濃度係高於由基板溫度被設定為室溫所形成的樣本A。這是可被理解地，因為，在氧化物半導體膜之形成期間，膜形成室之內壁吸附的一氣體分子會藉由因加熱基板所造成的輻射熱而被解吸，並被引進至氧化物半導體膜。此外，發現由基板溫度被設定為400℃所形成的樣本C在氧化物半導體膜中的氫濃度係低於由基板溫度被設定為室溫所形成的樣本A。這是可被理解地，因為，膜形成室之內壁吸附的一氣體分子被解吸並被引進氧化物半導體膜，且由於在氧化物半導體形成期間，發生從氧化物半導體膜排氣出去的情形。換句話說，可知道被引進至氧化物半導體膜的氣體分子和釋出氣體分子之間的比率決定了氧化物半導體膜中的氫濃度值，其顯示於圖中。
第9B圖揭露由基板溫度被設定為室溫所形成的樣本D和由基板溫度被設定為250℃所形成的樣本E兩者之氧化物半導體膜中的氫濃度之間有一些不同。這是可被理解地，因為藉由增加膜形成室本身的溫度以及於加熱期間進行的虛擬膜形成，便解吸了膜形成室之內壁吸附的氣體分子。此外，發現由基板溫度被設定為400℃所形成的樣本F在氧化物半導體膜中的氫濃度係低於由基板溫度被設定為室溫所形成的樣本D。這是可被理解地，因為在氧化物半導體膜形成期間，發生從膜形成室之內壁排氣出去且從氧化物半導體膜排氣出去的情形。
因此，發現到在氧化物半導體膜形成之前，依據處理條件(啟動膜形成室的條件)，可增加在膜形成室中氫氣之解吸率，並可降低在氧化物半導體膜中的氫濃度。
接著，利用相同的樣本A到F，比較當m/z值為18時藉由TDS分析所獲得的光譜。在第10A圖到第10F圖中顯示樣本A到F的TDS光譜。請注意圖中也顯示在氧化物半導體膜形成之前，矽晶圓在一減壓氣體為1×10-5 Pa中，以基板溫度設定為400℃下受到五分鐘的熱處理(亦指基板熱處理)之情況下所獲得的TDS光譜。同時注意對一個受到基板熱處理的樣本，氧化物半導體膜係在一真空中依續地形成。這裡有如一氣體分子的H2O具有一當m/z值為18時所獲得的光譜。
第10A圖到第10F圖顯示樣本A到F之TDS光譜。在第10A圖到第10F圖中之每個圖中的一峰值250被理解成一樣本、一基板等之內部的H2O，其係以相對高能量在一斷接處釋出。
在受到基板熱處理之樣本和未受到基板熱處理之樣本之間作出了峰值為250的比較結果。在第10A圖到第10F圖的每個圖中，細線表示未受到基板熱處理的樣本之光譜，且粗線表示受到基板熱處理的樣本之光譜。雖然顯現H2O的釋出量有一些差別，其根據樣本C和F是否有進行基板熱處理，但會發現其他受到基板熱處理的樣本之H2O釋出量係小於未受到基板熱處理的樣本。
了解到這是因為透過基板熱處理，便能夠排除基板表面吸附的氣體分子。
如上所述，發現到在氧化物半導體膜形成之前，透過基板熱處理便能夠排除基板表面吸附的氣體分子，且可減少氧化物半導體所釋出的H2O量。
本說明書係基於2010年8月18日在日本專利局申請的日本專利申請書第2010-183025號及2011年4月5日在日本專利局申請的日本專利申請書第2011-083966號，其全部內容由此參考整合之。
10、10a、10b、10c、20a、20b．．．膜形成室
11．．．基板供應室
12a、12b、22a、22b．．．真空隔離室
13．．．傳送室
14．．．卡匣口
15、25．．．基板加熱室
16a-16h、26a-26f．．．閘閥
32．．．靶材
34．．．靶托
42．．．基板支架
44．．．基板加熱器
46．．．擋門軸
48．．．擋門板
50．．．RF電源
52．．．匹配箱
54．．．氣體精煉機
56．．．膜形成氣體來源
58．．．真空泵
68．．．反電極
100．．．基板
102．．．絕緣膜
106．．．氧化物半導體膜
108a．．．源極
108b．．．汲極
112．．．閘極絕緣膜
114．．．閘極
151、152．．．電晶體
128a、128b．．．暫存區
116a．．．第一結晶氧化物半導體膜
116b．．．第二結晶氧化物半導體膜
第1A圖和第1B圖為本發明之一實施例之膜形成設備之上視圖。
第2A圖和第2B圖為本發明之一實施例之膜形成設備。
第3A圖到第3C圖為本發明之一實施例之半導體裝置之上視圖和剖面圖。
第4A圖和第4B圖為本發明之一實施例之半導體裝置之剖面圖。
第5A圖到第5C圖為本發明之一實施例之半導體裝置之剖面圖。
第6A圖到第6E圖為本發明之一實施例之半導體裝置的製程之剖面圖。
第7A圖到第7E圖為本發明之一實施例之半導體裝置的製程之剖面圖。
第8A圖到第8C圖為本發明之一實施例之半導體裝置的製程之剖面圖。
第9A圖和第9B圖係為藉由SIMS來顯示氫濃度的測量結果。
第10A圖到第10F圖之每個圖顯示當m/z值為18時的TDS光譜。
10a、10b、10c．．．膜形成室
11．．．基板供應室
12a、12b．．．真空隔離室
13．．．傳送室
14．．．卡匣口
15．．．基板加熱室
16a-16h．．．閘閥

Claims (32)

  1. 一種膜形成設備，包含：一真空隔離室；一傳送室通過一第一閘閥連接至該真空隔離室；一基板加熱室，其通過一第二閘閥連接至該傳送室；及一膜形成室，其經過一第三閘閥連接至該傳送室且具有一小於或等於1×10-10Pa．m3/sec之漏損率，其中該膜形成室的開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  2. 如申請專利範圍第1項所述之膜形成設備，包含複數個該膜形成室。
  3. 如申請專利範圍第1項所述之膜形成設備，包含複數個該真空隔離室。
  4. 一種膜形成設備，包含：一真空隔離室；一基板加熱室，其通過一第一閘閥連接至該真空隔離室；及一膜形成室，其通過一第二閘閥連接至該基板加熱室且具有一小於或等於1×10-10Pa．m3/sec之漏損率，其中該膜形成室的開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  5. 一種膜形成設備，包含：一真空隔離室； 一基板加熱室，其通過一第一閘閥連接至該真空隔離室；一第一膜形成室，其通過一第二閘閥連接至該基板加熱室且具有一小於或等於1×10-10Pa．m3/sec之漏損率；及一第二膜形成室，其通過一第三閘閥連接至該第一膜形成室且具有一小於或等於1×10-10Pa．m3/sec之漏損率，其中該第一膜形成室與該第二膜形成室的各個開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  6. 如申請專利範圍第1、4、及5項中任一項所述之膜形成設備，其中該基板加熱室也作為一電漿處理室。
  7. 如申請專利範圍第1或4項所述之膜形成設備，其中在該膜形成室中靶材和基板之間的距離係小於濺射粒子、氣體分子或離子之平均自由路徑。
  8. 如申請專利範圍第5項所述之膜形成設備，其中在該第一膜形成室與該第二膜形成室至少一個之中的靶材和基板之間的距離係小於濺射粒子、氣體分子或離子之平均自由路徑。
  9. 如申請專利範圍第7項所述之膜形成設備，其中該距離係小於或等於25mm。
  10. 如申請專利範圍第8項所述之膜形成設備，其中該距離係小於或等於25mm。
  11. 如申請專利範圍第1或4項所述之膜形成設備，更包含：一膜形成氣體來源；及一氣體精煉機，其在該膜形成氣體來源以及該膜形成室之間。
  12. 如申請專利範圍第5項所述之膜形成設備，更包含：一膜形成氣體來源；及一氣體精煉機，其在該膜形成氣體來源以及該第一膜形成室與該第二膜形成室中至少一個之間。
  13. 如申請專利範圍第11項所述之膜形成設備，其中該氣體精煉機和該膜形成室之間的一管路長度係小於或等於5m。
  14. 如申請專利範圍第12項所述之膜形成設備，其中該氣體精煉機和該第一膜形成室與該第二膜形成室中至少一個之間的一管路長度係小於或等於5m。
  15. 如申請專利範圍第1或4項所述之膜形成設備，其中該膜形成室的構件係被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  16. 如申請專利範圍第5項所述之膜形成設備，其中該第一膜形成室與該第二膜形成室的各個構件係被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  17. 如申請專利範圍第1或4項所述之膜形成設備，其中該膜形成室更包含以石英形成的視窗，其表面係被氟 化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  18. 如申請專利範圍第5項所述之膜形成設備，其中各個該第一膜形成室與該第二膜形成室更包含以石英形成的視窗，其表面係被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  19. 如申請專利範圍第13項所述之膜形成設備，其中該管路為金屬管路，其內部被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  20. 如申請專利範圍第14項所述之膜形成設備，其中該管路為金屬管路，其內部被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  21. 一種膜形成方法，其步驟包含：引進基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到一真空層次之膜形成室中；在引進該基板至該膜形成室之後，引進純度大於或等於99.999999%之一膜形成氣體至該膜形成室；及使用該膜形成氣體來濺射靶材以在該基板上形成一膜，其中該膜形成室的開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  22. 一種膜形成方法，其步驟包含：引進一基板至被抽真空到一真空層次的一基板加熱室；在引進該基板至該基板加熱室之後，使該基板於一惰 性氣氛、一減壓氣氛或一乾空氣氣氛中在大於或等於250℃之溫度且小於該基板之應變點下受到熱處理；不暴露於空氣下引進受到熱處理之該基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到真空層次之一膜形成室中；在引進該基板至該膜形成室之後，引進純度大於或等於99.999999%之一膜形成氣體至該膜形成室；及使用該膜形成氣體來濺射一靶材以在該基板上形成一膜，其中該膜形成室的開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  23. 如申請專利範圍第21或22項所述之膜形成方法，其中該膜形成室的構件被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  24. 如申請專利範圍第21或22項所述之膜形成方法，其中該膜形成室更包含由石英形成的視窗，其表面係被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  25. 如申請專利範圍第21或22項所述之膜形成方法，其中被連接至該膜形成室的管路為金屬管路，其內部被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  26. 一種膜形成方法，其步驟包含：引進一基板至被抽真空到真空層次的一基板加熱室；在引進該基板至該基板加熱室之後，使該基板於一惰性氣氛、一減壓氣氛或一乾空氣氣氛中在大於或等於250° C之溫度且小於該基板之應變點下受到熱處理；不暴露於空氣下引進受到熱處理之該基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到真空層次之一第一膜形成室中；在引進該基板至該第一膜形成室之後，引進純度大於或等於99.999999%之一第一膜形成氣體至該第一膜形成室；使用該第一膜形成氣體來濺射一第一靶材以在該基板上形成一絕緣膜；不暴露於空氣下引進具有該絕緣膜之該基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到真空層次之一第二膜形成室中；在引進該基板至該第二膜形成室之後，不暴露於空氣下引進純度大於或等於99.999999%之一第二膜形成氣體至該第二膜形成室；及使用該第二膜形成氣體來濺射一第二靶材以在該絕緣膜上形成一氧化物半導體膜，其中該第一膜形成室與該第二膜形成室的各個開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  27. 一種膜形成方法，其步驟包含：引進一基板至被抽真空到真空層次的一電漿處理室；在引進該基板至該電漿處理室之後，使該基板受到電漿處理； 不暴露於空氣下引進受到電漿處理之該基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到真空層次之一第一膜形成室中；在引進該基板至該第一膜形成室之後，引進純度大於或等於99.999999%之一第一膜形成氣體至該第一膜形成室；使用該第一膜形成氣體來濺射一第一靶材以在該基板上形成一絕緣膜；不暴露於空氣下引進具有該絕緣膜之該基板至漏損率小於或等於1×10-10Pa．m3/sec且被抽真空到真空層次之一第二膜形成室中；在引進該基板至該第二膜形成室之後，引進純度大於或等於99.999999%之一第二膜形成氣體至該第二膜形成室；及使用該第二膜形成氣體來濺射一第二靶材以在該絕緣膜上形成一氧化物半導體膜，其中該第一膜形成室與該第二膜形成室的各個開/關部份係被以覆蓋有氟化鐵、氧化鋁、及氧化鉻的至少之一的金屬墊片加以密封。
  28. 如申請專利範圍第26或27項所述之膜形成方法，其中當形成該氧化物半導體膜時，一基板溫度係大於或等於100℃且小於或等於400℃。
  29. 如申請專利範圍第26或27項所述之膜形成方法，其中當形成該氧化物半導體膜時，一基板溫度係大於或等 於50℃且小於或等於450℃。
  30. 如申請專利範圍第26或27項所述之膜形成方法，其中該第一膜形成室與該第二膜形成室的各個構件被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  31. 如申請專利範圍第26或27項所述之膜形成方法，其中各個該第一膜形成室與該第二膜形成室更包含由石英形成的視窗，其表面係被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
  32. 如申請專利範圍第26或27項所述之膜形成方法，其中被連接至該第一膜形成室與該第二膜形成室的各個管路為金屬管路，其內部被氟化鐵、氧化鋁、及氧化鉻的至少之一覆蓋。
TW100128157A 2010-08-18 2011-08-08 膜形成設備及膜形成方法 TWI590335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010183025 2010-08-18
JP2011083966 2011-04-05

Publications (2)

Publication Number Publication Date
TW201220409A TW201220409A (en) 2012-05-16
TWI590335B true TWI590335B (zh) 2017-07-01

Family

ID=45593203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128157A TWI590335B (zh) 2010-08-18 2011-08-08 膜形成設備及膜形成方法

Country Status (4)

Country Link
US (2) US20120043198A1 (zh)
JP (2) JP2012227503A (zh)
KR (1) KR20120022638A (zh)
TW (1) TWI590335B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9388494B2 (en) 2012-06-25 2016-07-12 Novellus Systems, Inc. Suppression of parasitic deposition in a substrate processing system by suppressing precursor flow and plasma outside of substrate region
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
US20140225232A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company Limited Reducing contamination during atomic layer deposition
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
EP2784176B1 (en) * 2013-03-28 2018-10-03 Applied Materials, Inc. Deposition platform for flexible substrates
CN103227204B (zh) * 2013-04-01 2015-07-08 南京邮电大学 晕掺杂的双材料异质栅石墨烯条带场效应管
US10032872B2 (en) * 2013-05-17 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and apparatus for manufacturing semiconductor device
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI570976B (zh) * 2015-07-06 2017-02-11 元太科技工業股份有限公司 主動元件及其製作方法
US9508547B1 (en) * 2015-08-17 2016-11-29 Lam Research Corporation Composition-matched curtain gas mixtures for edge uniformity modulation in large-volume ALD reactors
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
EP3466694B1 (en) 2016-05-27 2021-06-16 Seiko Epson Corporation Liquid-accommodating body, and liquid jet system
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US9738977B1 (en) 2016-06-17 2017-08-22 Lam Research Corporation Showerhead curtain gas method and system for film profile modulation
CN114908326A (zh) * 2022-05-06 2022-08-16 北京北方华创微电子装备有限公司 半导体工艺设备及形成叠层薄膜结构的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
JPH0449523A (ja) * 1990-06-18 1992-02-18 Denki Kagaku Kogyo Kk 磁気記録媒体の製造法及びその装置
JP2002308424A (ja) * 1990-11-16 2002-10-23 Watanabe Shoko:Kk 薄板状基体搬送装置及び薄板状基体搬送方法
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
JPH064919A (ja) * 1992-06-24 1994-01-14 Canon Inc 光磁気記録媒体の製造方法
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JPH09241840A (ja) * 1996-03-07 1997-09-16 Anelva Corp マグネトロンスパッタ装置
US5914018A (en) * 1996-08-23 1999-06-22 Applied Materials, Inc. Sputter target for eliminating redeposition on the target sidewall
US6045670A (en) * 1997-01-08 2000-04-04 Applied Materials, Inc. Back sputtering shield
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6521192B1 (en) * 1999-08-06 2003-02-18 Saes Pure Gas, Inc. Rejuvenable ambient temperature purifier
JP2002161363A (ja) * 2000-11-22 2002-06-04 Hitachi Ltd スパッタ装置
JP4869495B2 (ja) * 2001-05-18 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2003264192A (ja) * 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 配線構造、その製造方法、および光学装置
US20040035360A1 (en) * 2002-05-17 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009076881A (ja) * 2007-08-30 2009-04-09 Tokyo Electron Ltd 処理ガス供給システム及び処理装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5142414B2 (ja) * 2008-10-08 2013-02-13 株式会社アルバック 真空処理装置
US20110198213A1 (en) * 2008-10-16 2011-08-18 Ulvac, Inc. Sputtering Apparatus, Thin-Film Forming Method, and Manufacturing Method for a Field Effect Transistor
US8530242B2 (en) * 2009-03-30 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer process chamber leak detector

Also Published As

Publication number Publication date
KR20120022638A (ko) 2012-03-12
US20120043198A1 (en) 2012-02-23
JP6211643B2 (ja) 2017-10-11
JP2012227503A (ja) 2012-11-15
US20160053362A1 (en) 2016-02-25
TW201220409A (en) 2012-05-16
JP2016106435A (ja) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI590335B (zh) 膜形成設備及膜形成方法
JP6598959B2 (ja) 酸化物半導体膜の作製方法
TWI631709B (zh) 半導體裝置
JP2022103433A (ja) 半導体装置
CN108321209B (zh) 半导体装置
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
JP6810783B2 (ja) 半導体装置
TWI593025B (zh) 氧化物半導體層的處理方法
TWI541903B (zh) 製造氧化物半導體薄膜之方法及製造半導體裝置之方法
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
JP6211665B2 (ja) 半導体装置
JP2013183001A (ja) 半導体装置
JP2011151366A (ja) 誘電体膜の製造方法
JP6143423B2 (ja) 半導体装置の製造方法
KR20080076698A (ko) 산화물 반도체 타겟

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees