JP2016106435A - トランジスタの作製方法 - Google Patents

Abstract

【課題】酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製する。【解決手段】ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが１×１０−１０Ｐａ・ｍ３／秒以下である成膜室と、を有する成膜装置である。【選択図】図１

Description

成膜装置及び成膜方法に関する。

なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全
般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料とし
てシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている。

例えば、トランジスタの活性層として、電子キャリア濃度が１０^１８／ｃｍ^３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体を用いた
トランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が
最適とされている（特許文献１参照。）。

特開２００６−１６５５２８号公報

酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して
信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基
板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が
高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製することを目
的とし、そのための成膜装置及び該成膜装置を用いた成膜方法を示す。

酸化物半導体を用いたトランジスタにおいて、水素の一部がドナーとなり、電子を生じる
ことが知られている。酸化物半導体中で電子が発生すると、ゲート電圧を印加しなくても
ドレイン電流が流れてしまう。そのため、しきい値電圧がマイナスシフトする。酸化物半
導体を用いたトランジスタはｎ型を示すことが多く、しきい値電圧のマイナスシフトによ
ってノーマリーオンの特性となる。ここで、「ノーマリーオン」とは、ゲート電極に電圧
を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことであ
る。

また、トランジスタを作製した後で、酸化物半導体へ水素が混入することによって、トラ
ンジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの
信頼性を著しく損なう。

本発明者は、スパッタリング法で成膜すると膜中に意図しない水素が含まれてしまうこと
を見出した。なお、本明細書において「水素」とは水素原子を指し、例えば「水素を含む
」と記載した場合、水素分子、炭化水素、水酸基及び水などに起因した水素も含む。

本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接続され
た搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバ
ルブを介して接続されたリークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室
と、を有する成膜装置である。

なお、ロードロック室、基板加熱室及び成膜室を各々複数有してもよい。

また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接
続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１
×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室と、を有すること成膜装置である。

また、本発明の一態様は、ロードロック室と、ロードロック室とゲートバルブを介して接
続された基板加熱室と、基板加熱室とゲートバルブを介して接続されたリークレートが１
×１０^−１０Ｐａ・ｍ^３／秒以下である第１の成膜室と、第１の成膜室とゲートバルブを
介して接続されたリークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である第２の成膜室
と、を有する成膜装置である。

ここで、成膜ガスは純度が９９．９９９９９９％以上とすることが好ましい。成膜ガスの
純度を高めるために、成膜ガスの供給源と成膜室との間に精製機を設けてもよい。精製機
から成膜室までの配管の長さは５ｍ以下、好ましくは１ｍ以下とする。

本発明の一態様は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下に制御し、成
膜時のターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とする成膜装
置である。

本発明の一態様は、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である真空排気さ
れた成膜室に基板を導入した後、成膜室に９９．９９９９９９％以上の純度である成膜ガ
スを導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に膜を成膜す
る成膜方法である。

また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性
雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処
理し、熱処理された基板を大気に暴露することなくリークレートが１×１０^−１０Ｐａ・
ｍ^３／秒以下である真空排気された成膜室に導入した後、成膜室に９９．９９９９９９％
以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパッタリングし
て、基板上に膜を成膜する成膜方法である。

本明細書において減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。また、不活性雰囲
気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノ
ン）など）を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、
導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９
９．９９９９９９９％）以上とする。または、不活性雰囲気とは、不活性ガスを主成分と
する雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことである。反応性ガスと
は、半導体や金属などと反応するガスのことをいう。

また、本発明の一態様は、真空排気された基板加熱室に基板を導入した後、基板を不活性
雰囲気、減圧雰囲気または乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処
理し、熱処理された基板を大気に暴露することなくリークレートが１×１０^−１０Ｐａ・
ｍ^３／秒以下である真空排気された第１の成膜室に導入した後、第１の成膜室に９９．９
９９９９９％以上の純度である成膜ガスを導入し、該成膜ガスを用いてターゲットをスパ
ッタリングして、基板上に絶縁膜を成膜し、絶縁膜が成膜された基板を、大気に暴露する
ことなく、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である真空排気された第２
の成膜室に導入した後、第２の成膜室に９９．９９９９９９％以上の純度である成膜ガス
を導入し、該成膜ガスを用いてターゲットをスパッタリングして、基板上に酸化物半導体
膜を成膜する成膜方法である。

ここで、絶縁膜は、基板温度を５０℃以上４５０℃以下として成膜するとよい。基板温度
を５０℃以上４５０℃以下とすることで絶縁膜に含まれる水素を低減できる。より好まし
くは、基板温度を１００℃以上４００℃以下とする。

また、酸化物半導体膜は、基板温度を１００℃以上４００℃以下として成膜するとよい。

なお、基板加熱室がプラズマ処理室を兼ねる場合、前述の熱処理に変えてプラズマ処理に
よって基板表面の水素を低減してもよい。プラズマ処理は、低温で処理可能であり、かつ
短時間で効率よく水素を除去することができる。特に、基板表面に強く結合している水素
の除去に効果的である。

また、水素をブロッキングする膜でトランジスタを挟み込むことで、外部からの水素の混
入を抑制することができる。さらに、トランジスタを構成する膜からの水素の脱離及び拡
散の影響を低減する必要がある。このためには、トランジスタを構成する膜中の水素濃度
を低減することが有効である。加えて、各膜と膜の界面には、大気中で吸着した水素を有
する場合がある。この水素を低減するには、大気暴露を極力控えることが有効である。し
かしながら、大気暴露せざるを得ない場合、成膜直前に不活性雰囲気、減圧雰囲気または
乾燥空気雰囲気において２５０℃以上基板の歪み点未満で熱処理することが好ましい。前
述の熱処理によって、基板表面に吸着した水素を効率よく除去することができる。

このように、本発明の一態様は、トランジスタを構成する各膜及び各膜の界面において、
混入する水素を低減することを技術的思想とする。

本発明の一態様により、酸化物半導体膜に含まれる水素を低減でき、しきい値電圧のばら
つきの少ない、安定した電気特性を有するトランジスタが提供される。

または、本発明の一態様により、酸化物半導体膜に接する膜中の水素を低減できるため、
酸化物半導体膜への水素の混入を抑制できる。そのため、電気特性が良好で信頼性の高い
トランジスタを有する半導体装置が提供される。

本発明の一態様である成膜装置の一例を示す上面図。 本発明の一態様である成膜装置を説明する図。 本発明の一態様である半導体装置の一例を示す上面図及び断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 ＳＩＭＳによる水素濃度測定結果。 ｍ／ｚ＝１８のＴＤＳスペクトル。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容
易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈される
ものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号
は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同
じくし、特に符号を付さない場合がある。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。

（実施の形態１）
本実施の形態では、成膜時に水素の混入が少ない成膜装置の構成について図１を用いて説
明する。

図１（Ａ）は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセ
ットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａ及びロードロック
室１２ｂと、搬送室１３と、基板加熱室１５と、リークレートが１×１０^−１０Ｐａ・ｍ
^３／秒以下である成膜室１０ａと、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下で
ある成膜室１０ｂと、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室１
０ｃと、を有する。基板供給室は、ロードロック室１２ａ及びロードロック室１２ｂと接
続する。ロードロック室１２ａ及びロードロック室１２ｂは、搬送室１３と接続する。基
板加熱室１５、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃは、搬送室１３とのみ接続
する。各室の接続部にはゲートバルブ１６ａ〜１６ｈが設けられており、各室を独立して
真空状態に保持することができる。なお、成膜室１０ａ、成膜室１０ｂ及び成膜室１０ｃ
は、純度が９９．９９９９９９％以上の成膜ガスを導入することができる。図示しないが
、搬送室１３は一以上の基板搬送ロボットを有する。ここで、基板加熱室１５は、水素を
ほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気または乾燥空気雰囲気など）下に制
御することができる。例えば、水分については露点−４０℃以下、好ましくは露点−５０
℃以下の乾燥窒素雰囲気にすることができる。ここで、基板加熱室１５は、プラズマ処理
室を兼ねると好ましい。枚様式マルチチャンバーの成膜装置は、処理と処理の間で基板を
大気暴露する必要がなく、基板に水素が吸着することを抑制できる。また、成膜や熱処理
などの順番を自由に構築することができる。なお、成膜室、ロードロック室及び基板加熱
室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決
めればよい。

図２（Ａ）を用いて図１（Ａ）に示す成膜室の一例について説明する。成膜室１０は、タ
ーゲット３２と、ターゲットを支持するターゲットホルダ３４と、ターゲットホルダ３４
に整合器５２を介して電力を供給するＲＦ電源５０と、内部に基板ヒータ４４が埋め込ま
れた基板を支える基板ホルダ４２と、シャッター軸４６を軸として回転可能なシャッター
板４８と、成膜ガスを供給する成膜ガス供給源５６と、成膜ガス供給源５６と成膜室１０
の間に設けられた精製機５４と、成膜室１０に接続した真空ポンプ５８と、を有する。こ
こで、成膜室１０、ＲＦ電源５０、シャッター軸４６、シャッター板４８及び基板ホルダ
４２はＧＮＤに接続される。ただし、目的に応じて成膜室１０、シャッター軸４６、シャ
ッター板４８及び基板ホルダ４２のいずれか一以上を電気的に浮かせてもよい。また、真
空ポンプ５８は、一台に限定されず複数台設けてもよい。例えば、粗引き用ポンプと高真
空用ポンプを並列または直列に接続しても構わない。また、成膜ガス供給源５６及び精製
機５４を複数設けても構わない。例えば、成膜ガス種の数に応じて、成膜ガス供給源及び
精製機のセットを増加させることができる。増設した成膜ガス供給源及び精製機のセット
は、成膜室１０に直接接続してもよく、その場合、各々の精製機と成膜室１０との間に成
膜ガス流量を制御するためのマスフローコントローラを設けてもよい。または、増設した
成膜ガス供給源及び精製機のセットは成膜室１０と精製機５４との間を結ぶ配管に接続し
ても構わない。図示しないが、ターゲットホルダ３４の内部または下部にマグネットを設
けると、ターゲット周辺に高密度のプラズマを閉じこめることができて好ましい。この方
法はマグネトロンスパッタリング法と呼ばれ、堆積速度が高く、基板へのプラズマダメー
ジが少なく、かつ膜質も良好となる。マグネトロンスパッタリング法において、マグネッ
トを回転可能にすると、磁界の偏りを低減できるため、ターゲットの使用効率が高まり、
かつ基板の面内における膜質のばらつきを低減できる。また、ここではＲＦ電源をスパッ
タリング用電源として用いたが、必ずしもＲＦ電源に限定されるものではなく、用途によ
ってＤＣ電源またはＡＣ電源に代えたり、二種類以上の電源を切り替え可能として設けて
もよい。ＤＣ電源またはＡＣ電源を用いる場合、電源とターゲットホルダとの間の整合器
は不要になる。また、基板ホルダには、基板を支えるためのチャック機構を設ける必要が
ある。チャック機構には、静電チャック方式及びクランプ方式などがある。膜質、膜厚の
基板面内の均一性を高めるために、基板ホルダに回転機構を設けてもよい。また、基板ホ
ルダを複数設けて、一度に複数枚の基板を成膜可能な成膜室としても構わない。また、シ
ャッター軸４６、シャッター板４８及び基板ヒータ４４を設けない構成としても構わない
。図２（Ａ）では、ターゲットが基板の下にある構成としたが、ターゲットが基板の上に
ある構成や横にある構成としても構わない。

基板加熱室１５は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱され
たガスなどの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば
、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハ
ライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、
高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する
。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられ
る。

例えば、基板加熱室１５は、図２（Ｂ）の構成とすればよい。基板加熱室１５には、内部
に基板ヒータ４４の埋め込まれた基板ホルダ４２と、成膜ガスを供給する成膜ガス供給源
５６と、成膜ガス供給源５６と基板加熱室１５の間に設けられた精製機５４と、基板加熱
室１５に接続した真空ポンプ５８と、を有する。ここで、基板加熱室１５がプラズマ処理
室を兼ねる場合、基板ホルダ４２は、整合器５２を介してＲＦ電源５０に接続され、対向
電極６８が設けられる。なお、基板ヒータによる加熱機構に代えて、基板ホルダに対向す
る位置にＬＲＴＡを設けてもよい。その場合、基板に効率よく熱を伝えるために、基板ホ
ルダ４２に反射板を設けてもよい。

図１（Ｂ）は、図１（Ａ）と構成の異なる成膜装置である。該成膜装置は、ロードロック
室２２ａと、基板加熱室２５と、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下であ
る成膜室２０ａと、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室２０
ｂと、ロードロック室２２ｂと、を有する。ロードロック室２２ａは基板加熱室２５と接
続し、基板加熱室２５は成膜室２０ａと接続し、成膜室２０ａは成膜室２０ｂと接続し、
成膜室２０ｂはロードロック室２２ｂと接続する。各室の接続部にはゲートバルブ２６ａ
〜２６ｆが設けられており、各室を独立して真空状態に保持することができる。なお、成
膜室２０ａ及び成膜室２０ｂは、図１（Ａ）の成膜室１０ａ、成膜室１０ｂ及び成膜室１
０ｃと同様の構成とする。また、基板加熱室２５は、図１（Ａ）の基板加熱室１５と同様
の構成とする。基板は図１（Ｂ）に示す矢印の一方向にのみ搬送され、基板の導入口と搬
出口が異なる。図１（Ａ）の枚様式マルチチャンバーの成膜装置と異なり搬送室を有さな
いため、フットプリントを小さくできる。なお、成膜室、ロードロック室及び基板加熱室
の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決め
ればよい。例えば、成膜室２０ｂを省いても構わないし、成膜室２０ｂと接続する第２の
基板加熱室または第３の成膜室を設けてもよい。

室温における成膜において膜中に混入する水素の量は、成膜室に含まれる水素の量の１０
^２〜１０^４倍にもなると推定される。そのため、成膜室に含まれる水素を極力低減する必
要がある。

具体的には、成膜室のリークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることで、
成膜での膜中に混入する水素を低減することができる。

リークは、大きく外部リーク及び内部リークに分かれる。外部リークとは、微小な穴やシ
ール不良などによって真空系の外から気体が流入することである。内部リークとは、真空
系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレ
ートを１×１０^−１０Ｐａ・ｍ^３／秒以下とするために、外部リーク及び内部リークの両
面から対策をとる必要がある。

例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは
、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いる
と好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる
。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不
動態を用いることで、メタルガスケットから生じる水素を含む放出ガスが抑制され、内部
リークを低減することができる。

成膜装置を構成する部材として、水素を含む放出ガスの少ないアルミニウム、クロム、チ
タン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロ
ム及びニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロム及びニッケルな
どを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を
小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減で
きる。

または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆し
てもよい。

成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成
される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化ア
ルミニウム、酸化クロムなどで薄く被覆するとよい。

また、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、成膜時のターゲット
と基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とすることで、スパッタ粒子と
、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即
ち、成膜圧力に応じてターゲットと基板との距離をスパッタ粒子、ガス分子またはイオン
の平均自由行程よりも小さくすればよい。例えば、圧力を０．４Ｐａ、温度を２５℃（絶
対温度を２９８Ｋ）における平均自由行程は、アルゴン分子が２８．３ｍｍ、酸素分子が
２６．４ｍｍ、水素分子が４８．７ｍｍ、水分子が３１．３ｍｍ、ヘリウム分子が５７．
９ｍｍ、ネオン分子が４２．３ｍｍである。なお、圧力が２倍になれば平均自由行程は２
分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。

ここで、成膜ガスを導入する直前に精製機を設けてもよい。このとき、精製機から成膜室
までの配管の長さを５ｍ以下、好ましくは１ｍ以下とする。配管の長さを５ｍ以下または
１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。

さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被
覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比
べ、水素を含む放出ガスの量が少なく、成膜ガスへの不純物の混入を低減できる。また、
配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。ま
た、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放
出ガス及び外部リークの影響を低減できて好ましい。

成膜室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分
子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ター
ボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。そ
こで、水の排気能力の高いクライオポンプ及び水素の排気能力の高いスパッタイオンポン
プを組み合わせることが有効となる。

成膜室に存在する吸着物は、吸着しているために成膜室の圧力に影響しないが、成膜室を
排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないが
、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、予め排
気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室をベーキングし
てもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる
。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを導入し
ながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに
大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱
することで、吸着物の脱離速度をさらに高めることができる。また、ベーキングと同時に
ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ここで、ダミ
ー成膜とは、ダミー基板に対してスパッタリングによる成膜を行うことで、ダミー基板及
び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこ
めることをいう。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述する基板
１００と同様の材料を用いてもよい。

以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への水素の
混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜を
成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ水素が混入することを
抑制できる。この結果、電気特性のばらつきの少ない、信頼性の高い半導体装置を作製す
ることができる。

（実施の形態２）
本実施の形態では、水素の混入が少ない成膜方法を用いた半導体装置の作製方法の一形態
を、図３乃至図７を用いて説明する。

図３には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型で
あるトランジスタ１５１の上面図及び断面図を示す。ここで、図３（Ａ）は上面図であり
、図３（Ｂ）及び図３（Ｃ）はそれぞれ、図３（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面
における断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジ
スタ１５１の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。

図３に示すトランジスタ１５１は、基板１００と、基板１００上の絶縁膜１０２と、絶縁
膜１０２上の酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたソース電極
１０８ａ及びドレイン電極１０８ｂと、ソース電極１０８ａ及びドレイン電極１０８ｂを
覆い、酸化物半導体膜１０６と一部が接するゲート絶縁膜１１２と、酸化物半導体膜１０
６上にゲート絶縁膜１１２を介して設けられたゲート電極１１４とを含む。

基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリコ
ンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導
体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設
けられたものを、基板１００として用いてもよい。

また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接
的にトランジスタを作製してもよい。なお、可撓性基板上にトランジスタを設けるには、
非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、基板１００であ
る可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に
剥離層を設けるとよい。

絶縁膜１０２の材料には、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シ
リコン、酸化アルミニウムまたは窒化アルミニウムなどを単層または積層して用いる。例
えば、絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板などか
らトランジスタ１５１への水分の混入を防ぐことができる。絶縁膜１０２を積層構造で形
成する場合、酸化物半導体膜１０６と接する側の膜を加熱により酸素を放出する絶縁膜（
酸化シリコン、酸化窒化シリコン、酸化アルミニウムなど）とするとよい。こうすること
で、絶縁膜１０２から酸化物半導体膜１０６へ酸素が供給され、酸化物半導体膜１０６の
酸素欠損、及び絶縁膜１０２と酸化物半導体膜１０６の界面準位を低減することができる
。酸化物半導体膜１０６の酸素欠損はしきい値電圧のマイナスシフトの原因となり、また
、絶縁膜１０２と酸化物半導体膜１０６の界面準位はトランジスタの信頼性を低下させる
。なお、絶縁膜１０２はトランジスタ１５１の下地膜として機能する。

なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多
いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（Ｈ
ＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素
が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％、水素が０原子％〜１
０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、
酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測
定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原
子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含ま
れるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合
計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内
に含まれるものとする。

「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算したときの
酸素の放出量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは１．０×１０^２０
ａｔｏｍｓ／ｃｍ^３以上、さらに好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上で
あることをいう。

ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。

ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁
膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算
することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分
値に対する原子の密度の割合である。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び
絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（Ｎ_Ｏ２）は、数式１で求める
ことができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全て
が酸素分子由来と仮定する。質量数３２のものとしてＣＨ_３ＯＨがあるが、存在する可能
性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸
素原子または質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率
が極微量であるため考慮しない。

Ｎ_Ｏ２＝Ｎ_Ｈ２／Ｓ_Ｈ２×Ｓ_Ｏ２×α （数式１）

Ｎ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０^１６ａｔｏｍｓ／ｃｍ^３の水素原子を含むシリコンウェハを用いて測定した
。

また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの
酸素の放出量は、酸素分子の放出量の２倍となる。

上記構成において、加熱により酸素を放出する絶縁膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯ_Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））
とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した
値である。

酸化物半導体膜に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａ
ｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であ
るＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−
Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ
系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよ
い。また、上記の材料にＳｉＯ_２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化
物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元
素を含んでいてもよい。

また、酸化物半導体膜は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を
用いた薄膜により形成する。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一ま
たは複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまた
はＧａ及びＣｏなどを用いてもよい。

酸化物半導体膜は、バンドギャップが３ｅＶ以上、好ましくは３ｅＶ以上３．６ｅＶ未満
とすればよい。また、電子親和力が４ｅＶ以上、好ましくは４ｅＶ以上４．９ｅＶ未満と
すればよい。このような材料において、さらに、ドナーまたはアクセプタに由来するキャ
リア濃度が１×１０^１４ｃｍ^−３未満、好ましくは１×１０^１１ｃｍ^−３未満とすればよ
い。さらに、酸化物半導体膜の水素濃度は、１×１０^１８ｃｍ^−３未満、好ましくは１×
１０^１６ｃｍ^−３未満とすればよい。上記酸化物半導体膜を活性層に有する薄膜トランジ
スタは、オフ電流を１ｚＡ（ゼプトアンペア、１０^−２１Ａ）というような極めて低い値
とすることができる。

ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成としてもよい。このとき、トランジス
タのゲート絶縁膜として機能することを考慮して、酸化ハフニウムや酸化アルミニウムな
どの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体とゲート絶
縁膜との界面状態などを考慮し、酸化シリコン、酸化窒化シリコン、窒化シリコンに酸化
ハフニウムや酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。

トランジスタ１５１上には、さらに保護絶縁膜が設けられていてもよい。保護絶縁膜は、
絶縁膜１０２と同様の構成とすることができる。また、ソース電極１０８ａやドレイン電
極１０８ｂと配線とを電気的に接続させるために、絶縁膜１０２、ゲート絶縁膜１１２な
どには開口が形成されていてもよい。また、酸化物半導体膜１０６の下方に、さらに、第
２のゲート電極を有していてもよい。なお、酸化物半導体膜１０６は島状に加工されてい
ることが好ましいが、島状に加工されていなくてもよい。

また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソ
ース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。

図４（Ａ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッ
ファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバ
ッファ１２８ｂを設けている。

図４（Ｂ）では、ソース電極１０８ａ及びドレイン電極１０８ｂの下部に接してバッファ
１２８ａ及びバッファ１２８ｂを設けている。

酸化物導電膜は、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（Ｚ
ｎＯ）、酸化インジウム酸化スズ（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化イ
ンジウム酸化亜鉛（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコン
を含ませたものを用いることができる。

ソース領域及びドレイン領域として、酸化物導電膜を酸化物半導体膜１０６とソース電極
１０８ａ、ドレイン電極１０８ｂとの間に設けることで、ソース領域及びドレイン領域と
酸化物半導体膜１０６のコンタクト抵抗を低くすることができ、トランジスタ１５１が高
速動作をすることができる。

図４（Ａ）及び図４（Ｂ）は、バッファの有する機能に違いはなく、形成方法によって形
状が異なる例である。

図５には、トランジスタ１５１とは異なる構成のトランジスタの断面構造を示す。

図５（Ａ）に示すトランジスタ１５２は、絶縁膜１０２、酸化物半導体膜１０６、ソース
電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁膜１１２、ゲート電極１１４を含む点
で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５１との
相違は、酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂが接続す
る位置である。即ち、トランジスタ１５２では、酸化物半導体膜１０６の下部において、
酸化物半導体膜１０６と、ソース電極１０８ａやドレイン電極１０８ｂとが接している。
その他の構成要素については、図１のトランジスタ１５１と同様である。

また、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソ
ース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。

図５（Ｂ）では、酸化物半導体膜１０６とソース電極１０８ａとが重なる部分の間にバッ
ファ１２８ａを、酸化物半導体膜１０６とドレイン電極１０８ｂとが重なる部分の間にバ
ッファ１２８ｂを設けている。なお、図示しないが、バッファ１２８ａ及びバッファ１２
８ｂは、それぞれソース電極１０８ａ及びドレイン電極１０８ｂと同様の上面形状で設け
られてもよい。

図５（Ｃ）では、ソース電極１０８ａの直下にバッファ１２８ａを、ドレイン電極１０８
ｂの直下にバッファ１２８ｂを設けている。この場合、バッファ１２８ａ及びバッファ１
２８ｂの側面部が酸化物半導体膜１０６との電気的な接続箇所になる。

以下、図６（Ａ）乃至図６（Ｅ）を用いて、図３に示すトランジスタ１５１の作製工程の
一例について説明する。なお、本実施の形態において、成膜及び熱処理またはプラズマ処
理は、可能な限り真空状態のまま連続（ｉｎ ｓｉｔｕ）で行う。まずは、図１（Ａ）の
成膜装置を用いた場合の工程を示す。

まず、基板１００をロードロック室１２ａに導入する。次に、基板加熱室１５に移動させ
、基板加熱室１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理な
どで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲
気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、
窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リ
ークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室１０ａに基板１００を移動
させ、厚さ５０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下の絶
縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）参照。）。その後、基板加
熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にお
いて１５０℃以上２８０℃以下、好ましくは２００℃以上２５０℃以下で第２の熱処理を
行ってもよい。第２の熱処理によって、基板１００及び絶縁膜１０２から水素を除去する
ことができる。なお、第２の熱処理は、絶縁膜１０２から水素を除去するが、酸素を極力
放出させない温度で行う。そして、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下で
ある成膜室１０ｂに基板１００を移動させ、酸化物半導体膜をスパッタリング法によって
成膜する。その後、基板加熱室１５に基板１００を移動させ、不活性雰囲気、減圧雰囲気
または乾燥空気雰囲気において２５０℃以上４７０℃以下で第３の熱処理を行い、酸化物
半導体膜中から水素を除去すると同時に絶縁膜１０２から酸化物半導体膜に酸素を供給し
てもよい。なお、第３の熱処理は、第２の熱処理よりも５℃以上高い温度で行う。このよ
うに、図１（Ａ）の成膜装置を用いることによって成膜時に水素の混入が少ない作製プロ
セスを進めることができる。

次に、同様の工程を図１（Ｂ）の成膜装置を用いた場合について示す。

まず、基板１００をロードロック室２２ａに導入する。次に、基板加熱室２５に移動させ
、基板加熱室２５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理な
どで除去する。ここで、第１の熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲
気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、
窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。その後、リ
ークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室２０ａに基板１００を移動
させ、膜厚３００ｎｍの絶縁膜１０２をスパッタリング法によって成膜する（図６（Ａ）
参照。）。そして、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室２０
ｂに基板１００を移動させ、膜厚３０ｎｍの酸化物半導体膜をスパッタリング法によって
成膜する。このように、図１（Ｂ）の成膜装置を用いることによって成膜時に水素の混入
が少ない作製プロセスを進めることができる。

ここで、基板加熱室１５または基板加熱室２５において、熱せられた不活性雰囲気中に基
板を投入するＧＲＴＡ処理を用いると、短時間での高温熱処理が可能となり、スループッ
トの向上が実現できる。また、基板の耐熱温度を超える温度条件であっても適用が可能と
なる。なお、処理中に、不活性雰囲気を酸化性雰囲気に切り替えてもよい。酸化性雰囲気
において熱処理を行うことで、酸化物半導体膜の酸素欠損を埋めることができるとともに
、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができる。

酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体
膜を厚くしすぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きく
なり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。

本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用
いて成膜する。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ_２Ｏ
_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることが
できる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば
、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲ
ットを用いることもできる。

酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上１００
％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体膜を緻密な膜とすることができるためである。

酸化物半導体膜の成膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合ガス
雰囲気下などで行えばよい。

例えば、酸化物半導体膜は、次のように成膜することができる。基板とターゲットの間と
の距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をア
ルゴンと酸素の混合雰囲気（酸素流量比率３３％）とすることができる。なお、パルスＤ
Ｃスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともい
う）が軽減でき、厚さの分布も均一となるため好ましい。基板温度は１００℃以上４００
℃以下とする。基板１００が加熱された状態で成膜を行うことで、酸化物半導体膜に含ま
れる過剰な水素やその他の不純物濃度を低減することができる。また、スパッタリングに
よる損傷を軽減することができる。また、絶縁膜１０２から酸素が放出され、酸化物半導
体膜中の酸素欠損及び絶縁膜１０２と酸化物半導体膜との界面準位を低減することができ
る。

基板１００を大気に暴露した後、酸化物半導体膜に対して、第３の熱処理を行ってもよい
。第３の熱処理によって酸化物半導体膜中の、過剰な水素を除去し、かつ酸化物半導体膜
の構造を整えることができる。第３の熱処理の温度は、１００℃以上６５０℃以下または
基板の歪み点未満、好ましくは２５０℃以上６００℃以下、さらに好ましくは２５０℃以
上４５０℃以下とする。熱処理は、酸化性雰囲気下、もしくは不活性雰囲気下とする。ま
た、絶縁膜１０２から酸素が放出され、酸化物半導体膜中の酸素欠損及び絶縁膜１０２と
酸化物半導体膜との界面準位を低減することができる。

第３の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下で、３５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に
触れさせず、水や水素の混入が生じないようにする。

第３の熱処理を行う装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導ま
たは熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＲＴＡ装置を用
いることができる。

ところで、その後のプロセス中において、第３の熱処理と同様の熱処理を基板１００に対
して繰り返し行ってもよい。

なお、酸化性雰囲気とは、酸化性ガス（酸素ガス、オゾンガス、酸化窒素ガスなど）の雰
囲気であって、水素などが含まれないことが好ましい。例えば、導入する酸化性ガスの純
度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）
以上とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性
ガスが少なくとも１０ｐｐｍ以上含まれるものとする。

次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図６（Ｂ）参
照。）。

酸化物半導体膜１０６の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、
当該酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成してもよい。

次いで、絶縁膜１０２及び酸化物半導体膜１０６上に、ソース電極及びドレイン電極（こ
れと同じ膜で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加
工して、ソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図６（Ｃ）参照。）
。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端部との
間隔によって、トランジスタのチャネル長Ｌが決定されることになる。

ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜としては、例えば、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ及びＷから選ばれた元素を含む金属膜または上述した元素
を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など
）を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側及び上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはこれらの金属窒化物膜（窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜など）を積層させた構成を用いてもよい。なお、ソ
ース電極１０８ａ及びドレイン電極１０８ｂとなる導電膜を実施の形態１に示す装置で成
膜してもよい。

また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電膜は、導電性の金属酸
化物で形成してもよい。導電性の金属酸化物としてはＩｎ_２Ｏ_３、ＳｎＯ_２、ＺｎＯ、Ｉ
ＴＯ、Ｉｎ_２Ｏ_３―ＺｎＯまたはこれらの金属酸化物材料に酸化シリコンを含ませたもの
を用いることができる。

導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。

なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜
数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を
用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高
く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを短くす
ることが可能であり、回路の動作を速くすることができる。

また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを行
ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形
状となり、アッシングによってさらに形状を変形させることができるため、異なるパター
ンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調
マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形
成することができる。つまり、工程の簡略化が可能となる。

なお、導電膜のエッチングの際に、酸化物半導体膜１０６の一部がエッチングされ、溝部
（凹部）を有する酸化物半導体膜となることもある。

なお、酸化物半導体膜１０６とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソ
ース領域及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。

この場合、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電
膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体膜
１０６と島状の酸化物導電膜を形成する。酸化物半導体膜１０６及び酸化物導電膜上にソ
ース電極１０８ａ、ドレイン電極１０８ｂを形成した後、ソース電極１０８ａ、ドレイン
電極１０８ｂをマスクとして、酸化物導電膜をエッチングし、ソース領域及びドレイン領
域に分割し、バッファを形成する。

または、酸化物半導体膜１０６上に酸化物導電膜を形成し、その上に導電膜を形成し、酸
化物導電膜及び導電膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０
８ａ及びドレイン電極１０８ｂの下部に接してそれぞれソース領域及びドレイン領域とな
るバッファを形成する。

酸化物導電膜の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や
、アーク放電イオンプレーティング法や、スプレー法を用いる。

次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体膜１０
６の一部と接するように、ゲート絶縁膜１１２を成膜する（図６（Ｄ）参照。）。

なお、ゲート絶縁膜１１２の成膜直前に、酸化性ガスを用いたプラズマ処理を行い、露出
している酸化物半導体膜１０６の表面を酸化し、酸素欠損を埋めてもよい。プラズマ処理
を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体膜１
０６の一部に接するゲート絶縁膜１１２を成膜することが好ましい。

ゲート絶縁膜１１２は、絶縁膜１０２と同様の構成とすることができる。ゲート絶縁膜１
１２の合計の厚さは、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上
５０ｎｍ以下とする。ゲート絶縁膜が厚いほど短チャネル効果が顕著となり、しきい値電
圧がマイナスシフトしやすい傾向となる。また、ゲート絶縁膜が５ｎｍ以下となるとトン
ネル電流によるリークが増大することがわかっている。なお、ゲート絶縁膜１１２を実施
の形態１に示す装置で成膜してもよい。

その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を
形成する（図６（Ｅ）参照。）。ゲート電極１１４は、モリブデン、チタン、タンタル、
タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒
化物、またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲー
ト電極１１４は、単層構造としてもよいし、積層構造としてもよい。

以上の工程でトランジスタ１５１が作製される。

次に、図７（Ａ）乃至図７（Ｅ）を用いて、図５（Ａ）に示すトランジスタ１５２の作製
工程の一例について説明する。なお、本実施の形態では、図１（Ａ）の成膜装置を用いた
作製方法を示す。

まず、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、基板１
００をロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室
１５で基板１００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する
。その後、搬送室１３を経てリークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成
膜室１０ｃに基板１００を移動させ、厚さ３００ｎｍの絶縁膜１０２をスパッタリング法
によって成膜する（図７（Ａ）参照。）。その後、導電膜を成膜する。

一旦基板を成膜装置から取り出し、導電膜をフォトリソグラフィ工程によって加工してソ
ース電極１０８ａ及びドレイン電極１０８ｂを形成する（図７（Ｂ）参照。）。

なお、絶縁膜１０２とソース電極１０８ａ、ドレイン電極１０８ｂとの間に、ソース領域
及びドレイン領域として機能する酸化物導電膜をバッファとして設けてもよい。

この場合、絶縁膜１０２上に酸化物導電膜と導電膜の積層を形成し、酸化物導電膜と導電
膜との積層を同じフォトリソグラフィ工程によって形状を加工してソース電極１０８ａ及
びドレイン電極１０８ｂと下部で接するソース領域及びドレイン領域となるバッファを形
成すればよい。

または、絶縁膜１０２上に導電膜と酸化物導電膜の積層を形成し、導電膜及び酸化物導電
膜を同じフォトリソグラフィ工程によって加工して、ソース電極１０８ａ及びドレイン電
極１０８ｂの上部に接してそれぞれソース領域及びドレイン領域となるバッファを形成し
てもよい。

次に、基板供給室１１から基板１００をロードロック室１２ａに搬送する。次に、ロード
ロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板１
００に吸着している水素を第１の熱処理またはプラズマ処理などで除去する。その後、搬
送室１３を経てリークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室１０ｂに
基板１００を移動させ、酸化物半導体膜をスパッタリング法によって成膜する。このよう
に、図１（Ａ）の成膜装置を用いることによって水素混入の少ない作製プロセスを進める
ことができる。

次に、酸化物半導体膜を加工して島状の酸化物半導体膜１０６を形成する（図７（Ｃ）参
照。）。その後、トランジスタ１５１と同様の第１の熱処理を行ってもよい。

なお、ソース電極１０８ａ及びドレイン電極１０８ｂの上部に接してそれぞれソース領域
及びドレイン領域となるバッファを形成する場合、酸化物半導体膜１０６の加工の際にバ
ッファも加工されることがある。この場合も、最終的な断面の形状は異なるものの、バッ
ファの有する機能は異ならない。

次に、酸化物半導体膜１０６を覆い、かつ、ソース電極１０８ａ及びドレイン電極１０８
ｂの一部と接するように、ゲート絶縁膜１１２を成膜する（図７（Ｄ）参照。）。

その後、導電膜を成膜し、フォトリソグラフィ工程によって加工してゲート電極１１４を
形成する（図７（Ｅ）参照。）。

以上の工程でトランジスタ１５２が形成される。

以上のように、本実施の形態によって、電気特性のばらつきの少ない酸化物半導体を用い
た半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することが
できる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。

（実施の形態３）
実施の形態２において、トランジスタの半導体膜に用いることのできる酸化物半導体膜の
成膜方法の一形態を、図８を用いて説明する。

本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物
半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。

まず、基板１００上に絶縁膜１０２を成膜する。

次に、絶縁膜１０２上に厚さ１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を成膜する
。第１の酸化物半導体膜の形成は、スパッタリング法を用いる。成膜時の基板温度は１０
０℃以上４００℃以下とする。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットの間との距離を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚
さ５ｎｍの第１の酸化物半導体膜を成膜する。

次いで、基板を配置する成膜室雰囲気を窒素、または乾燥空気とし、第１の結晶化熱処理
を行う。第１の結晶化熱処理の温度は、４００℃以上７５０℃以下とする。第１の結晶化
熱処理によって第１の結晶性酸化物半導体膜１１６ａを形成する（図８（Ａ）参照。）。

第１の結晶化熱処理の温度にもよるが、第１の結晶化熱処理によって、膜表面から結晶化
が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１
の結晶化熱処理によって、膜表面の亜鉛と酸素の割合が多くなり、上平面が六角形をなす
亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され
、これが膜厚方向に成長して重なる。結晶化熱処理の温度を上げると表面から内部、そし
て内部から底部へと結晶成長が進行する。

第１の結晶化熱処理によって、絶縁膜１０２中の酸素を第１の結晶性酸化物半導体膜１１
６ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結
晶性酸化物半導体膜の酸素欠損、及び絶縁膜１０２と第１の結晶性酸化物半導体膜１１６
ａとの界面準位を低減することができる。

次いで、第１の結晶性酸化物半導体膜１１６ａ上に１０ｎｍよりも厚い第２の酸化物半導
体膜を成膜する。第２の酸化物半導体膜の成膜は、スパッタリング法を用い、成膜時の基
板温度は１００℃以上４００℃以下とする。成膜時の基板温度を１００℃以上４００℃以
下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導
体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用
ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、
基板とターゲットの間との距離を６０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で厚
さ２５ｎｍの第２の酸化物半導体膜を成膜する。

次いで、第２の結晶化熱処理を行う。第２の結晶化熱処理の温度は、４００℃以上７５０
℃以下とする。第２の結晶化熱処理によって第２の結晶性酸化物半導体膜１１６ｂを形成
する（図８（Ｂ）参照。）。ここで、第２の結晶化熱処理は、窒素雰囲気下、酸素雰囲気
下、または窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の
高密度化及び欠陥数の低減を図れるため好ましい。第２の結晶化熱処理によって、第１の
結晶性酸化物半導体膜１１６ａを核として膜厚方向、即ち底部から内部に結晶成長が進行
して第２の結晶性酸化物半導体膜１１６ｂが形成される。

また、絶縁膜１０２の形成から第２の結晶化熱処理までの工程を大気に触れることなく連
続的に行うことが好ましい。例えば、図１（Ａ）に上面図を示す成膜装置を用いればよい
。成膜室１０ａ、１０ｂ、１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分を
ほとんど含まない雰囲気下に制御することが好ましく、例えば、水分については露点−４
０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図１（Ａ）の成膜装置
を用いた作製工程の手順の一例は、まず、基板供給室１１から基板１００を搬送し、ロー
ドロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で基板
１００に付着している水素を真空ベークなどで除去し、その後、搬送室１３を経て成膜室
１０ｃに基板１００を移動させ、成膜室１０ｃ内で絶縁膜１０２を成膜する。そして、大
気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動させ、成膜室１
０ａ内で厚さ５ｎｍの第１の酸化物半導体膜を成膜する。そして、大気に触れることなく
、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第１の結晶化熱処理を行う
。そして、大気に触れることなく、搬送室１３を経て成膜室１０ａに基板１００を移動さ
せ、成膜室１０ａ内で厚さ１０ｎｍよりも厚い第２の酸化物半導体膜を成膜する。そして
、大気に触れることなく、搬送室１３を経て基板加熱室１５に基板１００を移動させ、第
２の結晶化熱処理を行う。このように、図１（Ａ）の成膜装置を用いることによって大気
に触れることなく、作製プロセスを進めることができる。また、絶縁膜１０２、第１の結
晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜の積層を形成した後、大気に触れる
ことなく、成膜室１０ｂ内で金属ターゲットを用いてソース電極及びドレイン電極を形成
するための導電膜を第２の結晶性酸化物半導体膜上に成膜することもできる。なお、スル
ープットの向上のために、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜
を別々の成膜室で成膜しても構わない。

次いで、第１の結晶性酸化物半導体膜１１６ａと第２の結晶性酸化物半導体膜１１６ｂか
らなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜１１
６を形成する（図８（Ｃ）参照。）。図では、第１の結晶性酸化物半導体膜１１６ａと第
２の結晶性酸化物半導体膜１１６ｂの界面を点線で示し、酸化物半導体積層と説明してい
るが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示
している。

酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当
該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。

また、上記作製方法により、得られる第１の結晶性酸化物半導体膜及び第２の結晶性酸化
物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶
性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造
でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ酸化物半導体：Ｃ
Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）である。なお、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体
膜は、一部に結晶粒界を有している。

なお、第１及び第２の結晶性酸化物半導体膜は、少なくともＺｎを有する酸化物材料であ
り、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ａｌ−Ｇａ
−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であ
るＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ
−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料
などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ
系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ_２
を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（
Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組
成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。

また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造
に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形
成するための成膜と結晶化熱処理のプロセスを繰り返し行って、３層以上の積層構造とし
てもよい。

上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜１１６を、本明細書
に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態２におけるトラン
ジスタ１５１、トランジスタ１５２）に、適宜用いることができる。

また、酸化物半導体膜１０６として本実施の形態の酸化物半導体積層を用いた実施の形態
２におけるトランジスタ１５１においては、酸化物半導体膜の一方の面から他方の面に電
界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他
方の面に流れる方向、具体的に図３（Ｂ）では上下方向。）に流れる構造ではない。電流
は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジ
スタに光照射が行われ、またはバイアス−熱（ＢＴ：Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ
）ストレスが与えられても、電気特性の劣化は抑制または低減される。

酸化物半導体膜１１６のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体
膜の積層をトランジスタに用いることで、安定した電気的特性を有し、かつ、信頼性の高
いトランジスタを実現できる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

本実施例では、成膜装置であるスパッタリング装置の成膜室の立ち上げ方法と、該成膜室
を用いて成膜した酸化物半導体膜中の水素濃度を示す。

試料は６種類用意した。試料Ａ、試料Ｂおよび試料Ｃは、以下の方法で準備した。まず、
スパッタリング装置の成膜室を大気開放した後、該成膜室を密封してドライポンプおよび
クライオポンプを用い、成膜室の圧力が５×１０^−４Ｐａとなるまで真空引きした。次に
、室温にてダミー成膜を１分間×１００枚行った後、成膜室の圧力が８×１０^−５Ｐａ以
下になってからシリコンウェハ上に酸化物半導体膜を成膜した。ただし、１００枚のダミ
ー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ間で１時間以上真空
引きを行っている。

試料Ｄ、試料Ｅおよび試料Ｆは、以下の方法で準備した。まず、スパッタリング装置の成
膜室を大気開放した後、該成膜室を密封してドライポンプおよびクライオポンプを用い、
成膜室の圧力が５×１０^−４Ｐａとなるまで真空引きした。次に、基板温度が４１０℃に
なる温度に基板ホルダの温度を加熱し、成膜室自体の温度を２００℃とした後、さらに成
膜室の圧力が５×１０^−４Ｐａになるまで真空引きした。次に、ダミー成膜を５分間×１
００枚行った後に、９×１０^−５Ｐａ以下になってから酸化物半導体膜を成膜した。ただ
し、１００枚のダミー成膜は、１バッチで２０枚のダミー成膜を計５回行い、かつバッチ
間で１時間以上真空引きを行っている。

酸化物半導体膜の成膜条件は以下の通りである。Ｉｎ−Ｇａ−Ｚｎ−Ｏターゲット（Ｉｎ
_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、相対密度９５％以上）を用い
、成膜電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、成膜ガスをアルゴン３０ｓｃｃ
ｍ及び酸素１５ｓｃｃｍ、ターゲットと基板との距離を６０ｍｍ、成膜時基板温度を室温
（試料Ａおよび試料Ｄ）、２５０℃（試料Ｂおよび試料Ｅ）または４００℃（試料Ｃおよ
び試料Ｆ）として成膜した。なお、ダミー成膜は、成膜時基板温度以外の条件を、上述の
酸化物半導体膜と同条件で行っている。

試料Ａ乃至試料Ｆの酸化物半導体膜の水素濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ
Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定し、結果を図９に示す。ここで、
実線２００Ａは試料Ａを、実線２００Ｂは試料Ｂを、実線２００Ｃは試料Ｃを、実線２０
０Ｄは試料Ｄを、実線２００Ｅは試料Ｅを、実線２００Ｆは試料Ｆを、それぞれ示す。な
お、図９において、およそ３００ｎｍの深さまでが酸化物半導体膜中の水素濃度を示す。

図９（Ａ）より、基板温度を室温で成膜した試料Ａよりも基板温度を２５０℃で成膜した
試料Ｂの酸化物半導体膜中の水素濃度が高いことがわかった。これは、酸化物半導体膜成
膜時に、基板加熱による輻射熱で成膜室内壁に吸着していたガス分子が脱離し、酸化物半
導体膜中に取り込まれたためと理解される。また、基板温度を４００℃で成膜した試料Ｃ
では、基板温度を室温で成膜した試料Ａと比べて酸化物半導体膜中の水素濃度が低いこと
がわかった。これは、成膜室内壁に吸着していたガス分子が脱離し酸化物半導体膜中に取
り込まれるとともに、酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こ
っているためと理解される。即ち、酸化物半導体膜中に取り込まれるガス分子及び放出さ
れるガス分子の割合によって、酸化物半導体膜中の水素濃度が図示した値になったと理解
される。

図９（Ｂ）より、基板温度を室温で成膜した試料Ｄ及び基板温度を２５０℃で成膜した試
料Ｅの酸化物半導体膜中の水素濃度にほとんど差がないことがわかった。これは、成膜室
自体の温度を上げたこと及び加熱しながらダミー成膜を行ったことによって、あらかじめ
成膜室内壁に吸着していたガス分子を脱離していたためと理解される。また、基板温度を
４００℃で成膜した試料Ｆでは、基板温度を室温で成膜した試料Ｄと比べて酸化物半導体
膜中の水素濃度が低いことがわかった。これは、成膜室内壁からの脱ガスがほとんどなく
、かつ酸化物半導体膜を成膜しながら該酸化物半導体膜から脱ガスが起こったためと理解
される。

以上より、酸化物半導体膜の成膜前の処理条件（成膜室立ち上げ条件）によって、成膜室
における水素の脱離速度を高めることができ、酸化物半導体膜中の水素濃度をさらに低減
できることがわかる。

次に、同様の試料Ａ乃至試料Ｆを用いて、ＴＤＳ分析によるｍ／ｚ＝１８のスペクトルを
比較した。試料Ａ乃至試料ＦのＴＤＳスペクトルを図１０に示す。なお、酸化物半導体膜
の成膜前に、シリコンウェハに対し１×１０^−５Ｐａの減圧雰囲気において基板温度を４
００℃として５分間の熱処理（基熱処理ともいう。）を行った場合のＴＤＳスペクトルも
示す。なお、基熱処理を行った試料は、真空連続で酸化物半導体膜を成膜している。ここ
で、ｍ／ｚ＝１８のスペクトルを示すガス分子にはＨ_２Ｏがある。

図１０（Ａ）乃至図１０（Ｆ）は、それぞれ試料Ａ乃至試料ＦのＴＤＳスペクトルを示す
。図１０中のピーク２５０は、試料内部または基板表面などからの、比較的エネルギーの
高い結合が切れることに起因して放出するＨ_２Ｏと理解される。

ピーク２５０について基熱処理を行った試料と基熱処理を行っていない試料とを比較した
。図１０において、細線で示すスペクトルは基熱処理なしの試料を示し、太線で示すスペ
クトルは基熱処理ありの試料を示す。試料Ｃおよび試料Ｆでは基熱処理の有無によるＨ_２
Ｏの放出量はほとんど差がないように見えるが、その他の試料においては、基熱処理あり
の試料で基熱処理なしの試料よりもＨ_２Ｏの放出量が少なくなっていることがわかる。

これは、基熱処理を行うことによって、基板表面に吸着していたガス分子が除去できたた
めと理解される。

以上より、酸化物半導体膜の成膜前の基熱処理によって、基板表面に吸着しているガス分
子を除去することができ、酸化物半導体膜から放出されるＨ_２Ｏの量を低減できることが
わかる。

１０ 成膜室
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板加熱室
１６ａ ゲートバルブ
１６ｂ ゲートバルブ
１６ｃ ゲートバルブ
１６ｄ ゲートバルブ
１６ｅ ゲートバルブ
１６ｆ ゲートバルブ
１６ｇ ゲートバルブ
１６ｈ ゲートバルブ
２０ａ 成膜室
２０ｂ 成膜室
２２ａ ロードロック室
２２ｂ ロードロック室
２５ 基板加熱室
２６ａ ゲートバルブ
２６ｂ ゲートバルブ
２６ｃ ゲートバルブ
２６ｄ ゲートバルブ
２６ｅ ゲートバルブ
２６ｆ ゲートバルブ
３２ ターゲット
３４ ターゲットホルダ
４２ 基板ホルダ
４４ 基板ヒータ
４６ シャッター軸
４８ シャッター板
５０ ＲＦ電源
５２ 整合器
５４ 精製機
５６ 成膜ガス供給源
５８ 真空ポンプ
６８ 対向電極
１００ 基板
１０２ 絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁膜
１１４ ゲート電極
１１６ 酸化物半導体膜
１１６ａ 第１の結晶性酸化物半導体膜
１１６ｂ 第２の結晶性酸化物半導体膜
１２８ａ バッファ
１２８ｂ バッファ
１５１ トランジスタ
１５２ トランジスタ
２００Ａ 実線
２００Ｂ 実線
２００Ｃ 実線
２００Ｄ 実線
２００Ｅ 実線
２００Ｆ 実線
２５０ ピーク

Claims (4)

1. 基板に第１の熱処理を行い、
   前記第１の熱処理後に、前記基板上に絶縁膜を形成し、
   前記絶縁膜に第２の熱処理を行い、
   前記第２の熱処理後に、前記絶縁膜上に酸化物半導体膜をスパッタリング法によって形成し、
   前記酸化物半導体膜に第３の熱処理を行い、
   前記酸化物半導体膜を用いてトランジスタを形成することを特徴とするトランジスタの作製方法。
2. 基板に、１００℃以上前記基板の歪み点未満の温度で、第１の熱処理を行い、
   前記第１の熱処理後に、前記基板上に絶縁膜を形成し、
   前記絶縁膜に、１５０℃以上２８０℃以下の温度で、第２の熱処理を行い、
   前記第２の熱処理後に、前記絶縁膜上に酸化物半導体膜をスパッタリング法によって形成し、
   前記酸化物半導体膜に、２５０℃以上４７０℃以下の温度で、第３の熱処理を行い、
   前記酸化物半導体膜を用いてトランジスタを形成し、
   前記第３の熱処理の温度は、前記第２の熱処理の温度よりも高いことを特徴とするトランジスタの作製方法。
3. 請求項１又は請求項２において、
   前記第１乃至前記第３の熱処理は、それぞれ、不活性雰囲気または乾燥空気雰囲気で行われることを特徴とするトランジスタの作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記酸化物半導体膜の形成は、リークレートが１×１０^−１０Ｐａ・ｍ^３／秒以下である成膜室で行われることを特徴とするトランジスタの作製方法。

Images