JP5063080B2 - 半導体素子の評価方法 - Google Patents
半導体素子の評価方法 Download PDFInfo
- Publication number
- JP5063080B2 JP5063080B2 JP2006292465A JP2006292465A JP5063080B2 JP 5063080 B2 JP5063080 B2 JP 5063080B2 JP 2006292465 A JP2006292465 A JP 2006292465A JP 2006292465 A JP2006292465 A JP 2006292465A JP 5063080 B2 JP5063080 B2 JP 5063080B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- insulating layer
- layer
- measurement
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本実施の形態では、本発明を適用した半導体装置の評価方法について説明する。図1には本実施の形態で用いるFETの概念図を示す。図1のFETはP型の不純物が導入されたシリコン基板115、n型の不純物が導入されたソース電極(又はドレイン電極)111、n型の不純物が導入されたドレイン電極(又はソース電極)112、ゲート絶縁層113、及びゲート電極層114を有する。
本実施の形態では、本発明を適用することのできるFETの一例として、様々な形態のTFTについて説明する。
60 基板
61 下地層
62 半導体層
63 絶縁層
65 絶縁層
66 電極層
67 絶縁層
68 電極層
70 基板
71 下地層
73 絶縁層
74 半導体層
75 絶縁層
76 電極層
77 絶縁層
78 電極層
80 基板
81 下地層
82 半導体層
83 絶縁層
84 電極層
85 絶縁層
86 絶縁層
87 電極層
88 絶縁層
89 電極層
100 基板
101 電極層
102 絶縁層
103 半導体層
104 不純物領域
105 電極層
106 絶縁層
107 開口部
108 電極層
111 ソース電極(又はドレイン電極)
112 ドレイン電極(又はソース電極)
113 ゲート絶縁層
114 ゲート電極層
115 シリコン基板
120 開始
121 第1の測定
122 VshiftとVthの算出
123 FETへの電荷の注入
124 第2の測定
125 VshiftとVthの算出
126 ΔVshiftとΔVthの算出
127 ΔVの算出
128 Δの算出
129 ΔV>Δ
130 界面と判定
131 絶縁層中と判定
132 終了
62A チャネル形成領域
62B 低濃度不純物領域
62C 高濃度不純物領域
64A 電極層
64B 電極層
69A 開口部
69B 開口部
69C 開口部
72A 電極層
72B 電極層
74A チャネル形成領域
74B 低濃度不純物領域
74C 高濃度不純物領域
79A 開口部
79B 開口部
79C 開口部
82A チャネル形成領域
82B 低濃度不純物領域
82C 高濃度不純物領域
105A 電極層
105B 電極層
109A 開口部
109B 開口部
109C 開口部
110A プローブ
110B プローブ
110C プローブ
Claims (8)
- 半導体基板上にゲート電極層と、該半導体基板と該ゲート電極層との間に介在する絶縁層と、が設けられた電界効果型トランジスタを有する半導体素子の評価方法であって、
前記電界効果型トランジスタのゲート電圧に対するドレイン電流を測定する第1の測定をし、
前記電界効果型トランジスタに負荷をかけて電荷を注入し、
前記電荷が注入された前記電界効果型トランジスタのゲート電圧に対するドレイン電流を測定する第2の測定をし、
前記第1の測定の結果と前記第2の測定の結果から、閾値電圧の変化量とフラットバンド電圧の変化量を算出し、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲外のときに前記電荷がトラップされた位置を前記半導体基板と前記絶縁層の界面であると判定することを特徴とする半導体素子の評価方法。 - 半導体基板上にゲート電極層と、該半導体基板と該ゲート電極層との間に介在する絶縁層と、が設けられた電界効果型トランジスタを有する半導体素子の評価方法であって、
前記電界効果型トランジスタのゲート電圧に対するドレイン電流を測定する第1の測定をし、
前記電界効果型トランジスタに負荷をかけて電荷を注入し、
前記電荷が注入された前記電界効果型トランジスタのゲート電圧に対するドレイン電流を測定する第2の測定をし、
前記第1の測定の結果と前記第2の測定の結果から、閾値電圧の変化量とフラットバンド電圧の変化量を算出し、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲内のときに前記電荷がトラップされた位置を前記絶縁層中であると判定することを特徴とする半導体素子の評価方法。 - 請求項2において、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲外のときに前記電荷がトラップされた位置を前記半導体基板と前記絶縁層の界面であると判定することを特徴とする半導体素子の評価方法。 - ゲート電極層と、半導体層と、該ゲート電極層と該半導体層の間に介在する絶縁層と、が設けられた薄膜トランジスタを有する半導体素子の評価方法であって、
前記薄膜トランジスタのゲート電圧に対するドレイン電流を測定する第1の測定をし、
前記薄膜トランジスタに負荷をかけて電荷を注入し、
前記電荷が注入された前記薄膜トランジスタのゲート電圧に対するドレイン電流を測定する第2の測定をし、
前記第1の測定の結果と前記第2の測定の結果から、閾値電圧の変化量とフラットバンド電圧の変化量を算出し、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲外のときに前記電荷がトラップされた位置を前記半導体層と前記絶縁層の界面であると判定することを特徴とする半導体素子の評価方法。 - ゲート電極層と、半導体層と、該ゲート電極層と該半導体層の間に介在する絶縁層と、が設けられた薄膜トランジスタを有する半導体素子の評価方法であって、
前記薄膜トランジスタのゲート電圧に対するドレイン電流を測定する第1の測定をし、
前記薄膜トランジスタに負荷をかけて電荷を注入し、
前記電荷が注入された前記薄膜トランジスタのゲート電圧に対するドレイン電流を測定する第2の測定をし、
前記第1の測定の結果と前記第2の測定の結果から、閾値電圧の変化量とフラットバンド電圧の変化量を算出し、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲内のときに前記電荷がトラップされた位置を前記絶縁層中であると判定することを特徴とする半導体素子の評価方法。 - 請求項5において、
前記閾値電圧の変化量に対する前記フラットバンド電圧の変化量が、一定の範囲外のときに前記電荷がトラップされた位置を前記半導体層と前記絶縁層の界面であると判定することを特徴とする半導体素子の評価方法。 - 請求項1乃至請求項6のいずれか一において、
前記一定の範囲は、ずれ量Δを用いて、前記閾値電圧の変化量ΔVthをX軸、前記フラットバンド電圧の変化量ΔVshiftをY軸としたXY平面上のX−Δ≦Y≦X+Δで表され、
前記ずれ量Δは
(但し、Wtは遷移領域(前記半導体層と前記絶縁層の界面)の幅、Toxは前記絶縁層の厚さ)で表されることを特徴とする半導体素子の評価方法。 - 請求項1乃至請求項7のいずれか一において、
前記フラットバンド電圧は、前記トランジスタ及び前記電荷が注入された前記トランジスタのゲート電圧に対するドレイン電流の測定結果から作成された曲線の、飽和領域における接線が、所定の一の電流値になるときの電圧であることを特徴とする半導体素子の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292465A JP5063080B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体素子の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292465A JP5063080B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体素子の評価方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008109023A JP2008109023A (ja) | 2008-05-08 |
JP2008109023A5 JP2008109023A5 (ja) | 2009-09-17 |
JP5063080B2 true JP5063080B2 (ja) | 2012-10-31 |
Family
ID=39442109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292465A Expired - Fee Related JP5063080B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体素子の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5063080B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9302453B2 (en) | 2010-07-15 | 2016-04-05 | Robert Bosch Gmbh | Composite film, method for producing a composite film and a film composite consisting of at least one composite film, and apparatus for producing a composite film |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101770964B (zh) * | 2008-12-30 | 2011-09-14 | 中芯国际集成电路制造(上海)有限公司 | 形成钝化层窗口工艺中引入电荷的测试方法 |
DE112011102644B4 (de) | 2010-08-06 | 2019-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Integrierte Halbleiterschaltung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2665378B2 (ja) * | 1989-05-31 | 1997-10-22 | 株式会社テック | 原稿読取装置 |
JP2736501B2 (ja) * | 1993-09-28 | 1998-04-02 | 三菱電機株式会社 | Mos型トランジスタのホットキャリア劣化のシミュレーション方法 |
JPH0855988A (ja) * | 1994-08-09 | 1996-02-27 | Sony Corp | ゲート絶縁膜の形成方法 |
JP2003007791A (ja) * | 2001-06-26 | 2003-01-10 | Sony Corp | 電荷トラップ密度の評価方法および装置 |
-
2006
- 2006-10-27 JP JP2006292465A patent/JP5063080B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9302453B2 (en) | 2010-07-15 | 2016-04-05 | Robert Bosch Gmbh | Composite film, method for producing a composite film and a film composite consisting of at least one composite film, and apparatus for producing a composite film |
Also Published As
Publication number | Publication date |
---|---|
JP2008109023A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5508555B2 (ja) | ディスプレイ | |
JP4560502B2 (ja) | 電界効果型トランジスタ | |
US20190363183A1 (en) | Semiconductor device and method for reduced bias threshold instability | |
US8044402B2 (en) | Amorphous insulator film and thin-film transistor | |
Tardy et al. | Organic thin film transistors with HfO2 high-k gate dielectric grown by anodic oxidation or deposited by sol–gel | |
EP2696366B1 (en) | Device having reduced bias temperature instability (bti) | |
US20130320339A1 (en) | Thin-film semiconductor device and method for manufacturing the same | |
TW201208079A (en) | Semiconductor device, measurement apparatus, and measurement method of relative permittivity | |
JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5063080B2 (ja) | 半導体素子の評価方法 | |
JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
Farmakis et al. | Effects of hydrogenation on the performance and hot-carrier endurance of polysilicon thin-film transistors | |
Dimitriadis et al. | Performance enhancement of offset gated polysilicon thin-film transistors | |
Shin et al. | Novel L-shaped dual-gate structure of polycrystalline silicon thin-film transistors for the reduction of the kink current in sequential lateral solidification or continuous wave laser method | |
JP7063712B2 (ja) | 酸化物半導体層を含む薄膜トランジスタ | |
Hayashi et al. | Double-Crystalline Silicon Channel Thin Film Transistors Fabricated Using Continuous-Wave Green Laser for Large Organic Light-Emitting Diode Displays | |
Airio | Low voltage metal oxide transistors | |
JP2022076351A (ja) | 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット | |
Lin et al. | An investigation of bias temperature instability in hydrogenated low-temperature polycrystalline silicon thin film transistors | |
Lee et al. | Characteristics of thin-film transistors fabricated by the excimer laser-annealed amorphous silicon in ultralow oxygen concentrations | |
CN117790311A (zh) | 半导体器件的制造方法 | |
Michalas et al. | Physics and Electrical Characterization of Excimer Laser Crystallized Polysilicon TFTs | |
Liu et al. | Turn-around phenomenon in the degradation trend of n-type low-temperature polycrystalline silicon thin-film transistors under DC bias stress | |
Hatzopoulos et al. | Anomalous hot-carrier-induced degradation of offset gated polycrystalline silicon thin-film transistors | |
Toutah et al. | Stability of unhydrogenated polysilicon thin film transistors and structural quality of the channel material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |