JP2009070919A - プラズマ酸化処理方法およびシリコン酸化膜の形成方法 - Google Patents

プラズマ酸化処理方法およびシリコン酸化膜の形成方法 Download PDF

Info

Publication number
JP2009070919A
JP2009070919A JP2007235733A JP2007235733A JP2009070919A JP 2009070919 A JP2009070919 A JP 2009070919A JP 2007235733 A JP2007235733 A JP 2007235733A JP 2007235733 A JP2007235733 A JP 2007235733A JP 2009070919 A JP2009070919 A JP 2009070919A
Authority
JP
Japan
Prior art keywords
plasma
region
oxidation
oxidation treatment
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007235733A
Other languages
English (en)
Other versions
JP4975569B2 (ja
Inventor
Hiroichi Ueda
博一 上田
Toshio Nakanishi
敏雄 中西
Yoshihiro Hirota
良浩 廣田
Junichi Kitagawa
淳一 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007235733A priority Critical patent/JP4975569B2/ja
Publication of JP2009070919A publication Critical patent/JP2009070919A/ja
Application granted granted Critical
Publication of JP4975569B2 publication Critical patent/JP4975569B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 複雑なプロセスを必要とせずに、同一のシリコン層に形成されたｐ型拡散領域およびｎ型拡散領域に、それぞれ異なる膜厚でシリコン酸化膜を形成する。
【解決手段】 酸素およびＡｒを含有する処理ガスのプラズマにより、ｐ型拡散領域１０３とｎ型拡散領域１０５とを、それぞれ異なる酸化レートで酸化処理する。ｐ型拡散領域１０３の表面には膜厚Ｔ１の厚膜部１０７ａが形成され、ｎ型拡散領域１０５の表面には、厚膜部１０７ａよりも薄い膜厚Ｔ２の薄膜部１０７ｂが形成される。
【選択図】図３

Description

本発明は、例えばＣＭＯＳ素子の製造過程でシリコン酸化膜を形成する際に利用可能なプラズマを用いる酸化処理技術に関する。
ｎチャネルＭＯＳトランジスタは、伝導に寄与するキャリアが電子であるため、ｐチャネルＭＯＳトランジスタに比べてキャリアの移動度が大きい。通常、ゲート酸化膜の膜厚が同じで、かつトランジスタサイズが同じ（つまり、チャネル長およびチャネル幅が同じ）であれば、ｎチャネルＭＯＳトランジスタはｐチャネルＭＯＳトランジスタに比べてドライブカレント（Ｉｏｎ電流）を大きくとることができる。このため、ＬＳＩのデジタル回路を高速で動作させる上で、Ｋｅｙトリガー信号を処理するスイッチングトランジスタとしてｎチャネルＭＯＳトランジスタが用いられる。しかし、ｎチャネルＭＯＳトランジスタだけでデジタル回路を構成した場合、高速ではあるが、消費電力が大きくなるという問題がある。これを解決するために、Ｖｃｃ（電源電圧）側にｐチャネルＭＯＳトランジスタを配置し、Ｖｃｃからの不必要な電流を遮断する機構を付加する方式（ＣＭＯＳ回路構成）が一般的に採用されている。
ＬＳＩをＣＭＯＳ回路で設計する場合には、回路を構成するトランジスタが次のような要件を満たすことが必要となる。まず、デジタル回路において回路の動作速度を決定するトリガー信号の信号線のステートは、ＬｏｗからＨｉｇｈへ移行する速度と、逆にＨｉｇｈからＬｏｗへ移行するスイッチング速度とを揃える必要がある。そのため、ＣＭＯＳインバータ回路を組む場合、Ｖｃｃ側のＰｕｌｌ−Ｕｐ用ｐチャネルＭＯＳトランジスタとＧＮＤ側のＰｕｌｌ−Ｄｏｗｎ用ｎチャネルＭＯＳトランジスタのＶｔｈ（しきい値電圧）は、＋／−対称に同じ値に設定する必要があり、かつ両方のトランジスタのドライブカレント（Ｉｏｎ電流）が等しいことが要求される。
上記の要件を満たすために、従来はｎチャネルＭＯＳトランジスタと対をなすｐチャネルＭＯＳトランジスタのチャネル幅を大きく設計することによって対応していた。すなわち、ｐチャネルＭＯＳトランジスタのドライブカレント（Ｉｏｎ電流）を補完するため、一般に、ｐチャネルＭＯＳトランジスタのチャネル幅は、ｎチャネルＭＯＳトランジスタに比べて１．５倍から２倍程度大きく設計される。
今後、消費電力を低減しつつ高速動作を目指すＣＭＯＳ素子において、トランジスタサイズを小さくすることを考慮すると、ｎチャネルＭＯＳトランジスタと同様に、ｐチャネルＭＯＳトランジスタを微細化すること、およびｐチャネルＭＯＳトランジスタのドライブカレントを向上させる取り組みが必要となる。現在、従来の埋め込みチャネル型のｐチャネルＭＯＳトランジスタから、表面チャネル型のｐチャネルＭＯＳトランジスタに技術がシフトする傾向があるのは、以上のような理由によるものである。
ｐチャネルＭＯＳトランジスタにおいて、ドライブカレント（Ｉｏｎ電流）は大きければ大きいほどよく、かつリーク電流特性（Ｉｏｆｆ）は小さいほどよい。リーク電流特性（Ｉｏｆｆ）は、時にはドライブカレント特性（Ｉｏｎ）よりも重要であるため、リーク電流特性（Ｉｏｆｆ）を考慮すると、しきい値電圧（Ｖｔｈ）を無理に下げることは困難である。そして、ゲート酸化膜の膜厚は、ゲート上部から基板方向へ向けてのリーク電流が問題となるレベルまで大きくならない限り、極力薄く形成することがトランジスタの性能［つまり、ドライブカレント特性（Ｉｏｎ）およびリーク電流特性（Ｉｏｆｆ）］を改善させる方向になるので有利である。また、本来、ｎチャネルＭＯＳトランジスタおよびｐチャネルＭＯＳトランジスタにおけるゲート酸化膜の膜厚の最適化は、それぞれ独立して行うことが理想的であると考えられる。ｐチャネルＭＯＳトランジスタは、ゲート酸化膜の膜厚が同じ場合には、ｎチャネルＭＯＳトランジスタに比べてＩｏｎおよびＩｏｆｆの両特性がともに小さい。このことから、ｐチャネルＭＯＳトランジスタのゲート酸化膜の膜厚を、ｎチャネルＭＯＳトランジスタのゲート酸化膜よりも薄く形成できる余地は十分にある。
しかし、実際のＣＭＯＳトランジスタ形成プロセスでは、ｎチャネルとｐチャネルのゲート酸化膜の膜厚を独立に調整することは多くの場合敬遠される。その理由は、ゲート酸化膜の形成工程が複雑化することが避けられず、製造コストを増大させたり、デバイスの信頼性を低下させるなどの弊害が生じるためである。
すなわち、従来技術でｎチャネル形成領域（導電型はｐ型）とｐチャネル形成領域（導電型はｎ型）に膜厚の異なるシリコン酸化膜を形成するためには、一旦これらの領域にシリコン酸化膜を形成した後、酸化膜を厚く形成したい方の領域に選択的にフォトレジストマスクを形成し、それ以外の部分の酸化膜を、希フッ酸（ＨＦ）水溶液を用いたウェットエッチングによって除去し、その後でもう一度酸化処理を行って薄い酸化膜を形成する、という複雑な工程が必要であった。このようにゲート酸化膜の形成工程が複雑になると、コスト高になるとともに、プロセス上のクロスコンタミネーションが発生しやすくなり、トランジスタ性能の安定性や信頼性を低下させてしまうおそれがある。
ところで、ゲート酸化膜としてのシリコン酸化膜を形成するための代表的な技術として、熱酸化法やプラズマ酸化法などが知られている。例えば、特許文献１では、Ｋｒ等の希ガスと酸素を用いてプラズマ酸化処理を行うことにより、シリコン表面に面方位に依存しない均一で高品質なシリコン酸化膜を形成する技術が提案されている。プラズマ酸化処理の場合、プラズマの均一化を図ることにより、シリコン基板面内での処理の均一性（つまり、酸化膜厚の面内均一性）を確保することが重要と考えられてきた。
特開２００２−２６１０９１号公報
従来のプラズマ酸化処理では、同一のシリコン基板表面において、均一な酸化処理を実現することが指向されており、部位によって異なる膜厚でシリコン酸化膜を形成することについては検討されていない。しかし、複雑な工程を必要とせずに、ｐ型拡散領域のシリコン酸化膜に比べてｎ型拡散領域のシリコン酸化膜を薄く形成できる方法があれば、上述のようにｐチャネルＭＯＳトランジスタにおいて、ゲート絶縁膜の薄膜化とトランジスタの小型化を図ることが可能となり、さらには、ＣＭＯＳ素子において低消費電力と高速動作を維持しつつ、ダウンサイジングと集積度の向上を実現できる可能性がある。
本発明は、かかる実情に鑑みてなされたものであり、複雑なプロセスを必要とせずに、同一のシリコン層に形成されたｐ型拡散領域およびｎ型拡散領域に、それぞれ異なる膜厚でシリコン酸化膜を形成することが可能なプラズマ酸化処理方法を提供することを目的とする。
本発明の第１の観点のプラズマ酸化処理方法は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とがそれぞれ表面に露出して設けられており、前記第１の領域と前記第２の領域とを、それぞれ異なる酸化レートで酸化処理することを特徴とする。
本発明の第１の観点のプラズマ酸化処理方法において、前記第１の領域における酸化レートは、前記第２の領域における酸化レートの１．２〜２．０倍であってもよい。
また、本発明の第１の観点のプラズマ酸化処理方法において、前記第１の領域に形成されるシリコン酸化膜の膜厚は、前記第２の領域に形成されるシリコン酸化膜の膜厚に比べて１．２〜２．０倍であってもよい。
また、本発明の第１の観点のプラズマ酸化処理方法において、前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００１以上０．２以下の範囲内であってもよい。
また、本発明の第１の観点のプラズマ酸化処理方法において、前記プラズマ酸化処理工程における処理圧力が１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかであってもよい。
また、本発明の第１の観点のプラズマ酸化処理方法において、前記プラズマ酸化処理工程におけるマイクロ波のパワー密度が、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内であってもよい。
本発明の第２の観点のプラズマ酸化処理方法は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
を備えたプラズマ酸化処理方法であって、
前記シリコン層には、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とが、それぞれ表面に露出して設けられており、
前記プラズマ酸化処理工程は、前記第１の領域に対する酸化レートが、前記第２の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第１の酸化処理工程と、
前記第１の酸化処理工程の後に、前記第１の領域に対する酸化レートと前記第２の領域に対する酸化レートが同程度となるように酸化処理を行う第２の酸化処理工程と、
を含むことを特徴とする。
本発明の第２の観点のプラズマ酸化処理方法では、前記第１の酸化処理工程において、前記第１の領域における酸化レートが、前記第２の領域における酸化レートの１．２〜２．０倍であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法では、前記第１の酸化処理工程において、前記第１の領域に形成されるシリコン酸化膜の膜厚が、前記第２の領域に形成されるシリコン酸化膜の膜厚に比べて１．２〜２．０倍であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法において、前記第１の酸化処理工程における前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００１以上０．２５以下の範囲内であるとともに、処理圧力が１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかであってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法では、前記第１の酸化処理工程におけるマイクロ波のパワー密度が、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法では、前記第２の酸化処理工程における前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００２５以上０．４以下の範囲内であるとともに、前記第２の酸化処理工程の処理圧力が、６．７Ｐａ以上６６７Ｐａ以下の範囲内であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法では、前記第２の酸化処理工程におけるマイクロ波のパワー密度が、０．４２Ｗ／ｃｍ２以上４．１９Ｗ／ｃｍ２以下の範囲内であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法において、前記第１の領域がｐ型拡散領域であり、前記第２の領域がｎ型拡散領域であってもよい。
また、本発明の第２の観点のプラズマ酸化処理方法において、前記ｐ型拡散領域におけるホウ素の濃度が１×１０１６〜５×１０１８ｃｍ−３の範囲内であり、前記ｎ型拡散領域におけるリンの濃度が１×１０１６〜５×１０１８ｃｍ−３の範囲内であってもよい。
本発明の第３の観点のシリコン酸化膜の形成方法は、プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備えたプラズマ酸化処理方法により、前記シリコン層の表面に設けられた、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理してシリコン酸化膜を形成することを特徴とする。
本発明の第４の観点のＣＭＯＳ素子の製造方法は、
ｎチャネルトランジスタとｐチャネルトランジスタとを備えたＣＭＯＳ素子の製造方法であって、
シリコン層に、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域と、をそれぞれ形成する工程と、
前記第１の領域と前記第２の領域の表面に、それぞれシリコン酸化膜を形成するシリコン酸化膜形成工程と、
前記第１の領域に形成されたシリコン酸化膜および前記第２の領域に形成されたシリコン酸化膜より上層に、それぞれゲート電極を形成する工程と、
を備え、
前記シリコン酸化膜形成工程は、
プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を有しており、前記第１の領域と前記第２の領域とを、それぞれ異なる酸化レートで酸化処理するものであること、を特徴とする。
本発明の第５の観点のコンピュータ読み取り可能な記憶媒体は、
コンピュータ上で動作する制御プログラムが記憶された記憶媒体であって、
前記制御プログラムは、実行時に、プラズマ処理装置の処理室内でプラズマ酸化処理方法が行われるように、前記プラズマ処理装置を制御するものであり、
前記プラズマ処理方法は、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備え、前記シリコン層の表面に設けられた、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理してシリコン酸化膜を形成するものであること、を特徴とする。
本発明の第６の観点のプラズマ処理装置は、
プラズマを用いて被処理体を処理するための処理室と、
前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
前記処理室内にガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスとマイクロ波とを導入してプラズマを生成させ、シリコン層の表面に設けられた第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理するように制御する制御部と、
を備えたことを特徴とする。
本発明のプラズマ酸化処理方法によれば、第１の導電型の第１の領域と第２の導電型の第２の領域とを、それぞれ異なる酸化レートで酸化処理するので、フォトリソグラフィーやエッチングなどの工程数を従来に比べて削減しながら、第１の領域と第２の領域に、それぞれ異なる膜厚のシリコン酸化膜を形成することが可能である。従って、例えばＣＭＯＳトランジスタの製造過程において、ｎチャネル形成のためのｐ型拡散領域と、ｐチャネル形成のためのｎ型拡散領域とに形成されるゲート絶縁膜の膜厚設計の自由度を大幅に高めることが可能となる。その結果、ＣＭＯＳ素子をはじめとする半導体装置において、優れた信頼性を維持しながら、微細化や高集積化への対応を図ることが可能になる、という効果を奏する。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１〜図３は、本発明の第１の実施の形態に係るプラズマ酸化処理方法の概要を示す説明図である。図１に示したように、シリコン層１０１上には、第１の導電型を有する第１の領域としてｐ型不純物がドープされたｐ型拡散領域１０３と、第２の導電型を有する第２の領域としてｎ型不純物がドープされたｎ型拡散領域１０５と、が形成されている。ｐ型不純物としては、例えばホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などの３価の元素を挙げることができる。ｎ型不純物としては、例えばリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などの５価の元素を挙げることができる。なお、ｐ型拡散領域１０３およびｎ型拡散領域１０５は、共に不純物の濃度分布を有していてもよい。
また、ｐ型拡散領域１０３は、１種類のｐ型不純物に限らず、２種以上のｐ型不純物を含んでいてもよい。同様に、ｎ型拡散領域１０５は、１種類のｎ型不純物に限らず、２種以上のｎ型不純物を含んでいてもよい。さらに、ｐ型拡散領域１０３は、ｐ型が優勢であればよいので、ｐ型不純物のみを含む場合に限らず、ｐ型不純物とｎ型不純物の両方を含んでいてもよい。同様に、ｎ型拡散領域１０５も、ｎ型が優勢であればよいので、ｎ型不純物のみを含む場合に限らず、ｎ型不純物とｐ型不純物の両方を含んでいてもよい。
なお、図１〜図３では、説明の便宜上、ｐ型拡散領域１０３とｎ型拡散領域１０５がシリコン層１０１に個別に設けられているように図示したが、例えば、ｎ型のシリコン層１０１を第２の領域として、その一部に第１の領域としてのｐ型拡散領域１０３が設けられていてもよく、あるいは、ｐ型のシリコン層１０１を第１の領域として、その一部に第２の領域としてのｎ型拡散領域１０５が設けられていてもよい。また、シリコン層１０１は、多結晶シリコン層やアモルファスシリコン層でもよく、あるいは単結晶シリコン基板であってもよい。
図２に示したように、酸素含有ガスのプラズマＰを用いて、シリコン層１０１の表面をプラズマ酸化処理する。このプラズマ酸化処理は、ｐ型拡散領域１０３とｎ型拡散領域１０５とを、それぞれ異なる酸化レートで酸化処理する工程を含む。そして、ｐ型拡散領域１０３に形成されるシリコン酸化膜の厚みが、ｎ型拡散領域１０５に形成されるシリコン酸化膜の厚みに比べて大きくなるようにプラズマ酸化処理を行う。このプラズマ酸化処理に用いるプラズマ処理装置やプラズマ酸化処理条件については、後で詳細に説明する。
図３は、プラズマ酸化処理によって、シリコン層１０１の表面にシリコン酸化膜１０７が形成された状態を示したものである。シリコン酸化膜１０７は、ｐ型拡散領域１０３の表面に形成された厚膜部１０７ａと、ｎ型拡散領域１０５の表面に形成された、厚膜部１０７ａよりも膜厚が薄い薄膜部１０７ｂとを有している。つまり、厚膜部１０７ａの膜厚Ｔ１と、薄膜部１０７ｂの膜厚Ｔ２との関係は、Ｔ１＞Ｔ２である。
このように本実施の形態のプラズマ酸化処理方法は、同一の基板面内（シリコン層１０１内）において、膜厚が異なる厚膜部１０７ａと薄膜部１０７ｂとを形成することができる方法である。このようにして形成されたシリコン酸化膜１０７の厚膜部１０７ａと薄膜部１０７ｂとを、それぞれゲート絶縁膜として利用することにより、同一基板面内（シリコン層１０１内）で、異なる厚みのゲート絶縁膜を有する複数のトランジスタを作製することが可能である。従って、後述するように、異なる膜厚のゲート絶縁膜によって形成されたｎチャネルトランジスタとｐチャネルトランジスタを有するＣＭＯＳ素子を容易に製造することができる。
次に、図４から図６を参照しながら、本実施の形態のプラズマ酸化処理方法に好適に利用可能なプラズマ処理装置１００について説明する。図４は、プラズマ酸化処理に利用可能なプラズマ処理装置１００の概略構成を模式的に示す断面図である。また、図５は、図４のプラズマ処理装置１００の平面アンテナを示す平面図である。さらに、図６は、図４のプラズマ処理装置１００の制御部の構成例を示す図面である。
プラズマ処理装置１００は、複数のスロット状の孔を有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。プラズマ処理装置１００では、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度を有するプラズマによる処理が可能である。従って、プラズマ処理装置１００は、各種半導体装置の製造過程において、シリコンを酸化してシリコン酸化膜を形成する目的で好適に利用できる。
プラズマ処理装置１００は、主要な構成として、気密に構成されたチャンバー（処理室）１と、チャンバー１内にガスを供給するガス供給機構１８と、チャンバー１内を減圧排気するための排気機構としての排気装置２４と、チャンバー１の上部に設けられ、チャンバー１内にマイクロ波を導入するマイクロ波導入機構２７と、これらプラズマ処理装置１００の各構成部を制御する制御部５０と、を備えている。
チャンバー１は、接地された略円筒状の容器により形成されている。なお、チャンバー１は角筒形状の容器により形成してもよい。チャンバー１は、アルミニウム等の材質からなる底壁１ａと側壁１ｂとを有している。
チャンバー１の内部は、被処理体であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するための載置台２が設けられている。載置台２は、熱伝導性の高い材質例えばＡｌＮ等のセラミックスにより構成されている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状の支持部材３により支持されている。支持部材３は、例えばＡｌＮ等のセラミックスにより構成されている。
また、載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された環状部材である。
また、載置台２には、温度調節機構としての抵抗加熱型のヒータ５が埋め込まれている。このヒータ５は、ヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。
また、載置台２には、熱電対（ＴＣ）６が配備されている。この熱電対６によって温度計測を行うことにより、ウエハＷの加熱温度を例えば室温から９００℃までの範囲で制御可能となっている。
また、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が設けられている。各ウエハ支持ピンは、載置台２の表面に対して突没可能に設けられている。
チャンバー１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、チャンバー１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられている。このバッフルプレート８は、複数の支柱９により支持されている。
チャンバー１の底壁１ａの略中央部には、円形の開口部１０が形成されている。底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１には、排気管１２が接続されており、この排気管１２を介して排気装置２４に接続されている。
チャンバー１の上部には、環状のアッパープレート１３が接合されている。アッパープレート１３の内周は、内側（チャンバー内空間）へ向けて突出し、環状の支持部１３ａを形成している。
チャンバー１の側壁１ｂには、環状をなすガス導入部１５が設けられている。このガス導入部１５は、酸素含有ガスやプラズマ励起用ガスを供給するガス供給機構１８に接続されている。なお、ガス導入部１５はノズル状またはシャワー状に設けてもよい。
また、チャンバー１の側壁１ｂには、プラズマ処理装置１００と、これに隣接する搬送室（図示せず）との間で、ウエハＷの搬入出を行うための搬入出口１６と、この搬入出口１６を開閉するゲートバルブ１７とが設けられている。
ガス供給機構１８は、例えば不活性ガス供給源１９ａおよび酸素含有ガス（Ｏ含有ガス）供給源１９ｂを有している。なお、ガス供給機構１８は、上記以外の図示しないガス供給源として、例えばチャンバー１内雰囲気を置換する際に用いるパージガス供給源、チャンバー１内をクリーニングする際に用いるクリーニングガス供給源等を有していてもよい。
不活性ガスとしては、例えばＮ２ガスや希ガスなどを用いることができる。希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。これらの中でも、経済性に優れている点でＡｒガスを用いることが特に好ましい。また、酸素含有ガスとしては、例えば酸素ガス（Ｏ２）、水蒸気（Ｈ２Ｏ）、一酸化窒素（ＮＯ）などを用いることができる。
不活性ガスおよび酸素含有ガスは、ガス供給機構１８の不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂから、ガスライン２０を介してガス導入部１５に至り、ガス導入部１５からチャンバー１内に導入される。各ガス供給源に接続する各々のガスライン２０には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。このようなガス供給機構１８の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。
排気機構としての排気装置２４は、例えばターボ分子ポンプなどの高速真空ポンプを備えている。前記のように、排気装置２４は、排気管１２を介してチャンバー１の排気室１１に接続されている。チャンバー１内のガスは、排気室１１の空間１１ａ内へ均一に流れ、さらに空間１１ａから排気装置２４を作動させることにより、排気管１２を介して外部へ排気される。これにより、チャンバー１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
次に、マイクロ波導入機構２７の構成について説明する。マイクロ波導入機構２７は、主要な構成として、透過板２８、平面アンテナ３１、遅波材３３、シールド蓋体３４、導波管３７、マッチング回路３８およびマイクロ波発生装置３９を備えている。
マイクロ波を透過させる透過板２８は、アッパープレート１３において内周側に張り出した支持部１３ａ上に配備されている。透過板２８は、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスから構成されている。この透過板２８と支持部１３ａとの間は、シール部材２９を介して気密にシールされている。したがって、チャンバー１内は気密に保持される。
平面アンテナ３１は、透過板２８の上方において、載置台２と対向するように設けられている。平面アンテナ３１は、円板状をなしている。なお、平面アンテナ３１の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ３１は、アッパープレート１３の上端に係止されている。
平面アンテナ３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ３１は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２を有している。マイクロ波放射孔３２は、所定のパターンで平面アンテナ３１を貫通して形成されている。
個々のマイクロ波放射孔３２は、例えば図５に示すように、細長い長方形状（スロット状）をなしている。そして、典型的には隣接するマイクロ波放射孔３２が「Ｔ」字状に配置されている。また、このように所定の形状（例えばＴ字状）に組み合わせて配置されたマイクロ波放射孔３２は、さらに全体として同心円状に配置されている。
マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。例えば、マイクロ波放射孔３２の間隔は、λｇ／４、λｇ／２またはλｇとなるように配置される。なお、図５においては、同心円状に形成された隣接するマイクロ波放射孔３２どうしの間隔をΔｒで示している。なお、マイクロ波放射孔３２の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
なお、平面アンテナ３１と透過板２８との間、また、遅波材３３と平面アンテナ３１との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
チャンバー１の上部には、これら平面アンテナ３１および遅波材３３を覆うように、シールド蓋体３４が設けられている。シールド蓋体３４は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。アッパープレート１３の上端とシールド蓋体３４とは、シール部材３５によりシールされている。また、シールド蓋体３４の内部には、冷却水流路３４ａが形成されている。この冷却水流路３４ａに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ３１および透過板２８を冷却できるようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁（天井部）の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。導波管３７の他端側には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。モード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。
同軸導波管３７ａの中心には内導体４１が延在している。この内導体４１は、その下端部において平面アンテナ３１の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ３１へ放射状に効率よく均一に伝播される。
以上のような構成のマイクロ波導入機構２７により、マイクロ波発生装置３９で発生したマイクロ波が導波管３７を介して平面アンテナ３１へ伝搬され、さらに透過板２８を介してチャンバー１内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば２．４５ＧＨｚが好ましく用いられ、他に８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
プラズマ処理装置１００の各構成部は、制御部５０に接続されて制御される構成となっている。制御部５０は、図６に示すように、ＣＰＵを備えたプロセスコントローラ５１と、このプロセスコントローラ５１に接続されたユーザーインターフェース５２および記憶部５３を備えている。プロセスコントローラ５１は、プラズマ処理装置１００において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部（例えば、ヒータ電源５ａ、ガス供給機構１８、排気装置２４、マイクロ波発生装置３９など）を統括して制御する制御手段である。
ユーザーインターフェース５２は、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部５３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース５２からの指示等にて任意のレシピを記憶部５３から呼び出してプロセスコントローラ５１に実行させることで、プロセスコントローラ５１の制御下、プラズマ処理装置１００のチャンバー１内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマ処理装置１００では、８００℃以下の低温で下地膜等へのダメージフリーなプラズマ処理を行うことができる。また、プラズマ処理装置１００は、プラズマの均一性に優れていることから、プロセスの均一性を実現できる。
次に、ＲＬＳＡ方式のプラズマ処理装置１００を用いたプラズマ酸化処理について説明する。まず、ゲートバルブ１７を開にして搬入出口１６からウエハＷをチャンバー１内に搬入し、載置台２上に載置する。なお、ウエハＷには、第１の拡散領域としてのｐ型拡散領域１０３と、第２の拡散領域としてのｎ型拡散領域１０５が形成されている（図１〜図３を参照）。
次に、チャンバー１内を減圧排気しながら、ガス供給機構１８の不活性ガス供給源１９ａおよび酸素含有ガス供給源１９ｂから、酸素含有ガスおよび不活性ガスを所定の流量でそれぞれガス導入部１５を介してチャンバー１内に導入する。このようにして、チャンバー１内を所定の圧力に調節する。
次に、マイクロ波発生装置３９で発生させた所定周波数例えば２．４５ＧＨｚのマイクロ波を、マッチング回路３８を介して導波管３７に導く。導波管３７に導かれたマイクロ波は、矩形導波管３７ｂおよび同軸導波管３７ａを順次通過し、内導体４１を介して平面アンテナ３１に供給される。つまり、マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ３１に向けて伝搬されていく。そして、マイクロ波は、平面アンテナ３１に貫通形成されたスロット状のマイクロ波放射孔３２から透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射される。この際のマイクロ波出力は、例えば２００ｍｍ径以上のウエハＷを処理する場合には、１００〜５０００Ｗの範囲内から目的に応じて選択することができる。
平面アンテナ３１から透過板２８を経てチャンバー１に放射されたマイクロ波により、チャンバー１内で電磁界が形成され、不活性ガスおよび酸素含有ガスがそれぞれプラズマ化する。このマイクロ波励起プラズマは、マイクロ波が平面アンテナ３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起高密度プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものである。そして、プラズマ中の活性種例えばラジカルやイオンの作用によりウエハＷのシリコン表面が酸化されてシリコン酸化膜ＳｉＯ２の薄膜が形成される。
プラズマ処理装置１００においては、プラズマ処理の条件を選定することにより、シリコン酸化膜の形成速度（つまり、シリコンの酸化レート）を所望の大きさにコントロールすることができる。例えば、ｐ型拡散領域１０３を優勢的に酸化させ、ｎ型拡散領域１０５を僅かしか酸化させないプラズマ処理条件として、次に示す条件を挙げることができる。
＜プラズマ酸化処理条件＞
本実施の形態では、ｐ型拡散領域１０３における不純物（例えばホウ素）の濃度が、１×１０１６ｃｍ−３〜５×１０１８ｃｍ−３の範囲内であり、ｎ型拡散領域１０５として、不純物（例えばリン）の濃度が、１×１０１６ｃｍ−３〜５×１０１８ｃｍ−３の範囲内である場合を例に挙げて説明する。
処理ガスとしては、希ガスとしてＡｒガスを、酸素含有ガスとしてＯ２ガスをそれぞれ使用することが好ましい。このとき、Ａｒガスに対するＯ２ガスの流量比（Ｏ２ガス流量／Ａｒガス流量）は、プラズマ安定性を高める観点から、０．００１以上０．２以下の範囲内とすることが好ましい。例えば２００ｍｍ径以上のウエハＷを処理する場合には、Ａｒガスの流量は５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、Ｏ２ガスの流量は５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上１００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内から、上記流量比になるように設定することができる。
また、処理圧力は、１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかに設定することが好ましい。
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内とすることが好ましい。なお、本発明においてマイクロ波のパワー密度は、プラズマ形成空間に面する透過板２８（図４参照）の面積１ｃｍ２あたりのマイクロ波パワーを意味する。例えば２００ｍｍ径以上のウエハＷを処理する場合には、マイクロ波パワーを１００Ｗ以上５００Ｗ未満の範囲内とすることが好ましい。
また、ウエハＷの加熱温度は、載置台２の温度として、例えば３００℃以上８００℃以下の範囲内とすることが好ましく、４００℃以上６００℃以下の範囲内に設定することがより好ましい。
さらに、プラズマ処理装置１００におけるギャップ（透過板２８の下面から載置台２の上面までの間隔）Ｇは、プラズマ密度と酸化レートをコントロールする観点から、例えば５０ｍｍ以上２００ｍｍ以下の範囲内に設定することが好ましい。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出してプラズマ処理装置１００の各構成部例えばガス供給機構１８、排気装置２４、マイクロ波発生装置３９、ヒータ電源５ａなどへ制御信号を送出することにより、所望の条件でのプラズマ酸化処理が実現する。
上記条件でのプラズマ酸化処理は、ｐ型拡散領域１０３に所望の膜厚でシリコン酸化膜が形成されるまで行われる。酸化処理の終点は、例えば酸化レートと時間から求めることが可能である。あるいは、例えばチャンバー１に膜厚監視装置を設置してリアルタイムでシリコン酸化膜の膜厚をモニターすることによって終点を検出することもできる。
以上の条件で、ｐ型拡散領域１０３とｎ型拡散領域１０５とが形成されたウエハＷ（シリコン層１０１）をプラズマ酸化処理することにより、ｐ型拡散領域１０３のシリコンを優勢的に酸化し、ｎ型拡散領域１０５に比べて厚いシリコン酸化膜を形成することができる。すなわち、上記条件の下では、ｐ型拡散領域１０３は速やかに酸化されるが、ｎ型拡散領域１０５での酸化の進行はｐ型拡散領域１０３に比べて遅い。例えば、ｐ型拡散領域１０３における酸化レートを、ｎ型拡散領域１０５における酸化レートに比べて１．２〜２．０倍の範囲内、好ましくは１．６〜２．０倍の範囲内にすることができる。そして、このような酸化レートの違いによって、同一の酸化処理時間で、形成されるｐ型拡散領域１０３のシリコン酸化膜の膜厚を、ｎ型拡散領域１０５に比べて１．２〜２．０倍の範囲内、好ましくは１．６〜２．０倍の範囲内で厚く形成することができる。
＜作用＞
従来のプラズマ酸化処理は、プラズマ中のラジカル密度を高めて、ラジカル主体の酸化処理を行うことにより、ウエハＷの面内で均一なシリコン酸化膜を形成することを目標としてきた。従って、ウエハＷの面内で部位によって積極的に酸化レートを変え、異なる膜厚のシリコン酸化膜を形成する手法については検討されてこなかった。本発明者らは、複数のマイクロ波放射孔３２を有する平面アンテナ３１によってチャンバー１内にマイクロ波を導入してプラズマを生成させる方式のプラズマ処理装置１００において、特定のプラズマ生成条件を選択することにより、シリコンに形成された導電型が異なる複数の領域において、酸化レートに差が生じることを発見した。このように、酸化レートに差が生じる原因は未だ明らかではないが、以下のように推測される。シリコンの導電型の相違によって各領域におけるシリコンの極性に相違が生じる。この極性の相違によって、ｐ型拡散領域１０３の方がｎ型拡散領域１０５に比べてわずかに酸化されやすい状態になる。この「酸化されやすさ」のわずかな違いが酸化レートの差として際立って現れるのは、弱い酸化力の限られた酸化処理条件で酸化処理を行う場合である。
本発明では、上記現象を利用して、例えばｐ型拡散領域とｎ型拡散領域とを有するシリコン表面をプラズマ酸化処理することにより、ｐ型拡散領域とｎ型拡散領域に膜厚が異なるシリコン酸化膜を容易に形成できることが見出された。
すなわち、従来技術で一つのウエハＷに形成されたｐ型拡散領域とｎ型拡散領域にそれぞれ膜厚の異なるシリコン酸化膜を形成するためには、これらの領域に一旦シリコン酸化膜を形成した後、酸化膜を厚く形成したい方の領域に選択的にフォトレジストマスクを形成し、それ以外の部分の酸化膜を、希フッ酸（ＨＦ）水溶液を用いたウェットエッチングによって除去し、その後でもう一度酸化処理を行って薄い酸化膜を形成する、という複雑な手順が必要であった。このようにフォトリソグラフィー技術を利用して膜厚差を持たせる場合には、レジスト塗布、露光、現像、エッチング、洗浄などの多くの工程が必要であり、さらに少なくとも２回の酸化処理工程が必要であった。これに対して、本実施の形態では、プラズマ酸化処理工程だけで、ｐ型拡散領域とｎ型拡散領域にそれぞれ膜厚の異なるシリコン酸化膜を形成できることから、従来法に比べて工程数を大幅に削減できるという顕著な効果を奏する。そして、このようにして形成されたシリコン酸化膜を例えばＣＭＯＳ素子のゲート絶縁膜として用いることで、簡単なプロセスでデバイス性能への悪影響を極力排除しながら、ゲート絶縁膜の膜厚設計の自由度を大きくすることが可能になる。
［第２の実施の形態］
次に、図７〜図９を参照しながら、本発明の第２の実施の形態に係るプラズマ酸化処理方法について説明を行う。本実施の形態に係るプラズマ酸化処理方法では、主にｐ型拡散領域１０３が酸化される条件でプラズマ酸化処理を行った後、ｐ型拡散領域１０３とｎ型拡散領域１０５の両方を酸化できる条件でプラズマ酸化処理を行う２ステップの酸化処理を行う点で、第１の実施の形態と異なる。従って、以下では、第１の実施の形態との相違点を中心に説明し、第１の実施の形態と同様の内容については、図示および説明を省略する。
図７は、第２の実施の形態における手順の一例を示したフロー図である。この図７に示したように、本実施の形態では、ほぼｐ型拡散領域１０３のみを酸化する条件で行われる第１のプラズマ酸化処理工程の後に、第１のプラズマ酸化処理工程よりも酸化力が強い条件で行われる第２のプラズマ酸化処理工程を行う。第２のプラズマ酸化処理工程では、ｐ型拡散領域１０３に対する酸化レートとｎ型拡散領域１０５に対する酸化レートが同程度となるように酸化処理を行うことが好ましい。
まず、ステップＳ１では、プラズマ処理装置１００のチャンバー１内に図示しない搬送装置によってウエハＷを搬入し、載置台２上に載置する。このウエハＷには、ｐ型拡散領域１０３とｎ型拡散領域１０５とが設けられている。
次に、ステップＳ２では、チャンバー１内にガス供給機構１８からＡｒガスおよびＯ２ガスを所定の流量で導入する。ステップＳ３では、排気装置２４を作動させ、チャンバー１内を所定の圧力に減圧し、安定化させる。
次に、ステップＳ４では、マイクロ波発生装置３９のパワーを「オン」にして、所定の周波数例えば２．４５ＧＨｚのマイクロ波を発生させ、第１のプラズマ酸化処理を行う。マイクロ波発生装置３９で発生したマイクロ波は、マッチング回路３８、導波管３７および平面アンテナ３１を介してチャンバー１内空間に導入され、チャンバー１内に酸素含有プラズマを生成させる。この酸素含有プラズマによって、ウエハＷ表面のシリコンをプラズマ酸化処理してシリコン酸化膜を形成する。この第１のプラズマ酸化処理工程では、ｐ型拡散領域１０３のシリコンは酸化されるが、ｎ型拡散領域１０５のシリコンはほとんど酸化されない酸化力の弱い条件が選択される。
＜第１のプラズマ酸化処理条件＞
本実施の形態では、ｐ型拡散領域１０３における不純物（例えばリン）の濃度が、１×１０１６〜５×１０１８ｃｍ−３であり、ｎ型拡散領域１０５として、不純物（例えばホウ素）の濃度が、１×１０１６〜５×１０１８ｃｍ−３である場合を例に挙げて説明する。
処理ガスとしては、希ガスとしてＡｒガスを、酸素含有ガスとしてＯ２ガスをそれぞれ使用することが好ましい。このとき、Ａｒガスに対するＯ２ガスの流量比（Ｏ２ガス流量／Ａｒガス流量）は、プラズマ安定性を高める観点から、０．００１以上０．２以下の範囲内とすることが好ましい。例えば２００ｍｍ径以上のウエハＷを処理する場合には、Ａｒガスの流量は１００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、好ましくは１００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内もしくは２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、Ｏ２ガスの流量は０．１ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、好ましくは１ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内もしくは２００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内から、それぞれ上記流量比になるように設定することができる。
また、処理圧力は、１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかに設定することが好ましい。
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内とすることが好ましい。例えば２００ｍｍ径以上のウエハＷを処理する場合には、マイクロ波パワーを１００Ｗ以上５００Ｗ未満の範囲内とすることが好ましい。
また、ウエハＷの加熱温度は、載置台２の温度として、例えば３００℃以上８００℃以下の範囲内とすることが好ましく、４００℃以上６００℃以下の範囲内に設定することがより好ましい。
さらに、プラズマ処理装置１００におけるギャップ（透過板２８の下面から載置台２の上面までの間隔）Ｇは、プラズマ密度と酸化レートをコントロールする観点から、例えば５０ｍｍ以上２００ｍｍ以下の範囲内に設定することが好ましい。
以上の条件は、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１がそのレシピを読み出してプラズマ処理装置１００の各構成部例えばガス供給機構１８、排気装置２４、マイクロ波発生装置３９、ヒータ電源５ａなどへ制御信号を送出することにより、所望の条件でのプラズマ酸化処理が実現する。
レシピによって規定された処理時間が経過した後は、ステップＳ５でマイクロ波パワーを「オフ」にし、第１のプラズマ酸化処理工程を終了させる。この第１のプラズマ酸化処理工程によって、図８に示したように、ｐ型拡散領域１０３の表面は酸化されて所定の膜厚Ｔ３でシリコン酸化膜１０６が形成されるが、ｎ型拡散領域１０５の表面はほとんど酸化されず、シリコン酸化膜もほぼ無視できる程度の厚み（図示せず）でしか形成されない。
ステップＳ５の終了後は、引き続き第２のプラズマ酸化処理へ向けて、ステップＳ６でガス流量を調整し、ステップＳ７ではチャンバー内圧力を調整する。
次に、ステップＳ８では、再び、マイクロ波発生装置３９のパワーを「オン」にして、所定の周波数例えば２．４５ＧＨｚのマイクロ波を発生させ、第２のプラズマ酸化処理を行う。チャンバー１内空間に導入されたマイクロ波により、チャンバー１内に酸素含有プラズマを生成させ、その酸素含有プラズマによって、ウエハＷ表面のシリコンをプラズマ酸化処理してシリコン酸化膜を形成する。この第２のプラズマ酸化処理工程では、第１のプラズマ酸化処理工程（ステップＳ４）よりも酸化力が強い条件が選択される。その結果、第２のプラズマ酸化処理工程では、ｐ型拡散領域１０３とｎ型拡散領域１０５の酸化レートが同程度で酸化反応が進行する。
＜第２のプラズマ酸化処理条件＞
処理ガスとしては、希ガスとしてＡｒガスを、酸素含有ガスとしてＯ２ガスをそれぞれ使用することが好ましい。このとき、Ａｒガスに対するＯ２ガスの流量比（Ｏ２ガス流量／Ａｒガス流量）は、プラズマ安定性を高める観点から、０．００２５以上０．４以下の範囲内とすることが好ましい。例えば２００ｍｍ径以上のウエハＷを処理する場合には、Ａｒガスの流量は５００ｍＬ／ｍｉｎ（ｓｃｃｍ）以上２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内、Ｏ２ガスの流量は５ｍＬ／ｍｉｎ（ｓｃｃｍ）以上２００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下の範囲内から、上記流量比になるように設定する。
また、処理圧力は、６．７Ｐａ以上６６７Ｐａ以下の範囲内にすることが好ましい。
また、マイクロ波のパワー密度は、プラズマ安定性を高め、かつ酸化レートをコントロールする観点から、０．４２Ｗ／ｃｍ２以上４．１９Ｗ／ｃｍ２以下の範囲内とすることが好ましい。例えば２００ｍｍ径以上のウエハＷを処理する場合には、マイクロ波パワーを５００Ｗ以上５０００Ｗ以下の範囲内とすることが好ましい。
また、ウエハＷの加熱温度は、載置台２の温度として、例えば３００℃以上８００℃以下の範囲内とすることが好ましく、４００℃以上６００℃以下の範囲内に設定することがより好ましい。
さらに、プラズマ処理装置１００におけるギャップ（透過板２８の下面から載置台２の上面までの間隔）Ｇは、プラズマ密度と酸化レートをコントロールする観点から、例えば７０ｍｍ以上１５０ｍｍ以下の範囲内に設定することが好ましい。
第２のプラズマ酸化処理の条件は、第１のプラズマ酸化処理工程（ステップＳ４）と同様に、制御部５０の記憶部５３にレシピとして保存されている。そして、プロセスコントローラ５１による制御の下で、所望の条件での第２のプラズマ酸化処理が実現する。レシピによって規定された処理時間が経過した後は、ステップＳ９でマイクロ波パワーを「オフ」にし、第２のプラズマ酸化処理工程を終了させる。
上記条件を選択したことにより、第２のプラズマ酸化処理工程では、第１のプラズマ酸化処理工程とは異なり、ｐ型拡散領域１０３に対する酸化レートと、ｎ型拡散領域１０５に対する酸化レートは同程度である。ここで、酸化レートが「同程度」とは、例えばｎ型拡散領域１０５の酸化レートに対して、ｐ型拡散領域１０３の酸化レートが１〜１．１倍の範囲内である。従って、ｐ型拡散領域１０３だけでなく、ｎ型拡散領域１０５についても所定の膜厚でシリコン酸化膜が形成される。図９に示したように、ｐ型拡散領域１０３では図８に示した状態よりもさらに酸化が進行して厚いシリコン酸化膜１０７ａが形成される。このシリコン酸化膜１０７ａの膜厚Ｔ４は、第１のプラズマ酸化処理工程で形成されたシリコン酸化膜１０６の膜厚Ｔ３と、第２のプラズマ酸化処理工程で形成された酸化膜の厚みとの総和である。一方、ｎ型拡散領域１０５では、第１のプラズマ酸化処理工程においてほとんどシリコン酸化膜が形成されていなかったため、第２のプラズマ酸化処理工程で形成された薄い膜厚Ｔ５を有するシリコン酸化膜１０７ｂが形成される。つまり、膜厚Ｔ４＞膜厚Ｔ５となる。
第２のプラズマ酸化処理の終了後は、ステップＳ１０でチャンバー内を昇圧し、さらにステップＳ１１で処理ガスの供給を停止する。そして、ステップＳ１２でウエハＷをチャンバー１内から搬出し、１枚のウエハＷに対する処理が終了する。
このように、本実施の形態では、ｐ型拡散領域１０３のシリコンを酸化し、ｎ型拡散領域１０５のシリコンをほとんど酸化させない第１のプラズマ酸化処理工程と、ｐ型拡散領域１０３のシリコンとｎ型拡散領域１０５のシリコンを略同等の酸化レートで酸化させる第２のプラズマ酸化処理工程とを行うことにより、ｐ型拡散領域１０３とｎ型拡散領域１０５に異なる膜厚のシリコン酸化膜を形成することができる。つまり、第１のプラズマ酸化処理工程と第２のプラズマ酸化処理工程を行うことにより、ｐ型拡散領域１０３には、ｎ型拡散領域１０５に比べて、第１のプラズマ酸化処理工程で形成されたシリコン酸化膜の膜厚に相当する分だけ厚い膜厚Ｔ４のシリコン酸化膜が形成される。
本実施の形態における他の構成、作用および効果は、第１の実施の形態と同様である。
なお、図７では、ステップＳ４の第１のプラズマ酸化処理工程およびステップＳ８の第２のプラズマ酸化処理工程を同一のチャンバー内で行うようにしたが、第１のプラズマ酸化処理工程と第２のプラズマ酸化処理工程を別チャンバーで実施することもできる。第１のプラズマ酸化処理工程と第２のプラズマ酸化処理工程を別チャンバーで実施する場合には、異なるギャップＧで処理を行うことが容易になるという利点がある。
［半導体装置の製造工程への適用例］
次に、本発明のプラズマ酸化処理方法を利用した半導体装置の製造例について説明する。図１０〜図１３は、本発明のプラズマ酸化処理方法を、ｎチャネルトランジスタとｐチャネルトランジスタを備えたＣＭＯＳ素子の製造過程でゲート絶縁膜の形成に適用した例を示している。
先ず、シリコン基板２０１の表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）法やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法により酸化シリコン（ＳｉＯ２）から成る素子分離膜２０２を形成する。素子分離膜２０２によって、ｎＭＯＳ形成領域２２０及びｐＭＯＳ形成領域２２１が区画される。次に、ｎＭＯＳ形成領域２２０に露出したシリコン基板２０１にホウ素イオンを、ｐＭＯＳ形成領域２２１に露出したシリコン基板２０１にリンイオンまたは砒素イオンを、それぞれ選択的に注入する。このようにして、図１０に示したように、ｎＭＯＳ形成領域２２０にｐ型拡散領域であるｐウエル２０３を、また、ｐＭＯＳ形成領域２２１にｎ型拡散領域であるｎウエル２０５をそれぞれ形成する。なお、図示は省略するが、トランジスタの閾値電圧を決定するために、チャネル形成予定部位にチャネルドープを行ってもよい。本実施の形態の場合、チャネルドープは、例えば、ｐウエル２０３、ｎウエル２０５における表面付近のチャネル形成予定部位に、各ウエルと同じ導電型の不純物をそれぞれイオン注入することにより行われる。なお、別の実施の形態では、チャネルドープの際に、各ウエルとは反対の導電型の不純物をそれぞれイオン注入する場合もある。
次に、プラズマ処理装置１００を用い、ｎＭＯＳ形成領域２２０及びｐＭＯＳ形成領域２２１を有するシリコン基板２０１を、プラズマ酸化処理する。これによって、図１１に示したように、ｐウエル２０３の表面にシリコン酸化膜２０７ａが形成され、ｎウエル２０５の表面には、シリコン酸化膜２０７ａよりも薄いシリコン酸化膜２０７ｂが形成される。本実施の形態では、膜厚の異なるシリコン酸化膜２０７ａ，２０７ｂの形成を、第１の実施の形態のように、１回のプラズマ酸化処理工程により行ってもよいし、あるいは第２の実施の形態のように、２ステップのプラズマ酸化処理によって行ってもよい。なお、以上のようにして形成されたシリコン酸化膜２０７ａ，２０７ｂを窒化処理することにより、シリコン窒化酸化膜（ＳｉＯＮ膜）を形成してもよい。
なお、従来技術では、ｐウエル２０３とｎウエル２０５に異なる膜厚でシリコン酸化膜を形成するためには、一旦所定の膜厚になるようにシリコン酸化膜を形成した後、ｎＭＯＳ形成領域２２０とｐＭＯＳ形成領域２２１のうち、膜厚を厚く残したい方にフォトリソグラフィー技術を利用してマスクを形成し、残りの部分の酸化膜を除去した後、再度酸化処理を行って薄膜を形成する必要があった。これに対して、本実施の形態では、プラズマ処理装置１００を用いて選択的なプラズマ酸化処理を行うことで、フォトリソグラフィー工程やエッチング工程などを削減できる。従って、従来技術よりも少ない工程数で、プラズマ酸化処理工程のみによってｐウエル２０３のシリコン酸化膜２０７ａをｎウエル２０５のシリコン酸化膜２０７ｂに比べて厚く形成することができる利点がある。
次に、シリコン酸化膜２０７上に、例えばＣＶＤ法によりポリシリコン層を成膜する。そして、フォトリソグラフィー技術によりポリシリコン層の上に所定パターンのマスクを形成し、ポリシリコン層およびシリコン酸化膜２０７を順次エッチングする。これにより、図１２に示すように、ｐウエル２０３上には、ゲート絶縁膜２０８ａにポリシリコン電極層２０９ａが積層形成されたゲート電極２１０ａが形成される。また、ｎウエル２０５上には、ゲート絶縁膜２０８ｂにポリシリコン電極層２０９ｂが積層形成されたゲート電極２１０ｂが形成される。なお、ゲート電極２１０ａ，２１０ｂは、ポリシリコン電極層２０９ａ，２０９ｂ以外に、例えばタングステンなどの金属もしくはそのシリサイドなどからなる電極層や、窒化珪素膜などの絶縁層を有する積層構造体としてもよい。
次いで、図１３に示したようにゲート電極２１０ａ，２１０ｂの側面に窒化シリコンから成るサイドウォール（スペーサ）２１１を形成する。また、ｎＭＯＳ形成領域２２０のｐウエル２０３の上部に選択的にリンを注入して、ゲート電極２１０ａの両脇にｎ型のソース・ドレイン領域２１２を形成するとともに、ｐＭＯＳ形成領域２２１のｎウエル２０５の上部に選択的にホウ素を注入して、ゲート電極１１０ｂの両脇にｐ型ソース・ドレイン領域２１３を形成する。その後、公知の方法を用いて図示しないコンタクトや配線などを形成することによって、ｐウエル２０３にｎチャネルＭＯＳＦＥＴを備え、ｎウエル２０５にｐチャネルＭＯＳＦＥＴを備えたＣＭＯＳ素子を形成することが出来る。なお、ＣＭＯＳ素子の形態およびその製造方法には、上記以外にも多くのバリエーションがあるが、ｐウエル２０３の表面およびｎウエル２０５の表面に、異なる膜厚でシリコン酸化膜を形成できる本発明のプラズマ酸化処理方法は、他の形態のＣＭＯＳ素子およびその製造過程にも適用可能である。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、第１の実施の形態では、プラズマ酸化処理の対象であるｐ型拡散領域１０３およびｎ型拡散領域１０５として、シリコン層１０１にｐウエルおよびｎウエルが形成されたツインウエル構造を例に挙げたが、これに限定されるものではない。例えば、ｐ型拡散領域としてのｐ型シリコン基板（あるいはｐ型シリコン層）と、その内部に形成されたｎ型拡散領域としてのｎウエルとの組み合わせや、ｎ型拡散領域としてのｎ型シリコン基板（あるいはｎ型シリコン層）と、その内部に形成されたｐ型拡散領域としてのｐウエルとの組み合わせに対しても、同様に、本発明のプラズマ酸化処理方法を適用できる。
また、ｐ型拡散領域１０３およびｎ型拡散領域１０５は、ウエルに限らず、例えばチャネルドープなどの目的で、ウエルに比べてより高濃度に不純物がドープされた領域（ウエルの一部分を含む）であってもよい。また、異なる不純物濃度を持つ複数のｐ型拡散領域１０３や、異なる不純物濃度を持つ複数のｎ型拡散領域１０５を有するシリコン層１０１（シリコン基板）に対して、本発明のプラズマ酸化処理方法を適用することにより、同一基板面内で３段階以上の膜厚差を持たせることも可能である。
本発明の第１の実施の形態に係るプラズマ酸化処理の対象となるシリコン表面付近の断面構造を示す説明図である。 プラズマ酸化処理の様子を模式的に描いた説明図である。 プラズマ酸化処理によってシリコン酸化膜が形成された状態を示す説明図である。 プラズマ酸化処理に適したプラズマ処理装置の一例を示す概略断面図である。 平面アンテナの構造を示す図面である。 制御部の構成を示す説明図である。 本発明の第２の実施の形態に係るプラズマ酸化処理の手順の概要を示すフロー図である。 第１のプラズマ酸化処理工程後のシリコン表面付近の断面構造を示す説明図である。 第２のプラズマ酸化処理工程後のシリコン表面付近の断面構造を示す説明図である。 ＣＭＯＳ素子の製造工程を説明するためのシリコン表面付近の断面構造を示す説明図である。 ＣＭＯＳ素子の製造工程でシリコン酸化膜を形成した後のシリコン表面付近の断面構造を示す説明図である。 ＣＭＯＳ素子の製造工程でゲート電極を形成した後のシリコン表面付近の断面構造を示す説明図である。 製造されたＣＭＯＳ素子の概略構成を示す説明図である。
符号の説明
１…チャンバー（処理室）、２…載置台、３…支持部材、５…ヒータ、１２…排気管、１５…ガス導入部、１６…搬入出口、１７…ゲートバルブ、１８…ガス供給機構、１９ａ…不活性ガス供給源、１９ｂ…酸素含有ガス供給源、２４…排気装置、２７…マイクロ波導入機構、２８…透過板、２９…シール部材、３１…平面アンテナ、３２…マイクロ波放射孔、３７…導波管、３７ａ…同軸導波管、３７ｂ…矩形導波管、３９…マイクロ波発生装置、５０…制御部、５１…プロセスコントローラ、５２…ユーザーインターフェース、５３…記憶部、１００…プラズマ処理装置、１０１…シリコン層、１０３…ｐ型拡散領域、１０５…ｎ型拡散領域、１０７…シリコン酸化膜、１０７ａ…厚膜部、１０７ｂ…薄膜部、Ｗ…半導体ウエハ（基板）

Claims (19)

  1. プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
    複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
    前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
    を備えたプラズマ酸化処理方法であって、
    前記シリコン層には、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とがそれぞれ表面に露出して設けられており、前記第１の領域と前記第２の領域とを、それぞれ異なる酸化レートで酸化処理することを特徴とするプラズマ酸化処理方法。
  2. 前記第１の領域における酸化レートは、前記第２の領域における酸化レートの１．２〜２．０倍であることを特徴とする請求項１に記載のプラズマ酸化処理方法。
  3. 前記第１の領域に形成されるシリコン酸化膜の膜厚は、前記第２の領域に形成されるシリコン酸化膜の膜厚に比べて１．２〜２．０倍であることを特徴とする請求項１に記載のプラズマ酸化処理方法。
  4. 前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００１以上０．２以下の範囲内であることを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマ酸化処理方法。
  5. 前記プラズマ酸化処理工程における処理圧力が１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかであることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマ酸化処理方法。
  6. 前記プラズマ酸化処理工程におけるマイクロ波のパワー密度が、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内であることを特徴とする請求項１から請求項５のいずれか１項に記載のプラズマ酸化処理方法。
  7. プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、
    複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、
    前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、
    を備えたプラズマ酸化処理方法であって、
    前記シリコン層には、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とが、それぞれ表面に露出して設けられており、
    前記プラズマ酸化処理工程は、前記第１の領域に対する酸化レートが、前記第２の領域に対する酸化レートに比べて大きくなるように酸化処理を行う第１の酸化処理工程と、
    前記第１の酸化処理工程の後に、前記第１の領域に対する酸化レートと前記第２の領域に対する酸化レートが同程度となるように酸化処理を行う第２の酸化処理工程と、
    を含むことを特徴とするプラズマ酸化処理方法。
  8. 前記第１の酸化処理工程において、前記第１の領域における酸化レートは、前記第２の領域における酸化レートの１．２〜２．０倍であることを特徴とする請求項７に記載のプラズマ酸化処理方法。
  9. 前記第１の酸化処理工程において、前記第１の領域に形成されるシリコン酸化膜の膜厚は、前記第２の領域に形成されるシリコン酸化膜の膜厚に比べて１．２〜２．０倍であることを特徴とする請求項７に記載のプラズマ酸化処理方法。
  10. 前記第１の酸化処理工程において、前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００１以上０．２５以下の範囲内であるとともに、処理圧力が１．３Ｐａ以上６．７Ｐａ未満の範囲内、または６６７Ｐａ超１３３３Ｐａ以下の範囲内のいずれかであることを特徴とする請求項７から請求項９のいずれか１項に記載のプラズマ酸化処理方法。
  11. 前記第１の酸化処理工程において、マイクロ波のパワー密度が、０．０８Ｗ／ｃｍ２以上０．４２Ｗ／ｃｍ２未満の範囲内であることを特徴とする請求項７から請求項１０のいずれか１項に記載のプラズマ酸化処理方法。
  12. 前記第２の酸化処理工程において、前記酸素含有化合物が酸素であり、かつ前記不活性ガスがアルゴンであり、それらの流量比Ｏ２／Ａｒが０．００２５以上０．４以下の範囲内であるとともに、前記第２の酸化処理工程の処理圧力が、６．７Ｐａ以上６６７Ｐａ以下の範囲内であることを特徴とする請求項７から請求項１１のいずれか１項に記載のプラズマ酸化処理方法。
  13. 前記第２の酸化処理工程において、マイクロ波のパワー密度が、０．４２Ｗ／ｃｍ２以上４．１９Ｗ／ｃｍ２以下の範囲内であることを特徴とする請求項７から請求項１２のいずれか１項に記載のプラズマ酸化処理方法。
  14. 前記第１の領域がｐ型拡散領域であり、前記第２の領域がｎ型拡散領域であることを特徴とする請求項１から請求項１３のいずれか１項に記載のプラズマ酸化処理方法。
  15. 前記ｐ型拡散領域におけるホウ素の濃度が１×１０１６〜５×１０１８ｃｍ−３の範囲内であり、前記ｎ型拡散領域におけるリンの濃度が１×１０１６〜５×１０１８ｃｍ−３の範囲内であることを特徴とする請求項１４に記載のプラズマ酸化処理方法。
  16. プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備えたプラズマ酸化処理方法により、 前記シリコン層の表面に設けられた、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理してシリコン酸化膜を形成することを特徴とするシリコン酸化膜の形成方法。
  17. ｎチャネルトランジスタとｐチャネルトランジスタとを備えたＣＭＯＳ素子の製造方法であって、
    シリコン層に、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域と、をそれぞれ形成する工程と、
    前記第１の領域と前記第２の領域の表面に、それぞれシリコン酸化膜を形成するシリコン酸化膜形成工程と、
    前記第１の領域に形成されたシリコン酸化膜および前記第２の領域に形成されたシリコン酸化膜より上層に、それぞれゲート電極を形成する工程と、
    を備え、
    前記シリコン酸化膜形成工程は、
    プラズマ処理装置の処理室内に、酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を有しており、前記第１の領域と前記第２の領域とを、それぞれ異なる酸化レートで酸化処理するものであること、を特徴とするＣＭＯＳ素子の製造方法。
  18. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、プラズマ処理装置の処理室内でプラズマ酸化処理方法が行われるように、前記プラズマ処理装置を制御するものであり、
    前記プラズマ処理方法は、
    前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスを導入する工程と、複数の孔を有する平面アンテナによって前記処理室内にマイクロ波を導入してプラズマを生成させる工程と、前記プラズマにより、シリコン層の表面を酸化処理するプラズマ酸化処理工程と、を備え、前記シリコン層の表面に設けられた、第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理してシリコン酸化膜を形成するものであること、を特徴とするコンピュータ読み取り可能な記憶媒体。
  19. プラズマを用いて被処理体を処理するための処理室と、
    前記処理室内にマイクロ波を導入するための、複数の孔を有する平面アンテナと、
    前記処理室内にガスを供給するガス供給機構と、
    前記処理室内を減圧排気する排気機構と、
    前記処理室内に酸素含有化合物および不活性ガスを含有する処理ガスとマイクロ波とを導入してプラズマを生成させ、シリコン層の表面に設けられた第１の導電型を有する第１の領域と、前記第１の導電型とは反対の導電型である第２の導電型を有する第２の領域とを、それぞれ異なる酸化レートで酸化処理するように制御する制御部と、
    を備えたことを特徴とするプラズマ処理装置。
JP2007235733A 2007-09-11 2007-09-11 プラズマ酸化処理方法およびシリコン酸化膜の形成方法 Expired - Fee Related JP4975569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235733A JP4975569B2 (ja) 2007-09-11 2007-09-11 プラズマ酸化処理方法およびシリコン酸化膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235733A JP4975569B2 (ja) 2007-09-11 2007-09-11 プラズマ酸化処理方法およびシリコン酸化膜の形成方法

Publications (2)

Publication Number Publication Date
JP2009070919A true JP2009070919A (ja) 2009-04-02
JP4975569B2 JP4975569B2 (ja) 2012-07-11

Family

ID=40606891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235733A Expired - Fee Related JP4975569B2 (ja) 2007-09-11 2007-09-11 プラズマ酸化処理方法およびシリコン酸化膜の形成方法

Country Status (1)

Country Link
JP (1) JP4975569B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2007173356A (ja) * 2005-12-20 2007-07-05 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
JP2007173356A (ja) * 2005-12-20 2007-07-05 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP4975569B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
US7825018B2 (en) Plasma oxidation method and method for manufacturing semiconductor device
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5078617B2 (ja) 選択的プラズマ処理方法およびプラズマ処理装置
US20120184107A1 (en) Semiconductor device manufacturing method
JP2008251855A (ja) シリコン酸化膜の形成方法
JP2006332555A (ja) プラズマ処理方法
JP4906659B2 (ja) シリコン酸化膜の形成方法
KR20120069755A (ko) 선택적 플라즈마 질화 처리방법 및 플라즈마 질화 처리장치
KR101089988B1 (ko) 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체
JP5057816B2 (ja) プラズマ処理装置
JP4975569B2 (ja) プラズマ酸化処理方法およびシリコン酸化膜の形成方法
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees