KR100295664B1 - 반도체메모리제조방법 - Google Patents

반도체메모리제조방법 Download PDF

Info

Publication number
KR100295664B1
KR100295664B1 KR1019980037006A KR19980037006A KR100295664B1 KR 100295664 B1 KR100295664 B1 KR 100295664B1 KR 1019980037006 A KR1019980037006 A KR 1019980037006A KR 19980037006 A KR19980037006 A KR 19980037006A KR 100295664 B1 KR100295664 B1 KR 100295664B1
Authority
KR
South Korea
Prior art keywords
peripheral circuit
region
forming
circuit region
contact hole
Prior art date
Application number
KR1019980037006A
Other languages
English (en)
Other versions
KR20000019082A (ko
Inventor
권우현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980037006A priority Critical patent/KR100295664B1/ko
Publication of KR20000019082A publication Critical patent/KR20000019082A/ko
Application granted granted Critical
Publication of KR100295664B1 publication Critical patent/KR100295664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 메모리 제조방법에 관한 것으로, 종래 반도체 메모리 제조방법은 주변회로영역의 게이트 배선과 셀영역의 비트라인을 형성하기 위해 2회에 걸친 사진식각을 통해 콘택홀을 각각 형성함으로써, 제조비용이 상대적으로 높은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 메모리셀이 제조될 셀영역과 메모리셀을 구동하는 주변회로가 형성될 주변회로영역을 정의하고, 각 영역에 모스 트랜지스터를 제조한 후, 층간절연막을 증착하고 사진식각공정을 통해 상기 층간절연막의 일부를 식각하여 셀영역에 비트라인 형성을 위한 콘택홀과 주변회로영역의 게이트배선 콘택홀을 형성하는 과정을 포함하는 반도체 메모리 제조방법에 있어서, 상기 각 영역에 모스 트랜지스터의 소스 및 드레인의 상부에 단결정실리콘을 성장시키는 식각방지막 형성단계와; 층간절연막의 증착전에 상기 주변회로영역에 형성된 모스 트랜지스터의 게이트전극 노출시켜 상기 비트라인 콘택홀과 게이트배선 콘택홀 형성과정을 동시에 수행할 수 있도록 하는 주변회로영역 게이트전극 노출단계를 더 포함하여 셀영역과 주변회로영역에 각각 비트라인과 게이트배선 형성을 위한 콘택홀 형성시 한 번의 사진식각공정으로 두 영역의 콘택홀을 동시에 형성할 수 있어 제조공정의 단순화와 아울러 비용을 절감하는 효과가 있다.

Description

반도체 메모리 제조방법{MANUFACTURING METHOD FOR SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리 제조방법에 관한 것으로, 특히 디램(DRAM)의 배선을 형성하는 과정에서, 메모리셀영역에 국한하여 자기정렬(SELF-ALIGN) 콘택홀을 형성함으로써, 공정을 단순화 하는데 적당하도록 한 반도체 메모리 제조방법에 관한 것이다.
일반적으로, 반도체 메모리는 데이터가 저장되는 메모리셀영역과 그 메모리셀의 구동을 위한 주변회로영역으로 구분할 수 있다. 이와 같이 서로다른 소자가 존재하는 두 영역을 동시에 제조하기 위해서 마스크를 사용하는 선택적 공정이 많이 필요하여 제조공정이 복잡하게 되며, 이와 같은 종래 반도체 메모리 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1e는 종래 반도체 메모리의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여, 메모리셀이 형성될 셀영역(100)과 주변회로를 형성할 주변회로영역(200)을 정의한 후, 게이트산화막(3), 다결정실리콘(4), 질화막(5)의 증착 및 패턴을 형성하여, 상기 셀영역(100)과 주변회로영역(200)에 모스 트랜지스터의 게이트를 형성하고, 저농도 불순물을 상기 두 영역의 기판(1)에 주입하여 저농도 소스 및 드레인(6)을 형성하는 단계(도1a)와; 상기 셀영역(100)과 주변회로영역(200)의 기판(1)상에 질화막을 증착하고 건식식각하여 상기 두 영역(100)(200)에 형성한 게이트의 측면에 측벽(7)을 형성하는 단계(도1b)와; 상기 셀영역(100)의 상부에만 포토레지스트(PR1)패턴을 형성하고, 그 패턴이 형성된 포토레지스트(PR1)를 이온주입 마스크로 사용하는 고농도 불순물 이온주입공정으로, 상기 주변회로영역(200)에 형성한 측벽(7)의 측면 기판(1)에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도1c)와; 상기 포토레지스트(PR1)를 제거하고, 상기 셀영역(100)과 주변회로영역(200)의 상부에 층간절연막(9)을 증착하고, 포토레지스트(PR2)를 이용한 사진식각공정으로 상기 층간절연막(9)의 일부를 식각하여 상기 셀영역(100)에 형성한 소스를 공유하는 두 모스 트랜지스터의 저농도 소스(6)를 노출시키는 단계(도1d); 상기 포토레지스트(PR2)를 제거하고, 포토레지스트(PR3)를 사용하는 사진식각공정으로, 상기 주변회로영역(200)에 증착된 층간절연막(9), 질화막(5)을 식각하여 상기 주변회로영역(200)에 증착한 다결정실리콘(4)을 노출시키는 단계(도1e)를 포함하여 구성된다.
이하, 상기와 같은 종래 반도체 메모리 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 로코스(LOCOS)공정을 통해 필드산화막(2)을 형성하여, 메모리셀이 형성될 셀영역(100)과 주변회로를 형성할 주변회로영역(200)을 정의한다.
그 다음, 게이트산화막(3), 다결정실리콘(4), 질화막(5)을 순차적으로, 상기 셀영역(100)과 주변회로영역(200)의기판(1) 상부에 증착한 다음, 사진식각공정을 통해 게이트패턴을 형성한다. 이때, 상기 셀영역(100)에 형성하는 게이트는 두 개가 하나의 쌍이 되도록 형성한다. 이는 디램의 경우 두 개의 메모리셀이 하나의 비트라인을 공유하기 때문이다.
그 다음, 상기 셀영역(100)과 주변회로영역(200)에 형성한 게이트의 측면 기판(1)하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(6)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 셀영역(100)과 주변회로영역(200)의 기판(1) 상에 질화막을 증착하고 건식식각하여 상기 두 영역(100)(200)에 형성한 게이트의 측면에 질화막 측벽(7)을 형성한다. 이때 상기 질화막 측벽(7)은 그 형성되는 영역(100),(200)에 따라 사용되는 목적이 다르다. 즉, 셀영역(100)에 형성되는 질화막 측벽(7)은 이후의 콘택홀 형성단계에서 게이트를 보호하는 역할을 하며, 주변회로영역(200)에 형성되는 질화막 측벽(7)은 LDD구조 형성을 위한 이온주입 마스크로 사용된다.
그 다음, 도1c에 도시한 바와 같이 상기 셀영역(100)과 주변회로영역(200)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 패턴을 형성하여 상기 셀영역(100)의 상부에만 존재하는 포토레지스트(PR1) 패턴을 형성한다.
그 다음, 상기 패턴이 형성된 포토레지스트(PR1)와 상기 주변회로영역(200)에 형성한 측벽(7)을 이온주입 마스크로 사용하는 고농도 불순물 이온주입공정으로, 상기 주변회로영역(200)에 형성한 측벽(7)의 측면 기판(1) 하부에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 상기 셀영역(100)과 주변회로영역(200)의 상부에 산화막을 증착하고 평탄화한 층간절연막(9)을 형성하고, 포토레지스트(PR2)를 이용한 사진식각공정으로 상기 층간절연막(9)의 일부를 식각하여 상기 셀영역(100)에 형성한 소스를 공유하는 두 모스 트랜지스터의 저농도 소스(6)를 노출시킨다. 이때, 마스크의 미스어라인에 의해 게이트의 상부영역의 층간절연막(9)이 식각되는 경우에도, 상기 게이트는 질화막(5)과 질화막 측벽(7)에 의해 보호되고 있어 식각되는 경우는 없다.
그 다음, 도1e에 도시한 바와 같이 상기 포토레지스트(PR2)를 제거하고, 포토레지스트(PR3)를 사용하는 사진식각공정으로, 상기 주변회로영역(200)에 증착된 층간절연막(9), 질화막(5)을 식각하여 상기 주변회로영역(200)에 증착한 다결정실리콘(4)을 노출시킨다. 이후의 공정에서는 상기 주변회로영역(200)의 노출된 게이트에 배선을 형성하고, 상기 셀영역(100)의 노출된 저농도 소스(6)에 접속되는 비트라인을 형성하며, 상기 셀영역(100)의 저농도 드레인(6)에 접속되는 커패시터를 형성하게 된다.
상기한 바와 같이 종래 반도체 메모리 제조방법은 주변회로영역의 게이트 배선과 셀영역의 비트라인을 형성하기 위해 2회에 걸친 사진식각을 통해 콘택홀을 각각 형성함으로써, 제조비용이 상대적으로 높은 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 1회의 사진식각공정을 통해 상기 비트라인과 게이트배선을 위한 콘택홀을 셀영역과 주변회로영역에 형성할 수 있는 반도체 메모리 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1e는 종래 반도체 메모리의 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 반도체 메모리의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:게이트산화막 4:다결정실리콘
5:질화막 6:저농도 소스 및 드레인
7:측벽 8:고농도 소스 및 드레인
9:층간절연막 10:실리콘성장층
100:셀영역 200:주변회로영역
상기와 같은 목적은 메모리셀이 제조될 셀영역과 메모리셀을 구동하는 주변회로가 형성될 주변회로영역을 정의하고, 각 영역에 모스 트랜지스터를 제조한 후, 층간절연막을 증착하고 사진식각공정을 통해 상기 층간절연막의 일부를 식각하여 셀영역에 비트라인 형성을 위한 콘택홀과 주변회로영역의 게이트배선 콘택홀을 형성하는 과정을 포함하는 반도체 메모리 제조방법에 있어서, 상기 각 영역에 모스 트랜지스터의 소스 및 드레인의 상부에 단결정실리콘을 성장시키는 식각방지막 형성단계와; 층간절연막의 증착전에 상기 주변회로영역에 형성된 모스 트랜지스터의 게이트전극 노출시켜 상기 비트라인 콘택홀과 게이트배선 콘택홀 형성과정을 동시에 수행할 수 있도록 하는 주변회로영역 게이트전극 노출단계를 더 포함함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 반도체 메모리의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여, 메모리셀이 형성될 셀영역(100)과 주변회로를 형성할 주변회로영역(200)을 정의한 후, 게이트산화막(3), 다결정실리콘(4), 질화막(5)의 증착 및 패턴을 형성하여, 상기 셀영역(100)과 주변회로영역(200)에 모스 트랜지스터의 게이트를 형성하고, 저농도 불순물을 상기 두 영역의 기판(1)에 주입하여 저농도 소스 및 드레인(6)을 형성하는단계(도2a)와; 상기 형성된 저농도 소스 및 드레인(6)의 상부측으로 단결정실리콘을 성장시켜 실리콘성장층(10)을 형성하는 단계(도2b)와; 상기 셀영역(100)과 주변회로영역(200)의 기판(1) 상에 질화막을 증착하고 건식식각하여 상기 두 영역(100)(200)에 형성한 게이트의 측면에 측벽(7)을 형성하는 단계(도2c)와; 상기 셀영역(100)의 상부에만 포토레지스트(PR1)패턴을 형성하고, 그 패턴이 형성된 포토레지스트(PR1)를 이온주입 마스크로 사용하는 고농도 불순물 이온주입공정으로, 상기 주변회로영역(200)에 형성한 측벽(7)의 측면 기판(1)에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도2d)와; 상기 주변회로영역(200)의 게이트 상부에 증착된 질화막(5)을 식각하는 단계(도2e)와; 상기 포토레지스트(PR)를 제거하고, 상기 셀영역(100)과 주변회로영역(200)의 상부에 층간절연막(9)을 증착하고, 포토레지스트(PR2)를 이용한 사진식각공정으로 두 영역(100),(200)에 증착된 층간절연막(9)의 일부를 식각하여 상기 셀영역(100)에 형성한 상기 실리콘성장층(10)을 노출시키고, 상기 주변회로영역(200)의 다결정실리콘(4)을 노출시키는 단계(도2f)를 포함하여 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 메모리 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 로코스(LOCOS)공정을 통해 필드산화막(2)을 형성하여, 메모리셀이 형성될 셀영역(100)과 주변회로를 형성할 주변회로영역(200)을 정의한다.
그 다음, 게이트산화막(3), 다결정실리콘(4), 질화막(5)을 순차적으로, 상기 셀영역(100)과 주변회로영역(200)의기판(1) 상부에 증착한 다음, 사진식각공정을 통해 종래와 동일한 게이트패턴을 형성한다.
그 다음, 상기 셀영역(100)과 주변회로영역(200)에 형성한 게이트의 측면 기판(1)하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(6)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 형성된 저농도 소스 및 드레인(6)의 상부에 단결정실리콘을 성장시켜 실리콘성장층(10)을 형성한다. 이때, 실리콘성장층(10)은 식각에서 산화막과 선택적 식각이 가능하여 산화막을 식각하는 과정에서 식각종료점을 나타내는 역할을 하게 된다.
그 다음, 도2c에 도시한 바와 같이 상기 셀영역(100)과 주변회로영역(200)의 기판(1) 상에 질화막을 증착하고 건식식각하여 상기 두 영역(100)(200)에 형성한 게이트의 측면에 질화막 측벽(7)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 셀영역(100)과 주변회로영역(200)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 패턴을 형성하여 상기 셀영역(100)의 상부에만 존재하는 포토레지스트(PR1) 패턴을 형성한다.
그 다음, 상기 패턴이 형성된 포토레지스트(PR1)와 상기 주변회로영역(200)에 형성한 측벽(7)을 이온주입 마스크로 사용하는 고농도 불순물 이온주입공정으로, 상기 주변회로영역(200)에 형성한 측벽(7)의 측면 기판(1) 하부에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성한다.
그 다음, 도2e에 도시한 바와 같이 상기 주변회로영역(200)에서 노출되어 있는 질화막(7)을 식각하여 그 하부의 게이트전극인 다결정실리콘(4)을 노출시킨다.
그 다음, 도2f에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 상기 셀영역(100)과 주변회로영역(200)의 상부에 산화막을 증착하고 평탄화한 층간절연막(9)을 형성하고, 포토레지스트(PR2)를 이용한 사진식각공정으로 상기 층간절연막(9)의 일부를 식각하여 상기 셀영역(100)에서 두 모스 트랜지스터가 공유하는 저농도 소스(6)의 상부에 성장시킨 실리콘성장층(10)과, 상기 주변회로영역(200)의 다결정실리콘(4)을 노출시킨다.
상기한 바와 같이 본 발명 반도체 메모리 제조방법은 소스 및 드레인의 상부에 단결정실리콘을 성장시키고, 주변회로영역의 모스 트랜지스터 상부에 증착된 질화막을 제거하여, 셀영역과 주변회로영역에 각각 비트라인과 게이트배선 형성을 위한 콘택홀 형성시 한 번의 사진식각공정으로 두 영역의 콘택홀을 동시에 형성할 수 있어 제조공정의 단순화와 아울러 비용을 절감하는 효과가 있다.

Claims (1)

  1. 메모리셀이 제조될 셀영역과 메모리셀을 구동하는 주변회로가 형성될 주변회로영역을 정의하고, 각 영역에 모스 트랜지스터를 제조한 후, 층간절연막을 증착하고 사진식각공정을 통해 상기 층간절연막의 일부를 식각하여 셀영역에 비트라인 형성을 위한 콘택홀과 주변회로영역의 게이트배선 콘택홀을 형성하는 과정을 포함하는 반도체 메모리 제조방법에 있어서, 상기 각 영역에 모스 트랜지스터의 소스 및 드레인의 상부에 단결정실리콘을 성장시키는 식각방지막 형성단계와; 층간절연막의 증착전에 상기 주변회로영역에 형성된 모스 트랜지스터의 게이트전극 노출시켜 상기 비트라인 콘택홀과 게이트배선 콘택홀 형성과정을 동시에 수행할 수 있도록 하는 주변회로영역 게이트전극 노출단계를 더 포함하여 된 것을 특징으로 하는 반도체 메모리 제조방법.
KR1019980037006A 1998-09-08 1998-09-08 반도체메모리제조방법 KR100295664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037006A KR100295664B1 (ko) 1998-09-08 1998-09-08 반도체메모리제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037006A KR100295664B1 (ko) 1998-09-08 1998-09-08 반도체메모리제조방법

Publications (2)

Publication Number Publication Date
KR20000019082A KR20000019082A (ko) 2000-04-06
KR100295664B1 true KR100295664B1 (ko) 2001-08-07

Family

ID=19549952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037006A KR100295664B1 (ko) 1998-09-08 1998-09-08 반도체메모리제조방법

Country Status (1)

Country Link
KR (1) KR100295664B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807517B1 (ko) * 2005-10-10 2008-02-26 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 형성 방법

Also Published As

Publication number Publication date
KR20000019082A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US5679595A (en) Self-registered capacitor bottom plate-local interconnect scheme for DRAM
KR940008219B1 (ko) Cmos 제조방법
KR20010056888A (ko) 반도체 메모리 제조방법
KR100295664B1 (ko) 반도체메모리제조방법
KR100408000B1 (ko) 반도체 소자 형성 방법
KR100313505B1 (ko) 반도체 메모리 제조방법
US6867095B2 (en) Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR100334963B1 (ko) 콘택 플러그를 갖는 반도체소자의 제조 방법
KR20000051867A (ko) 반도체 메모리 제조방법
KR100319634B1 (ko) 반도체 장치 제조방법
KR20030053959A (ko) 반도체소자의 제조방법
KR100511931B1 (ko) 반도체 메모리 제조방법
KR100618676B1 (ko) 반도체 메모리 제조방법
KR0136777B1 (ko) 자기정합법에 의한 디램 셀 및 그 제조방법
KR20000073801A (ko) 반도체 메모리 제조방법
KR100280522B1 (ko) 반도체 메모리 제조방법
KR100340884B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR20000051380A (ko) 반도체 메모리 제조방법
KR19990005489A (ko) 반도체 장치 제조방법
KR100246365B1 (ko) 모스 트랜지스터 제조방법
KR19990047003A (ko) 반도체 메모리의 플러그 제조방법
KR100302614B1 (ko) 디램의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee