KR100253322B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100253322B1
KR100253322B1 KR1019970048425A KR19970048425A KR100253322B1 KR 100253322 B1 KR100253322 B1 KR 100253322B1 KR 1019970048425 A KR1019970048425 A KR 1019970048425A KR 19970048425 A KR19970048425 A KR 19970048425A KR 100253322 B1 KR100253322 B1 KR 100253322B1
Authority
KR
South Korea
Prior art keywords
substrate
trench structure
deposited
gate
mos transistor
Prior art date
Application number
KR1019970048425A
Other languages
English (en)
Other versions
KR19990026346A (ko
Inventor
김재영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970048425A priority Critical patent/KR100253322B1/ko
Publication of KR19990026346A publication Critical patent/KR19990026346A/ko
Application granted granted Critical
Publication of KR100253322B1 publication Critical patent/KR100253322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 모스 트랜지스터의 게이트가 게이트 폭에 대하여 직사각형의 형태를 갖게 되어 집적도 향상이 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 원통형의 트랜치구조를 형성하는 단계와; 상기 트랜치구조의 하부와 주변 기판에 불순물 이온을 주입하여 소스 및 드레인을 형성하는 단계와; 상기 트랜치구조와 기판의 상부에 게이트산화막을 증착하고, 트랜치구조 하부에 고온저압의 조건에서 제 1산화막을 증착하는 단계와; 상기 기판의 상부에 증착한 게이트산화막을 식각하고, 상기 제 1산화막의 상부에 도핑된 다결정실리콘을 소정 두께로 증착하고, 그 도핑된 다결정실리콘의 상부에 고온저압의 조건에서 제 2산화막을 증착하는 단계와; 상기 기판 및 제 2산화막의 상부에 제 1마스크 산화막을 증착하고, 패턴을 형성한 후, 상기 트랜치구조의 중심부를 부분적으로 식각하는 단계와; 상기 식각된 트랜치구조의 중심부에 제 2마스크 산화막을 증착한 후, 금속공정을 통해 상기 소스 및 드레인과 게이트에 접속되는 금속전극을 형성하는 단계로 이루어져 원통형의 트랜치구조 내에 모스 트랜지스터를 제조함으로써, 집적도를 향상시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 원기둥 형태의 트랜치구조를 형성한 후, 그 하부 및 상부에 소스 및 드레인을 형성하고 그 트랜치구조의 측면에 게이트를 형성함으로써 집적도를 향상시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 기판의 상부에 게이트산화막과 게이트 전극을 순차적으로 증착하고, 사진식각공정으로 상기 게이트 전극 및 게이트산화막의 일부를 식각하여 게이트를 형성한 다음, 게이트의 측면 하부 기판에 불순물 이온을 주입하여 소스 및 드레인을 형성하게 되나, 이는 반도체 소자의 집적도가 증가할수록 게이트의 크기가 작아지게 되어 단채널효과(short channel effect)의 단점이 발생한다. 이와 같은 문제점을 감안하여 동일한 면적을 차지하면서도 채널의 길이를 일정한 수준으로 유지하기 위한 방법들이 연구되고 있으며, 특히 주로 사용되는 것은 그루빙(grooving)법을 이용한 모스 트랜지스터의 제조이다. 즉, 기판에 물리적 또는 화학적인 연마로 홈을 형성하고, 그 홈에 게이트를 형성하고, 홈의 주위에 소스 및 드레인을 형성하여 동일 면적 상에서 직선거리보다 긴 곡선거리를 채널 길이로 하여 집적도를 향상시켰으며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1 및 도2는 종래 모스 트랜지스터의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 형성된 소스 및 드레인(2)과, 상기 소스와 드레인의 사이에 형성된 게이트(3)로 구성된다.
이와 같은 구조는 게이트가 소스와 드레인 사이 기판의 상부에 형성되는 일반적인 모스 트랜지스터의 구조보다 긴 채널을 유지할 수 있으며, 이와 같은 구조는 기판(1)의 상부에 불순물 이온을 주입하여 소스 및 드레인(2)을 형성하는 단계와; 상기 소스 및 드레인(2)의 사이 기판(1)을 식각하여 소스 및 드레인(2)의 사이에 홈을 형성하는 단계와; 상기 소스 및 드레인(2)의 사이에 형성된 홈의 상부에 게이트 산화막과 다결정실리콘을 순차적으로 증착하여 게이트(3)를 증착하는 단계로 이루어진다.
이때, 상기 도1과 도2의 게이트 모양의 차이는 식각방법에 따라 나타나며, 각 홈에는 하나의 게이트가 형성된다.
그러나, 상기와 같은 종래 모스 트랜지스터 제조방법은 모스 트랜지스터의 게이트가 게이트 폭에 대하여 직사각형의 형태를 갖게 되어 집적도 향상이 용이하지 않은 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 원통형의 트랜치구조 내에 모스 트랜지스터를 제조함으로써, 집적도를 용이하게 향상시킬 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1 및 도2는 종래 모스 트랜지스터의 단면도.
도3a 내지 도3f는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
도4는 도3a 내지 도3f에 의해 제조된 모스 트랜지스터의 횡방향 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:소스 및 드레인
3:게이트 4:질화막
5:게이트산화막 6:제 1HLD
7:다결정 실리콘 8:제 2HLD
9,10:산화막 11:금속전극
상기와 같은 목적은 기판의 상부에 질화막을 증착하고, 사진식각공정으로 질화막의 일부를 식각하여 기판의 일부를 노출시킨 후, 그 노출된 기판에 원통형의 트랜치구조를 형성하는 단계와; 상기 질화막을 제거한 후, 포토레지스트를 트랜치구조가 형성된 기판의 상부에 도포하고, 사진식각공정으로 트랜치구조 내와 주변에 도포된 포토레지스트를 제거하고, 상기 노출된 트랜치구조의 하부와 주변 기판에 불순물 이온을 주입하여 소스 및 드레인을 형성하는 단계와; 상기 포토레지스트를 모두 제거한 후, 상기 트랜치구조와 기판의 상부에 게이트산화막을 증착하고, 트랜치구조 하부에 고온저압의 조건에서 제 1산화막을 증착하는 단계와; 상기 기판의 상부에 증착한 게이트산화막을 식각하고, 상기 제 1산화막의 상부에 도핑된 다결정실리콘을 소정 두께로 증착하고, 그 도핑된 다결정실리콘의 상부에 고온저압의 조건에서 제 2산화막을 증착하는 단계와; 상기 기판 및 제 2산화막의 상부에 제 1마스크 산화막을 증착하고, 패턴을 형성한 후, 상기 트랜치구조의 중심부를 부분적으로 식각하는 단계와; 상기 식각된 트랜치구조의 중심부에 제 2마스크 산화막을 증착한 후, 금속공정을 통해 상기 소스 및 드레인과 게이트에 접속되는 금속전극을 형성하는 단계로 모스 트랜지스터를 제조함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3a 내지 도3f는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 질화막(4)을 증착하고, 사진식각공정으로 질화막(4)의 일부를 식각하여 기판(1)의 일부를 노출시킨 후, 그 노출된 기판(1)에 원통형의 트랜치구조를 형성하는 단계(도3a)와; 상기 질화막(4)을 제거한 후, 포토레지스트(P/R)를 트랜치구조가 형성된 기판(1)의 상부에 도포하고, 사진식각공정으로 트랜치구조 내와 주변에 도포된 포토레지스트(P/R)를 제거하고, 상기 노출된 트랜치구조의 하부와 주변 기판(1)에 불순물 이온을 주입하여 소스 및 드레인(2)을 형성하는 단계(도3b)와; 상기 포토레지스트(P/R)를 모두 제거한 후, 상기 트랜치구조와 기판(1)의 상부에 게이트산화막(5)을 증착하고, 트랜치구조 하부에 고온저압의 조건에서 제 1산화막(6, 이하 제 1HLD)을 증착하는 단계(도3c)와; 상기 기판(1)의 상부에 증착한 게이트산화막(5)을 식각하고, 상기 제 1HLD(6)의 상부에 도핑된 다결정실리콘(7)을 소정 두께로 증착하고, 그 도핑된 다결정실리콘(7)의 상부에 제 2HLD(8)을 증착하는 단계(도3d)와; 상기 기판(1) 및 제 2HLD(8)의 상부에 산화막(9)을 증착하고, 패턴을 형성한 후, 상기 트랜치구조의 중심부를 부분적으로 식각하여, 트랜치구조 좌우측면에 게이트(3)와 소스 및 드레인(2)과의 절연을 위한 제 1 및 제 2HLD(6,8)을 형성하는 단계(도3e)와; 산화막(10)을 증착한 후, 금속공정을 통해 상기 소스 및 드레인(2) 및 게이트에 접속되는 금속전극(11)을 형성하는 단계(도3f)로 이루어진다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 기판(1)의 상부에 질화막(4)을 증착하고, 사진식각공정을 통해 상기 증착한 질화막(4)의 일부를 원형으로 식각하여 기판(1)의 특정영역을 노출시킨다. 그리고, 상기 노출된 기판(1)을 플라즈마 식각하여 원통형의 트랜치구조를 형성한다.
그 다음, 도3b에 도시한 바와 같이 상기 기판(1)의 상부에 증착된 질화막(4)을 모두 제거한 후, 포토레지스트(P/R)를 상기 기판(1)의 상부에 도포하고, 상기 트랜치구조보다 넓은 영역에 패턴을 형성하여, 상기 트랜치구조와 그 주변 기판(1)의 일부를 노출시킨다. 그리고, 상기 패턴이 형성된 포토레지스트(P/R)를 이온주입 마스크로 사용하는 이온주입공정으로 상기 노출된 기판(1)과 상기 트랜치구조의 하부에 소스 및 드레인(2)을 형성한다. 이때, 주입되는 이온의 에너지를 조절하여 상기 트랜치구조 측면에는 이온이 주입되지 않은 순수 기판(1)이 남아 있도록 한다.
그 다음, 도3c에 도시한 바와 같이 상기 포토레지스트(P/R)를 모두 제거한 후, 상기 트랜치구조의 전면과 주위의 기판(1)에 게이트산화막(5)을 증착한다. 그리고, 상기 트랜치구조의 하부에 증착한 게이트산화막(5)의 상부에 제 1HLD(6)를 증착한다. 이때, 제 1HLD(6)는 이후 형성할 게이트와 트랜치구조의 하부에 형성한 소스 또는 드레인(2)과의 절연을 위한 것이다.
그 다음, 도3d에 도시한 바와 같이 상기 기판(1)의 상부에 증착된 게이트산화막(5)을 제거한다. 그리고, 상기 제 1HLD(6)의 상부에 다결정 실리콘(7)을 증착한다. 이때, 다결정 실리콘(7)은 상기 트랜치구조의 측면이 기판(1)인 영역에만 증착되도록 두께를 조절하여 증착한다. 다결정 실리콘(7)을 증착한 후에는 상기 다결정 실리콘(7)의 상부에 제 2HLD(8)를 증착한다. 이때 제 2HLD(8)는 상기 다결정 실리콘(7)과 트랜치구조 주위의 기판(1) 상부에 형성한 소스 또는 드레인(2)과의 절연을 위한 것이며, 제 2HLD(8)의 상부는 기판(1)의 상부와 동일한 평면으로 형성한다. 즉, 제 2HLD(8)의 두께는 기판(1)의 상부에 형성한 소스 또는 드레인(2)과 동일한 두께를 갖는다.
그 다음, 도3e에 도시한 바와 같이 기판(1)과 상기 제 2HLD(8)의 상부에 산화막(9)을 증착한 후, 사진식각공정으로 상기 트랜치구조의 중심부가 노출되는 패턴을 형성시킨다. 그리고, 상기 노출된 제 2HLD(8), 다결정 실리콘(7), 제 1HLD(6)를 식각하여 게이트(3)를 형성하게 된다.
그 다음, 도3f에 도시한 바와 같이 상기 제 2HLD(8), 다결정 실리콘(7), 제 1HLD(6)의 식각으로 트랜치구조 내에 형성된 홈에 산화막(10)을 증착한 후, 콘택홀을 형성하여 상기 게이트(3)와 소스 및 드레인(2)을 노출시킨 후, 알루미늄 등의 금속을 증착하여 노출된 게이트(3)와 소스 및 드레인(2)에 접속되는 금속배선(11)을 형성하여 모스 트랜지스터의 제조를 완료하게 된다.
또한, 도4는 상기와 같은 제조방법으로 제조한 모스 트랜지스터의 횡방향 단면도로서, 이에 도시한 바와 같이 원형의 모스 트랜지스터가 제조되며, 트랜치구조의 깊이에 따라 모스 트랜지스터의 채널길이를 제어할 수 있어 소자의 집적화에 따른 단채널효과 등을 방지할 수 있으며, 트랜치구조의 크기에 따라 모스 트랜지스터의 채널 폭을 제어할 수 있어 소자의 특성을 용이하게 제한할 수 있다.
상기한 바와 같이 본 발명은 원통형의 트랜치구조 내에 모스 트랜지스터를 제조함으로써, 집적도를 향상시키는 효과가 있다.

Claims (1)

  1. 기판에 트랜치구조를 형성하는 단계와; 상기 트랜치구조의 하부와 주변 기판에 불순물 이온을 주입하여 소스 및 드레인을 형성하는 단계와; 상기 트랜치구조와 기판의 상부에 게이트산화막을 증착하고, 트랜치구조 하부에 고온저압의 조건에서 제 1산화막을 증착하는 단계와; 상기 기판의 상부에 증착한 게이트산화막을 식각하고, 상기 제 1산화막의 상부에 도핑된 다결정실리콘을 소정 두께로 증착하고, 그 도핑된 다결정실리콘의 상부에 고온저압의 조건에서 제 2산화막을 증착하는 단계와; 상기 기판 및 제 2산화막의 상부에 제 1마스크 산화막을 증착하고, 패턴을 형성한 후, 상기 트랜치구조의 중심부를 부분적으로 식각하는 단계와; 상기 식각된 트랜치구조의 중심부에 제 2마스크 산화막을 증착한 후, 금속공정을 통해 상기 소스 및 드레인과 게이트에 접속되는 금속전극을 형성하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019970048425A 1997-09-24 1997-09-24 모스 트랜지스터 제조방법 KR100253322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048425A KR100253322B1 (ko) 1997-09-24 1997-09-24 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048425A KR100253322B1 (ko) 1997-09-24 1997-09-24 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990026346A KR19990026346A (ko) 1999-04-15
KR100253322B1 true KR100253322B1 (ko) 2000-04-15

Family

ID=19521572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048425A KR100253322B1 (ko) 1997-09-24 1997-09-24 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100253322B1 (ko)

Also Published As

Publication number Publication date
KR19990026346A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US7078284B2 (en) Method for forming a notched gate
KR100253322B1 (ko) 모스 트랜지스터 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100408000B1 (ko) 반도체 소자 형성 방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
KR20020055147A (ko) 반도체 소자의 제조방법
KR100592769B1 (ko) 반도체 디바이스의 트랜지스터 및 그 제조 방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR100790443B1 (ko) 디램셀 제조 방법
KR100215884B1 (ko) 반도체 메모리소자 및 그 제조방법
KR100313513B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100223795B1 (ko) 반도체소자제조방법
KR19990084304A (ko) 반도체소자 및 그의 제조방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100206962B1 (ko) 수직형 채널을 갖는 트랜지스터 제조방법
KR100258863B1 (ko) 반도체 메모리 제조방법
KR940006683B1 (ko) Nand형 rom셀의 제조방법 및 그 구조
KR0136928B1 (ko) 반도체장치 제조방법
KR100252767B1 (ko) 반도체장치 및 그제조방법
KR20000039487A (ko) 모스 트랜지스터 제조방법
KR20000038333A (ko) 박막트랜지스터 및 그의 제조 방법
KR20010037688A (ko) 반도체 장치 제조방법
KR20000031320A (ko) 모스 트랜지스터 제조방법
KR940001408A (ko) 반도체의 메모리셀 제조방법
KR19980019639A (ko) 반도체 소자 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee