CN109950320A - 阵列基板和阵列基板的制造方法 - Google Patents
阵列基板和阵列基板的制造方法 Download PDFInfo
- Publication number
- CN109950320A CN109950320A CN201910204605.5A CN201910204605A CN109950320A CN 109950320 A CN109950320 A CN 109950320A CN 201910204605 A CN201910204605 A CN 201910204605A CN 109950320 A CN109950320 A CN 109950320A
- Authority
- CN
- China
- Prior art keywords
- doped region
- layer
- array substrate
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开了一种阵列基板和阵列基板的制造方法，其中，该阵列基板包括：基板；半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。本方案可以降低光阻残留和污染离子注入机台的风险。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制造方法。
背景技术
在低温多晶硅技术(LTPS，Low Temperature Poly-silicon)背板工艺中，薄膜晶体管(TFT，Thin Film Transistor)源极和漏极由重掺杂的P-Si形成，而TFT的沟道区由轻掺杂的P-Si或者不掺杂的P-Si形成。为了减小源漏区电场强度，改善热载流子注入效应(HCI，hot carrier injection)，降低沟道漏电流Ioff，同时提高横向击穿电压，往往在源区和沟道之间以及漏区和沟道之间通过离子注入的方式形成一个LDD(Lightly DopedDrain，轻掺杂漏)区。LDD区离子注入剂量介于沟道区和源漏区离子注入之间。
目前实现LDD结构主要方法均需要带有光阻的TFT基板进入离子注入机台内，从而存在光阻残留的风险和污染离子注入机台的风险，因此，如何提供一种阵列基板和阵列基板的制造方法以解决光阻残留的风险和污染离子注入机台的风险是目前亟待解决的问题。
发明内容
本申请实施例提供了一种阵列基板和阵列基板的制造方法，以解决光阻残留的风险和污染离子注入机台的风险是目前亟待解决的问题。
本申请实施例提供了一种阵列基板，包括：
基板；
半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；
绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；
栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。
在本申请实施例提供的阵列基板中，所述阵列基板还包括缓冲层；
所述缓冲层位于所述基板和所述半导体层之间。
在本申请实施例提供的阵列基板中，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同。
在本申请实施例提供的阵列基板中，所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同。
在本申请实施例提供的阵列基板中，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。
本申请实施例还提供了一种阵列基板的制造方法，包括：
提供一基板，并在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层；
对所述绝缘层和所述栅极层进行第一次刻蚀，以暴露部分半导体层；
对所述栅极层进行第二次刻蚀，以暴露部分绝缘层；
将第一预设离子注入所述半导体层。
在本申请实施例提供的阵列基板的制造方法中，在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层，包括：
在所述基板之上沉积缓冲层；
在所述缓冲层之上沉积半导体层；
在所述半导体层之上沉积绝缘层；
在所述绝缘层之上沉积栅极层。
在本申请实施例提供的阵列基板的制造方法中，在所述半导体层之上沉积绝缘层的步骤之后，在所述绝缘层之上沉积栅极层的步骤之前，还包括：
将第二预设离子注入所述半导体层。
在本申请实施例提供的阵列基板的制造方法中，所述半导体层包括沟道区、及分别设于所述沟道区两侧的第一掺杂区和第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间。
在本申请实施例提供的阵列基板的制造方法中，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同；
所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同；
所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。
本申请实施例提供的阵列基板和阵列基板的制造方法，可以通过一次掺杂实现LDD结构，且阵列基板进入离子注入机台时为无光阻状态，可以降低光阻残留和污染离子注入机台的风险。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图。
图2是本申请实施例提供的阵列基板的制造方法的流程示意图。
图3是本申请实施例提供的阵列基板的第一中间产物结构示意图。
图4是本申请实施例提供的阵列基板的第二中间产物结构示意图。
图5是本申请实施例提供的阵列基板的第三中间产物结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板和阵列基板的制造方法，以下分别进行详细说明。
请参阅图1，图1是本申请实施例提供的阵列基板的结构示意图。该阵列基板100可以包括：基板10、缓冲层20、半导体层30、绝缘层40和栅极层50。
基板10的材料可以为玻璃、石英或蓝宝石等。需要说明的是，基板10的材料包括但不限于以上材料，其还可以包括其他材料，在此不再一一列举。
缓冲层20设置在基板10之上。在一些实施例中，可以采用化学气相沉积技术在基板10上形成缓冲层20。其中，缓冲层20其中可以为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。其中，缓冲层20可防止基板10中的金属离子扩散到半导体层30中。
半导体层30设置在缓冲层20之上。在一些实施例中，可以采用物理气相沉积技术在缓冲层20上形成半导体层30。在一些实施例中，半导体层30可以由多晶硅(POLY-Si)构成，采用LTPS技术形成。
该半导体层30可以包括沟道区36、设置于沟道区36一侧的第一掺杂区31以及设置于沟道区36另一侧的第二掺杂区32。其中，第一掺杂区31和第二掺杂区32的离子掺杂浓度相同，第一掺杂区31和第二掺杂区32的离子掺杂浓度大于沟道区36的离子掺杂浓度。
需要说明的是，在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。
沟道区36可以包括第三掺杂区33、第四掺杂区34和第五掺杂区35。其中，第三掺杂区33和第四掺杂区34的离子掺杂浓度相同，第三掺杂区33和第四掺杂区34的离子掺杂浓度大于第五离子掺杂区35的离子掺杂浓度。其中，第三掺杂区33和第四掺杂区34可以为轻掺杂漏区(LDD)。需要说明的是，轻掺杂漏区也可以只设置一个，在LTPS工艺中，轻掺杂漏区的设置方式本身为本领域技术人员所熟知，非本申请重点，此处不再赘述。其中，第五掺杂区35可以为无掺杂区。
绝缘层40设置于半导体30之上。绝缘层40覆盖沟道区36。绝缘层40的作用是将半导体层30与栅极层50隔开。该绝缘层40的构成材料可以是氧化硅、氮化硅、或二者的组合，可以通过化学气相沉积工艺制备形成。
栅极层50设置于绝缘层40之上。栅极层位于第五掺杂区35的正上方。该栅极层50的宽度与第五掺杂区35的宽度相同。栅极50的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的组合。
需要说明的是，本申请实施例提供的阵列基板并不限于此，比如该阵列基板100还可以包括源极、漏极等，非本申请重点，在此不再一一赘述。
请参阅图2，图2是本申请实施例提供的阵列基板的制造方法的流程示意图。该阵列基板的制造方法的具体流程可以如下：
101、提供一基板10，并在所述基板10上依次沉积缓冲层20、半导体层30、绝缘层40和栅极层50。
具体的，可以在基板10之上沉积缓冲层20；在缓冲层20之上沉积半导体层30；在半导体层30之上沉积绝缘层40；在绝缘层之上沉积栅极层50，形成如图3所示结构。
需要说明的是，基板10、缓冲层20、半导体层30、绝缘层40和栅极层50的具体形成过程可参照上述实施例，在此不再一一赘述。
在一些实施例中，可以在绝缘层40形成之后，将第二预设离子注入到半导体层30中，在将第二预设离子注入半导体层30后，再在绝缘层40上形成所述栅极层50。具体的，可以利用离子注入机台将含有掺杂元素的离子束注入到半导体层30中，以在半导体层30形成掺杂基底，以在LDD结构形成之后，增加半导体层30的电导率。
结合图1，半导体层30包括第一掺杂区31、第二掺杂区32、第三掺杂区33、第四掺杂区34和第五掺杂区35。需要说明的是，此时第一掺杂区31、第二掺杂区32、第三掺杂区33、第四掺杂区34和第五掺杂区35都尚未形成。
102、对所述绝缘层40和所述栅极层50进行第一次刻蚀，以暴露部分半导体层30。
具体的，可以通过设置对应的刻蚀参数，使得绝缘层40和栅极层50的两端均被刻蚀，暴露半导体层30的两端。其中，第一次刻蚀采用的刻蚀方式为等离子刻蚀工艺，采用的刻蚀气体可以为三氟化氮和氧气等。
需要说明的是，如图4所示，在第一次刻蚀完成后，绝缘层40和栅极层50的宽度和沟道区36的宽度相同，且位于沟道区36的正上方。
103、对所述栅极层50进行第二次刻蚀，以暴露部分绝缘层40。
具体的，在第一次刻蚀完成之后，可以通过调节刻蚀条件、反应气体的比例、反应气体的成分等对栅极层50进行第二次刻蚀，保证刻蚀区域内的绝缘层40无损耗，并暴露该绝缘层40的两端。
需要说明的是，如图5所示，在第二次刻蚀完成后，栅极层50的宽度和第五掺杂区35的宽度相同，且位于第五掺杂区35的正上方。
104、将第一预设离子注入所述半导体层30。
具体的，经过第一次刻蚀和第二次刻蚀形成如图5所示结构之后，可以利用离子注入机台将含有掺杂元素的离子束注入到半导体层30中，以形成重掺杂的第一掺杂区和第二掺杂区、以及轻掺杂的第三掺杂区和第四掺杂区、无掺杂的第五掺杂区。需要说明的是，第一预设离子和第二预设离子的离子不相同，可以增加半导体层30的导电率。
需要说明的是，在上述掺杂(离子注入)过程中，第一预设离子的注入过程和第二预设离子的注入过程均为自对准掺杂。即是用刻蚀后的绝缘层40和栅极层50对注入的离子进行阻挡，不需要经过光刻工艺，不需要光刻胶对离子进行阻挡，即是，阵列基板进入离子注入机台时为无光阻状态，可以降低光阻残留和污染机台的风险。
本申请实施例提供的阵列基板的制造方法，可以通过刻蚀后的绝缘层40和栅极层50对注入的离子进行阻挡，以使得注入到第一掺杂区和第二掺杂区、以及第三掺杂区和第四掺杂区的离子浓度不同。即是，本申请实施例提供的阵列基板的制造方法可以通过一次离子注入完成LDD轻掺杂和源漏极区(第一掺杂区和第二掺杂区)重掺杂。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和阵列基板的制造方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
半导体层，所述半导体层设置于所述基板之上，所述半导体层包括沟道区、设置于所述沟道区一侧的第一掺杂区以及设置于所述沟道区另一侧的第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间；
绝缘层，所述绝缘层设置于所述半导体层之上，覆盖所述沟道区；
栅极层，所述栅极层设置于所述绝缘层之上，位于所述第五掺杂区的正上方，所述栅极层的宽度与所述第五掺杂区的宽度相同。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层；
所述缓冲层位于所述基板和所述半导体层之间。
3.如权利要求1所述的阵列基板，其特征在于，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同。
4.如权利要求3所述的阵列基板，其特征在于，所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同。
5.如权利要求4所述的阵列基板，其特征在于，所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。
6.一种阵列基板的制造方法，其特征在于，包括：
提供一基板，并在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层；
对所述绝缘层和所述栅极层进行第一次刻蚀，以暴露部分半导体层；
对所述栅极层进行第二次刻蚀，以暴露部分绝缘层；
将第一预设离子注入所述半导体层。
7.如权利要求6所述的阵列基板的制造方法，其特征在于，在所述基板上依次沉积缓冲层、半导体层、绝缘层和栅极层，包括：
在所述基板之上沉积缓冲层；
在所述缓冲层之上沉积半导体层；
在所述半导体层之上沉积绝缘层；
在所述绝缘层之上沉积栅极层。
8.如权利要求7所述的阵列基板的制造方法，其特征在于，在所述半导体层之上沉积绝缘层的步骤之后，在所述绝缘层之上沉积栅极层的步骤之前，还包括：
将第二预设离子注入所述半导体层。
9.如权利要求7所述的阵列基板的制造方法，其特征在于，所述半导体层包括沟道区、及分别设于所述沟道区两侧的第一掺杂区和第二掺杂区，所述沟道区包括第三掺杂区、第四掺杂区和第五掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第五掺杂区之间，所述第四掺杂区位于所述第二掺杂区和所述第五掺杂区之间。
10.如权利要求7所述的阵列基板的制造方法，其特征在于，
所述第一掺杂区和所述第二掺杂区的离子掺杂浓度相同；
所述第三掺杂区和所述第四掺杂区的离子掺杂浓度相同；
所述第一掺杂区和所述第二掺杂区的离子掺杂浓度大于所述第三掺杂区和所述第四掺杂区的离子掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910204605.5A CN109950320A (zh) | 2019-03-18 | 2019-03-18 | 阵列基板和阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910204605.5A CN109950320A (zh) | 2019-03-18 | 2019-03-18 | 阵列基板和阵列基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109950320A true CN109950320A (zh) | 2019-06-28 |
Family
ID=67009015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910204605.5A Pending CN109950320A (zh) | 2019-03-18 | 2019-03-18 | 阵列基板和阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950320A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088912A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 |
| CN113140637A (zh) * | 2020-01-20 | 2021-07-20 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612358A (zh) * | 2003-10-28 | 2005-05-04 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
| US20060261339A1 (en) * | 2002-03-11 | 2006-11-23 | Nec Corporation | Thin film semiconductor device and method for manufacturing same |
| CN101106162A (zh) * | 2006-07-12 | 2008-01-16 | 株式会社日立显示器 | 薄膜晶体管和图像显示装置 |
-
2019
- 2019-03-18 CN CN201910204605.5A patent/CN109950320A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060261339A1 (en) * | 2002-03-11 | 2006-11-23 | Nec Corporation | Thin film semiconductor device and method for manufacturing same |
| CN1612358A (zh) * | 2003-10-28 | 2005-05-04 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
| CN101106162A (zh) * | 2006-07-12 | 2008-01-16 | 株式会社日立显示器 | 薄膜晶体管和图像显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088912A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 |
| US11699761B2 (en) | 2019-11-06 | 2023-07-11 | Beijing Boe Technology Development Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel |
| CN113140637A (zh) * | 2020-01-20 | 2021-07-20 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制造方法 |
| WO2021147655A1 (zh) * | 2020-01-20 | 2021-07-29 | 京东方科技集团股份有限公司 | 显示装置、阵列基板、薄膜晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870203B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN104409518B (zh) | 薄膜晶体管及其制备方法 | |
| KR100275717B1 (ko) | 다결정 실리콘 박막 트랜지스터 제조 방법 | |
| CN105118807B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| US20120028422A1 (en) | Thin film transistor formed on flexible substrate and method of manufacturing the same | |
| CN107634001A (zh) | 一种ldmos器件的制造方法 | |
| CN109950320A (zh) | 阵列基板和阵列基板的制造方法 | |
| CN106783626A (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
| CN107464851A (zh) | 一种氮化镓薄膜晶体管及其制造方法 | |
| CN102148143A (zh) | 用于后氧化硅沟槽底部成形的结构和方法 | |
| CN107221503A (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 | |
| CN108511464A (zh) | Cmos型ltps tft基板的制作方法 | |
| US11227938B2 (en) | Thin film transistor structure, manufacturing method thereof, and display device | |
| CN104576387B (zh) | 低温多晶硅薄膜晶体管制造方法 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| US20230230984A1 (en) | Manufacturing method of array substrate, and display panel | |
| US9472649B1 (en) | Fabrication method for multi-zoned and short channel thin film transistors | |
| CN107910378A (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| CN107195689A (zh) | 一种薄膜晶体管及其制作方法、oled显示面板 | |
| CN100397656C (zh) | 多栅极结构的薄膜晶体管及其制作方法 | |
| Yeh et al. | Characteristics and deviation of low-temperature FD-SOI-MOSFETs using a sputtering SiO2 gate insulator | |
| CN105572990A (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN109727874A (zh) | 主动开关及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190628 |
|
| WD01 | Invention patent application deemed withdrawn after publication |