JP4062702B2 - レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法 - Google Patents

レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4062702B2
JP4062702B2 JP2004098429A JP2004098429A JP4062702B2 JP 4062702 B2 JP4062702 B2 JP 4062702B2 JP 2004098429 A JP2004098429 A JP 2004098429A JP 2004098429 A JP2004098429 A JP 2004098429A JP 4062702 B2 JP4062702 B2 JP 4062702B2
Authority
JP
Japan
Prior art keywords
region
height
thin film
amorphous silicon
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004098429A
Other languages
English (en)
Other versions
JP2005005677A (ja
Inventor
林敬偉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Publication of JP2005005677A publication Critical patent/JP2005005677A/ja
Application granted granted Critical
Publication of JP4062702B2 publication Critical patent/JP4062702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は薄膜トランジスタ（TFT）の製造方法に関し、特に、レーザー結晶化プロセスを用いて、電気的特性と均一性を改良した低温多結晶薄膜トランジスタ（LTPS TFT）の製造方法に関する。
最近、液晶表示（ＬＣＤ）が最も人気がある平面パネル表示技術になっている。液晶表示装置の応用は、携帯電話、デジタルカメラ、ビデオカメラ、ノートパソコン、モニターなど広範囲である。高品質な表示と新しい応用への拡張という要求により、ＬＣＤは、高品質、高解像度、高輝度、低価格に向かって開発が進められてきた。アクティブ駆動される低温多結晶薄膜トランジスタ（LTPS TFT）の開発が上記の目的を達成するための一つのブレークスルーである。
図１から図４に、従来技術による低温多結晶薄膜トランジスタ２６の製造工程の概略を示す。従来技術による低温多結晶薄膜トランジスタ２６は絶縁基板１０の上に形成されている。絶縁基板１０は、ガラス基板または石英基板のような透明な物質で構成されている。
最初に、絶縁基板１０の上に、アモルファスシリコン薄膜（図１には図示されないａ−Ｓｉ薄膜）が形成され、続いて、そのアモルファスシリコン薄膜をエキシマレーザによるアニール（ＥＬＡ）し結晶化して多結晶層１２を、図１に示すように形成する。多結晶層１２の表面には、ソース領域１３，ドレイン領域１４，チャンネル領域１５が含まれる。多結晶層１２は、アクティブレイヤーとも呼ばれ、低温多結晶薄膜トランジスタがターンオンしたときのチャンネルとなる。
アモルファスシリコン薄膜（図示しない）の品質が、続いて形成される多結晶層１２の特性にとって決定的な要因となるので、アモルファスシリコン薄膜形成プロセスにおける全てのパラメータを厳しく制御する必要がある。こうして、水素含有量が少なく、厚みが一様で、表面が滑らかなアモルファスシリコン薄膜が形成される。さらに、そのアモルファスシリコン薄膜は、エキシマレーザによるアニール工程で、遠紫外線を吸収し、溶融され急速に結晶化されて、多結晶層１２になる。短いレーザパルスによるレーザ光の速い吸収は、アモルファスシリコン薄膜の表面のみに作用し、絶縁基板１０には何ら影響しない。それ故に、絶縁基板１０は、低温状態のままである。
その後、図２に示すように、プラズマ気相成長（ＰＥＣＶＤ）工程により、多結晶層１２の表面上に、５００−１２００オングストロームの厚みを持つゲート絶縁膜１６（ＳｉＯＸ、Ｘ≒２）が形成される。ゲート絶縁膜１６は、デザインの要求に応じて、単一層でもよいし、複合層でもよい。ゲート絶縁膜１６を構成する物質には、シラン（ＳｉＨ４）を基本に作成した酸化シリコン、４エチルオルソシリケート（ＴＥＯＳ）を基本に作成した酸化シリコン、窒化シリコン（Ｓｉ３Ｎ４）、シリコンオキシナイトライド（ＳｉＯＸＮＹ）などが含まれる。続いて、第１回のスパッタ工程により、ゲート絶縁膜１６の表面に、金属膜１８が形成される。金属膜１８は、タングステン層、クロム層、あるいはその他の導電金属層など何れでもよい。
絶縁基板１０の表面にフォトレジスト層（図示しない）を形成し、写真製版工程で、フォトレジスト層（図示しない）のゲートパターン２２を定め、図３に示すように、チャンネル領域１５の上に、ゲートパターン２２を形成する。その後で、ドライエッチングを行い、金属膜１８の層まで除去して、ゲート絶縁膜１６の上に、低温多結晶薄膜トランジスタのゲート２４を形成する。
ゲートパターン２２を除去した後、図４に示すように、多結晶層１２のソース領域１３とドレイン領域１４に、ゲート２４をマスクとしてイオン注入を行い、低温多結晶薄膜トランジスタのソース２８とドレイン３２とを形成する。薄膜トランジスタ（ＴＦＴ）の応用では、ソースとドレイン間の抵抗を小さくしなければならない。したがって、ソース２８とドレイン３２のドーパントを活性化するために、イオン注入の後で、活性化工程が必要である。活性化工程は、イオンを正規の格子にはめ込むばかりでなく、イオン注入工程で生じた格子欠陥を修復し、低温多結晶薄膜トランジスタ２６を完成させる。
低温多結晶薄膜トランジスタ２６を完成させた後、誘電体層３４を堆積させる。誘電体層３４は、単一の誘電体層でもよく、複合の誘電体層でもよい。最後に、フォトエチング工程（ＰＥＰ）を行い、それぞれソース領域１３とドレイン領域１４の上の誘電体層３４とゲート絶縁膜層１６を通して、ソース２８とドレイン３２のコンタクトホール３６を形成する。コンタクトホール３６は、導電体で満たされ、回路設計にしたがって、ソース２８とドレイン３２から、それぞれキャパシターや信号線に電気的に接続される。
しかし、従来の方法による低温多結晶薄膜トランジスタ２６の製作方法は、チャンネル領域につくられたアクティブな多結晶薄膜の品質をコントロールすることが非常に難しいという問題がある。それに加えて、アモルファスシリコン薄膜の生成工程と結晶化工程での多くの変動がある。例えば、アモルファスシリコン薄膜の品質、レーザーのエネルギー密度の大きさ、レーザーのエネルギーの空間的な均一度、レーザーパルスの重なり度合い、レーザーアニール工程中での基板温度、レーザーアニール工程中の雰囲気などが、結晶化工程終了後での結晶粒の大きさやそのバラツキに直接影響を与えるであろう。プロセスが適切にコントロールできなければ、多くの小さな多結晶薄膜粒が、結晶化工程後にアクティブなチャンネル領域に形成され、無視できないような多くの結晶粒界が生じる。
図３に示した低温多結晶薄膜トランジスタ２６のチャンネル領域１５に形成された小さな多結晶薄膜粒３８を説明する概略図を図５に示す。図５に示すように、不満足なレーザーアニール工程が、多くの多結晶薄膜粒３８を生じさせ、チャンネル領域１５に多くの結晶粒界４２を形成する。低温多結晶薄膜トランジスタ２６がターンオンするとき、多くの結晶粒界４２がチャンネル領域１５を通って流れる電子を捕獲し、電流を減少させる。低温多結晶薄膜トランジスタ２６がターンオフするとき、捕獲された電子が解放されてリーク電流を増加させる。
継続的な実験と詳細な調整により、限定されたプロセス条件が見つかり、低温多結晶薄膜トランジスタ２６の結晶化状態が期待される基準を満たす可能性がある。しかし、通常のレーザーによる結晶化プロセスでは、通常、数十万から数百万ピクセルの表示パネル全体に生じる多結晶薄膜粒３８の成長場所や成長方向をコントロールすることは出来ない。
換言すれば、アモルファスシリコン薄膜のなかの結晶粒は不規則に分布し、低温多結晶薄膜トランジスタ間での電気的特性が不揃いになる。特に、多結晶薄膜トランジスタのサイズが小さくなるほど著しい。それ故、レーザーによる結晶化プロセスの適切な条件は、通常、非常に狭い。加えて、レーザーによる結晶化プロセスは低温での固体結晶化プロセスである。固体結晶化は、通常、長い時間がかかるので、結晶粒は一定の大きさに成長する。このように、結晶粒界全体をコントロールすることは困難であり、レーザーによる結晶化プロセスの限界となっている。
それ故に、レーザーによる同様な結晶化プロセスをアモルファスシリコン薄膜の結晶化に適用する場合、結晶粒の成長場所や成長方向をよりよくコントロールできる新しい構造を開発して、多結晶薄膜トランジスタの電気的特性と均一性を改善し、レーザーによる結晶化プロセスの適切な条件を広げることが重要である。
この発明の主たる目的は、薄膜トランジスタ（ＴＦＴ）の製造方法を提供することであり、特に、電気的特性と信頼性を改良した多結晶薄膜トランジスタ（ＬＴＰＳ
ＴＦＴ）の製造方法を提供することである。
本発明によれば、まず基板が提供され、アモルファスシリコンのパターンとして、第１の側と、その反対側の第２の側が基板の上に形成される。該アモルファスシリコンのパターンは、ソース領域とドレイン領域とを含み、ソース領域は第１の側から第２の側へ伸びており、ドレイン領域は第２の側から第１の側へ伸びている。ソース領域とドレイン領域は、第１の高さと第１の幅と第１の長さとをもっている。
少なくとも一つの第１のとがった領域がドレイン領域に直に隣接しており、第１の側へ伸びている。第１のとがった領域は第２の高さと第２の幅と第２の長さとをもっていて、第２の高さは第１の高さより小さい。第３の領域がドレイン領域との間にあり、第１のとがった領域が第３の領域の上にある。第３の領域は第３の高さと第３の幅と第３の長さとをもっていて、第３の高さは第１の高さより小さい。
少なくとも１つのチャンネル領域が第３の領域の上にあり、第３の領域はソース領域と第１のとがった領域との間にある。チャンネル領域は第４の高さと第４の幅と第４の長さとをもっていて、第４の高さは第２の高さより小さく、第４の幅は第３の幅より小さい。
レーザー結晶化プロセスを行って、チャンネル領域に直に隣接した第１のとがった領域のアモルファスシリコンに種を作り、チャンネル領域に第１の単結晶シリコン粒として、成長し結晶化させる。
本発明による多結晶薄膜トランジスタを作成する方法は、最初に特殊な構造をもつアモルファスシリコンのパターンを作ることである。とがった領域と、そのとがった領域に直に隣接したチャンネル領域と第３の領域とがアモルファスシリコンのパターンに含まれる。そのとがった領域はチャンネル領域より厚く、チャンネル領域は第３の領域より厚いので、同じレーザパルスの照射で、チャンネル領域のアモルファスシリコン薄膜は完全に溶融し、そのとがった領域のアモルファスシリコン薄膜は部分的に溶融する。
続いて、チャンネル領域に直に隣接したとがった領域にある溶融しないで固体のまま残ったアモルファスシリコンの種が、完全に溶融した領域に向かって横方向に成長するための核となる。さらに、２次元方向の熱消費がレーザ結晶化プロセスでコントロールされ、チャンネル領域に、非常に大きな単結晶粒が結晶化する。
その結果、チャンネル領域における粒界の数がてきめんに減少し、キャリヤーの移動度が改善され、リーク電流が減少する。このようにして、多結晶薄膜トランジスタの電気的特性、均一性、信頼性などが飛躍的に改善される。この発明による方法を大型パネルや小型のデバイスをもつ製品に適用するときに、レーザ結晶化プロセスでの適切な条件を広げるばかりでなく、低温固体結晶化プロセスの限界も克服される。
以下、本発明の実施例について、図面を参照しながら説明する。
図６から図１２に、本発明の第１の好ましい実施例による、多結晶薄膜トランジスタ１４８の製造方法を説明する概略図を示す。図６に示すように、本発明の多結晶薄膜トランジスタは、絶縁基板１００の上に作成される。絶縁基板１００は、ガラス基板、石英基板、プラスチック基板のような透明な基板から実質的に形成されている。最初に、アモルファスシリコン薄膜（ａ−Ｓｉ薄膜）１０２が、絶縁基板１００の上に形成される。
続いて、図７に示すように、第１のフォトエッチング工程（ＰＥＰ−１）を行い、少なくとも一つのアモルファスシリコンパターン（ａ−Ｓｉパターン）１０８を、一つの選択されたマスク１０４と第１のフォトレジスト層１０６を使って、絶縁基板１００の表面上に形成する。
残ったフォトレジスト層１０６を除去する。図７はエッチング後のアモルファスシリコン薄膜１０２の３次元概略図である。図７に示すように、アモルファスシリコンパターン１０８は、第１の側１１２と第２の側１１４を含む。また、第１の側１１２は反対側の第２の側１１４と並行になっている。アモルファスシリコンパターン１０８は、ソース領域１１６とドレイン領域１１８と、とがった領域１２２とを含んでいる。
チャンネル領域１１６は、第１の側１１２から第２の側１１４の方向へ伸び、ドレイン領域１１８は、第２の側１１４から第１の側１１２の方向へ伸びている。ソース領域１１６とドレイン領域１１８とは第１の高さ（Ｈ１）と第１の幅（Ｗ１）と第１の長さ（Ｌ１）とをもっている。とがった領域１２２は、ドレイン領域１１８に直に隣接しており、第１の側１１２の方向へ伸びている。とがった領域１２２は、第２の高さ（Ｈ２）と第２の幅（Ｗ２）と第２の長さ（Ｌ２）とをもっていて、第２の高さは第１の高さより低い。
さらに、アモルファスシリコンパターン１０８は、第３の領域１２４とチャンネル領域１２６とを含む。第３の領域１２４は、ソース領域１１６とドレイン領域１１８との間にある。前記のとがった領域１２２が第３の領域１２４の上にある。第３の領域１２４は、第３の高さ（Ｈ３）と第３の幅（Ｗ３）と第３の長さ（Ｌ３）とをもっている。第３の高さは第１の高さより低い。実際には、第１の高さは第２の高さと第３の高さとの和であり、第３の幅は第１の幅に等しい。
チャンネル領域１２６は、第３の領域１２４の上にあり、ソース領域１１６と、とがった領域１２２との間にある。チャンネル領域１２６は、第４の高さ（Ｈ４）と第４の幅（Ｗ４）と第４の長さ（Ｌ４）とをもっている。第４の高さは第２の高さより低く、第３の高さより高く、第４の幅は第３の幅より狭い。アモルファスシリコンパターン１０８は、多結晶薄膜トランジスタのアクティブ領域となる。ソース領域１１６とドレイン領域１１８とは、多結晶薄膜トランジスタのソース／ドレインとなり、チャンネル領域１２６は、多結晶薄膜トランジスタのチャンネル領域となる。
図６と図７とを比較して見ると、選択されたマスク１０４と普通のマスクとの違いは、場所により、光の透過度が違っていることである。図６では、マスク１０４は簡単に書いてあるが、実際には、ソース領域１１６とドレイン領域１１８と、とがった領域１２２の上のマスク材料は低い透過度のものである。第３の領域１２４で、とがった領域１２２とチャンネル領域１２６とで覆われていない部分の上のマスク材料は、次に透過度が高いものである。チャンネル領域１２６の上のマスクは、前の２つのマスクの中間の透過度をもっている。アモルファスシリコンパターン１０８がない部分のマスクの透過度が最も高い。
したがって、フォトレジスト層を、ただ１度の露光と現像を行うことで、第１のフォトレジスト層１０６に、階段状の様々な高さをもつ構造が形成される。（図６には示されない）エッチング工程の後では、ソース領域１１６、ドレイン領域１１８、とがった領域１２２、第３の領域１２４、チャンネル領域１２６などをもつアモルファスシリコンパターン１０８が形成される。その上、ソース領域１１６とドレイン領域１１８、とがった領域１２２、第３の領域１２４、チャンネル領域１２６などが、それぞれ異なった長さと幅と高さとをもっている。また、普通のマスクと普通のハードマスクとを利用して写真製版工程とエッチング工程とを繰り返し行って、アモルファスシリコンパターン１０８を形成しても良い。
図８に示すように、アモルファスシリコンパターン１０８に対してレーザによる結晶化プロセス（ＬＣ）を行う。レーザによる結晶化プロセスに利用するレーザはエキシマレーザ（ＥＬ）、ガスパルスレーザ、固体パルスレーザ、連続波レーサなどの何れでもよい。アモルファスシリコンパターン１０８をレーザパルスで照射することにより、チャンネル領域１２６のアモルファスシリコン薄膜が完全に溶融し、とがった領域１２２のアモルファスシリコン薄膜は部分的に溶融する。何故ならば、ソース領域１１６、ドレイン領域１１８、とがった領域１２２、第３の領域１２４、チャンネル領域１２６などが、それぞれ独自の厚みを持ち、独自の位置を占めているからである。このとき、チャンネル領域１２６に直に隣接した、とがった領域１２２にあるアモルファスシリコンに種ができる、溶融しないで残った固体シリコンが、完全に溶融した領域に向かって横方向（一方の矢印で示される）に結晶成長を行う核となる。
第３の高さが第４の高さより低いので、第３の領域１２４で、とがった領域１２２とチャンネル領域１２６とで覆われない部分の温度が、チャンネル領域１２６の温度より高くなる。それ故、アモルファスシリコンパターン１０８がレーザパルスで照射された後に、核が、チャンネル領域１２６から、とがった領域１２２とチャンネル領域１２６とで覆われない部分の第３の領域１２４のほうに（他方の矢印で示される）成長し、チャンネル領域１２６に、単結晶シリコン粒１２８ができる。（図１１に示されている）レーザアニール技術の利用により、結晶粒は大きくなり、粒の方向がコントロールされて、粒界の微細構造も効果的にコントロールされる。この方法は、一種の人工的にコントロールされた横方向結晶成長法（ＡＣＳＬＧ）である。とがった領域１２２によって、単結晶シリコン粒１２８（図１１に示す）のための成長位置が中央に押し込まれて、単結晶シリコン粒１２８に沿ったゲートが形成される。
もう一つの点では、アモルファスシリコンパターン１０８がレーザパルスで照射されたときに、とがった領域１２２とチャンネル領域１２６とで覆われない部分の第３の領域１２４のアモルファスシリコン薄膜は完全に溶融し、ソース領域１１６とドレイン領域１１８とは部分的に溶融する。このとき、ソース領域１１６とドレイン領域１１８のなかにある複数のアモルファスシリコンの種が完全に溶融した領域に向かって成長し、とがった領域１２２とチャンネル領域１２６とで覆われない部分の第３の領域１２４に複数の多結晶粒（図示しない）ができる。また、レーザーによる結晶化プロセスの後、とがった領域１２２とチャンネル領域１２６とで覆われた部分の第３の領域１２４のアモルファスシリコン薄膜は部分的に溶融する。この領域のレーザーによる結晶化プロセス後の微細構造は本発明の本質的部分ではないので、詳述しない。最終的に、アモルファスシリコンパターン１０８のアモルファスシリコン薄膜は結晶化されてパターン化された多結晶層１３４になる。
これまでに述べたように、アモルファスシリコン薄膜１０２の品質が、続いて形成されるパターン化された多結晶層１３４の特性を決定づけるので、アモルファスシリコン薄膜１０２の生成プロセスにおける全てのパラメータを厳重にコントロールする必要がある。このようにして、水素含有量が少なくて、厚みが一様で、表面が滑らかなアモルファスシリコン薄膜１０２が生成される。
さらに、レーザーによる結晶化プロセスのあいだ、遠紫外線の吸収を通して、アモルファスシリコン薄膜１０２は、速やかに溶融と結晶化が行われ、パターン化された多結晶層１３４になる。短いレーザパルスによる、そのような速い吸収が、アモルファスシリコン薄膜１０２の表面のみに作用し、絶縁基板１００には影響を与えない。したがって、絶縁基板１００は低温のままに保たれる。
図９に示すように、第３の領域１２４のなかのパターン化された多結晶層１３４が除去される。（パターン化された多結晶層１３４の底のほうにはアモルファスシリコンの構造が残っているかもしれない）第３の領域１２４のなかのパターン化された多結晶層１３４は、完全にエッチング除去されるまで、異方性エッチングによってエッチングされる。代わりに、第３の領域１２４を決めるために、マスクを利用して第３の領域１２４のなかのパターン化された多結晶層１３４をエチングしてもよい。
その後、少なくとも一つのプラズマ付勢気相成長（ＰＥＣＶＤ）プロセスによって、絶縁基板１００の上に、少なくとも一つの誘電体層１３６を形成する。誘電体層１３６の組成は、シランを基本とした酸化シリコン（ＳｉＨ４
をベースとしたＳｉＯＸ 、０＜Ｘ＜２）、４エチルオルソシリケートを基本とした酸化シリコン（ＴＥＯＳをベースとしたＳｉＯＸ
、０＜Ｘ＜２）、窒化シリコン（ＳＩＮＸ、０＜Ｘ＜１．３３）、シリコンオキシナイトライド（ＳｉＯＸＮＹ 、０＜Ｘ＜２、０＜Ｙ＜１．３３）などである。パターン化された多結晶層１３４と誘電体層１３６の上に、金属層１３８をスパッター工程で生成する。金属層１３８はタングステン層（Ｗ）、クロム層（Ｃｒ）、その他の導電金属層などの何れでも良い。
図１０と図１１とを参照すると、図１１は、図１０を上の面ら見た図である。図１０と図１１とに示すように、フォトレジスト層（図示しない）が絶縁基板１００に塗布される。その後、写真製版工程により、フォトレジスト層（図示しない）に、ゲートパターン（図示しない）が作られる。そのゲートパターン（図示しない）は、チャンネル領域１２６を横切って配置され、前記単結晶粒１２８の上にある。それからドライエッチング工程を行い、金属層１３８の部分を除去して、誘電体層１３６の上にゲート１４４を形成する。ドライエッチング工程を行うときに、誘電体層１３６を完全にエッチングしても良いし、ゲート１４４をハードマスクとして部分的にエッチングしても良い。しかし、ゲート１４４とパターン化された多結晶層１３４との間の誘電体層１３６は、多結晶薄膜トランジスタのゲート絶縁膜として使われる。
ゲートパターン（図示しない）が除去されて、続いてイオン注入工程を行い、ゲート１４４をマスクにして、パターン化された多結晶層１３４（ソース領域１１６とドレイン領域１１８）に、それぞれソース／ドレイン１４６を、図１２に示すように形成する。薄膜トランジスタ（ＴＦＴ）では、ソース／ドレインの直列抵抗が低くなければならない。したがって、イオン注入工程の後で、ソース／ドレイン１４６のドーパントを活性化するために、活性化工程が必要である。活性化工程は、イオンを格子の正規の位置に移動させるばかりでなく、イオン注入工程で生じた格子欠陥を修復して、多結晶薄膜トランジスタ１４８を完全に形成させる。
多結晶薄膜トランジスタ１４８を完成した後で、誘電体層１５２を堆積させる。誘電体層１５２は、１層の誘電体層でもよいし、複合した誘電体層でもよい。最後に、第２のフォトエッチングプロセス（ＰＥＰ−２）を行い、ソース／ドレイン１４６の上の誘電体層１５２（図示しない他の誘電体層もふくめて）を通して、ソース／ドレイン１４６の達するように、コンタクトホール１５４を形成する。コンタクトホール１５４は、導電体で満たされ、回路設計にしたがって、ソース／ドレイン１４６が、それぞれキャパシターと信号線に電気的に接続される。
図１３は、本発明の第２の好ましい実施例にしたがって形成された多結晶薄膜トランジスタ２４８の３次元概略図である。第２の好ましい実施例と第１の好ましい実施例との違いは、複数のチャンネル領域２２６（図１３では３つである）が、図１３に示された第２の好ましい実施例のなかの第３の領域２２４に含まれていることである。チャンネル領域２２６のそれぞれは、とがった領域２２２に直に隣接している。
アモルファスシリコンパターン２０８がレーザパルスで照射されたとき、チャンネル領域２２６のアモルファスシリコン薄膜は完全に溶融し、とがった領域２２２のアモルファスシリコン薄膜は部分的に溶融する。何故ならば、ソース領域２１６，ドレイン領域２１８，とがった領域２２２、第３の領域２２４，チャンネル領域２２６などは、それぞれ独自の厚みと位置を占めているからである。
このとき、対応するチャンネル領域２２６に直に隣接しているとがった領域２２２に、アモルファスシリコンの種となる溶融しないで残った固体シリコンが、完全に溶融した領域（矢印で示されている）へと横方向へ成長（ＳＬＧ）するための核となる。さらに、第３の高さが第４の高さより低いので、アモルファスシリコンパターン２０８がレーザパルスで照射された後で、チャンネル領域２２６と、とがった領域２２２とで覆われない部分の第３の領域２２４の温度が、チャンネル領域２２６の温度より高い。それ故に、核は、チャンネル領域２２６から、チャンネル領域２２６と、とがった領域２２２とで覆われない部分の第３の領域２２４（矢印で示されている）へと成長し、チャンネル領域２２６に、単結晶粒（図示しない）が結晶化する。ゲート絶縁膜（図示しない）とゲート（図示しない）とが、チャンネル領域２２６に含まれる。
ドーパントがドープされて、ソース領域２１６とドレイン領域２１８とが、それぞれ多結晶薄膜トランジスタ２４８のソース／ドレインとなる。ゲート（図示しない）は、チャンネル領域２２６と直交する線状の構造でもよいし、他の構造でもよい。本発明の第２の好ましい実施例では、全チャンネル幅が、第１の好ましい実施例に比べて３倍になっている。
図１４は、本発明の第３の好ましい実施例にしたがって形成された多結晶薄膜トランジスタ３４８の３次元概略図である。第３の好ましい実施例と第１の好ましい実施例との違いは、図１４に示すように、２つの対称的なとがった領域３２２が第３の好ましい実施例の第３の領域３２４に含まれることである。それ故に、チャンネル領域３２６が、両側のとがった領域３２２に直に隣接している。
アモルファスシリコンパターン３０８がレーザパルスで照射されたとき、チャンネル領域３２６のアモルファスシリコン薄膜は完全に溶融し、とがった領域３２２のアモルファスシリコン薄膜は部分的に溶融する。何故ならば、ソース領域３１６，ドレイン領域３１８，とがった領域３２２、第３の領域３２４，チャンネル領域３２６などは、それぞれ独自の厚みと位置を占めているからである。
このとき、チャンネル領域３２６に直に隣接している、２つのとがった領域３２２に、２つのアモルファスシリコンの種となる溶融しないで残った固体シリコンが、完全に溶融した領域（矢印で示されている）へと横方向へ成長（ＳＬＧ）するための核となる。さらに、第３の高さが第４の高さより低いので、アモルファスシリコンパターン３０８がレーザパルスで照射された後で、チャンネル領域３２６と、とがった領域３２２とで覆われない部分の第３の領域３２４の温度が、チャンネル領域３２６の温度より高い。それ故に、核は、チャンネル領域３２６から、チャンネル領域３２６と、とがった領域３２２とで覆われない部分の第３の領域３２４（矢印で示されている）へと成長し、チャンネル領域３２６に、２つの単結晶粒（図示しない）が結晶化し、チャンネル領域となる。ゲート絶縁膜（図示しない）とゲート（図示しない）とが、チャンネル領域３２６に含まれる。
ドーパントがドープされて、ソース領域３１６とドレイン領域３１８とが、それぞれ多結晶薄膜トランジスタ３４８のソース／ドレインとなる。ゲート（図示しない）は、チャンネル領域３２６と直交するフォーク状の構造でもよいし、他の構造でもよい。本発明の第３の好ましい実施例にしたがって形成された多結晶薄膜トランジスタ３４８は特別な処理や特別な製品に応用される。
本発明による多結晶薄膜トランジスタの製造方法は、最初に、特別な構造をもつアモルファスシリコンパターンを作ることである。とがった領域と、そのとがった領域に直に隣接するチャンネル領域と、第３の領域とが、そのアモルファスシリコンパターンに含まれる。とがった領域と、チャンネル領域と、第３の領域とで、それぞれ厚みの違いによって、レーザ結晶化プロセス後、チャンネル領域に非常に大きな単結晶粒が形成される。
その上、本発明の方法は、様々な手段によって実現できる。例えば、一つのアクティブ領域に複数のチャンネル領域を設けることや、一つのチャンネル領域に二つのゲート構造を作ることや、一つのアクティブ領域に二つのゲート構造をもつ複数のチャンネル領域を設けることなどである。
本発明の方法を製造ラインに適用すると、チャンネル領域の粒界の数をてきめんに減らし、キャリヤーの移動度を改善し、リーク電流を減少させるようにコントロールされる。このようにして、多結晶薄膜トランジスタの電気的特性や、均一性や、信頼性が飛躍的に改善される。本発明の方法を大型パネルや小型のデバイスをもつ製品に応用するとき、レーザ結晶化プロセスの適切な条件を広げるばかりでなく、低温固体結晶化プロセスの限界も克服される。
従来技術での、多結晶薄膜トランジスタの製造方法と比較して、本発明の方法では、最初に、特別な構造をもつアモルファスシリコンパターンを作る。とがった領域と、そのとがった領域に直に隣接するチャンネル領域と、第３の領域とが、そのアモルファスシリコンパターンに含まれる。とがった領域がチャンネル領域より厚く、チャンネル領域が第３の領域より厚いので、同じレーザパルスの照射のもとで、チャンネル領域のアモルファスシリコン薄膜は完全に溶融し、とがった領域のアモルファスシリコン薄膜は部分的に溶融する。それ故に、チャンネル領域に直に隣接するとがった領域のなかの溶融しないで固体のまま残ったアモルファスシリコンの種が、核となって、完全に溶融した領域へ向かって横方向に結晶成長する。
さらに、レーザ結晶化プロセス中に、２次元の熱の広がりがコントロールされ、チャンネル領域に、非常に大きな単結晶粒が生成される。その結果、チャンネル領域の粒界の数をてきめんに減らし、キャリヤーの移動度を改善し、リーク電流を減少させるようにコントロールされる。本発明の方法は、大型パネルや小型のデバイスをもつ製品に実施可能である。また、レーザ結晶化プロセスの適切な条件を広げるばかりでなく、低温固体結晶化プロセスの限界も克服される。
本発明の趣旨と精神に基づいて、デバイスと方法についての多くの変形や置き換えができるのは明らかである。したがって、これらも特許請求の範囲に属するものである。
従来技術による多結晶薄膜トランジスタの製法の概略図である。 従来技術による多結晶薄膜トランジスタの製法の概略図である。 従来技術による多結晶薄膜トランジスタの製法の概略図である。 従来技術による多結晶薄膜トランジスタの製法の概略図である。 多結晶薄膜トランジスタのチャンネル領域に生じた小さな多結晶薄膜粒を説明するための概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第１の好ましい実施例による、多結晶薄膜トランジスタの製造方法を説明する概略図である。 本発明の第２の好ましい実施例によって作られた、多結晶薄膜トランジスタの３次元概略図である。 本発明の第３の好ましい実施例によって作られた、多結晶薄膜トランジスタの３次元概略図である。
符号の説明
１０ 絶縁基板
１２ 多結晶層
１６ ゲート絶縁膜
２４ ゲート
２６ 低温多結晶薄膜トランジスタ
２８ ソース
３２ ドレイン
３４ 誘電体層
３６ コンタクトホール
３８ 多結晶薄膜粒
４２ 結晶粒界
１００ 絶縁基板
１０２ アモルファスシリコン薄膜
１０４ マスク
１０６ フォトレジスト層
１０８、２０８，３０８ アモルファスシリコンパターン
１１６、２１６，３１６ ソース領域
１１８、２１８、３１８ ドレイン領域
１２２、２２２，３２２ とがった領域
１２４、２２４，３２４ 第３の領域
１２６、２２６，３２６ チャンネル領域
１３４ パターン化された多結晶層
１３６ 誘電体層
１３８ 金属層
１４４ ゲート
１４６ ソース／ドレイン
１４８、２４８，３４８ 多結晶薄膜トランジスタ
１５２ 誘電体層
１５４ コンタクトホール

Claims (11)

  1. 基板が提供され、アモルファスシリコンのパターンが基板の上に形成され、アモルファスシリコンのパターンとして、第１の側と、その反対側の第２の側が形成され、
    前記アモルファスシリコンのパターンは前記第１の側から前記第２の側へ伸びるソース領域、前記第２の側から前記第１の側へ伸びるドレイン領域、該ドレイン領域に直に隣接して前記第１の側へ伸びる少なくとも１つの第１のとがった領域、該ソース領域と該ドレイン領域との間にある第３の領域、第３の領域の上で、該ソース領域と該第１のとがった領域との間にある少なくとも１つのチャンネル領域からなるように形成し、
    ソース領域とドレイン領域とは第１の高さと、第１の幅と、第１の長さとをもち、第１のとがった領域は第２の高さと、第２の幅と、第２の長さとをもち、
    第１のとがった領域は第３の領域の上にあり、第２の高さは第１の高さより低く、
    第３の領域は第３の高さと、第３の幅と、第３の長さとをもち、第３の高さは第１の高さより低く、
    チャンネル領域は第３の領域の上で、ソース領域と第１のとがった領域との間にあり、第４の高さと、第４の幅と、第４の長さとをもち、第４の高さは第２の高さより低く、第４の幅は第３の幅より狭く形成し、
    レーザー結晶化プロセスを行って、該チャンネルの領域に直に隣接した該第１のとがった領域のアモルファスシリコンに種を作り、該チャンネルの領域に最初の単結晶シリコン粒として、成長し結晶化させる
    ステップを含むことを特徴とするレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  2. 前記第１の高さを前記第２の高さと前記第３の高さとの和に等しく形成することを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  3. 前記第３の幅と前記第１の幅とを等しく形成することを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  4. 前記ソース領域と前記チャンネル領域との間に第２のとがった領域を形成し、該第２のとがった領域が、第５の高さと第５の幅と第５の長さとをもち、該第５の高さは前記第１の高さより低く形成することを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  5. 前記第１の高さを前記第５の高さと前記第３の高さとの和に等しく形成し、前記第３の高さが前記第４の高さより低く形成することを特徴とする請求項４に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  6. 前記レーザー結晶化プロセスを行って、前記チャンネル領域に直に隣接した前記第２のとがった領域のアモルファスシリコンに種を作り、前記チャンネル領域に第２の単結晶シリコン粒として、成長し結晶化させることを特徴とする請求項４に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  7. 前記レーザー結晶化プロセスでは、レーザパルスで前記アモルファスシリコンのパターンを照射して、前記チャンネル領域のアモルファスシリコンを完全に溶融し、前記第１のとがった領域のアモルファスシリコンを部分的に溶融し、前記チャンネル領域に直に隣接した前記第１のとがった領域に溶融しないで残った固体シリコンが横方向に結晶成長するための核になるようにすることを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  8. 前記第３の高さを前記第４の高さより低くし、前記アモルファスシリコンのパターンがレーザパルスで照射された後、前記第３の領域において、前記チャンネル領域と前記第１のとがった領域とに覆われていない部分の温度が、チャンネル領域の温度より高くなり、核が前記チャンネル領域から、前記チャンネル領域と前記第１のとがった領域とに覆われていない前記第３の領域へ向かって成長するようにすることを特徴とする請求項７に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  9. 前記レーザー結晶化プロセスでは、レーザパルスで前記アモルファスシリコンのパターンを照射して、前記第３の領域において、前記チャンネル領域と前記第１のとがった領域とに覆われていない部分が完全に溶融し、前記ソース領域と前記ドレイン領域のアモルファスシリコンは部分的に溶融し、前記ソース領域と前記ドレイン領域のアモルファスシリコンに複数の種ができ、前記第３の領域において、前記チャンネル領域と前記第１のとがった領域とに覆われていない部分に多結晶粒として結晶成長することを特徴とする請求項８に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  10. 前記レーザー結晶化プロセスで使用されるレーザとして、エキシマレーザ（ＥＬ）、ガスパルスレーザ、固体パルスレーザ、連続波レーザの何れかを含むことを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
  11. 前記第３の領域を前記ソース領域と前記ドレイン領域との間に形成し、前記チャンネル領域と前記第１のとがった領域とを前記第３の領域の上に形成することを特徴とする請求項１に記載のレーザー結晶化プロセスを用いた薄膜トランジスタの製造方法。
JP2004098429A 2003-06-12 2004-03-30 レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法 Expired - Fee Related JP4062702B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092116013A TWI222114B (en) 2003-06-12 2003-06-12 Method of forming a thin film transistor by a laser crystallization process

Publications (2)

Publication Number Publication Date
JP2005005677A JP2005005677A (ja) 2005-01-06
JP4062702B2 true JP4062702B2 (ja) 2008-03-19

Family

ID=33509830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004098429A Expired - Fee Related JP4062702B2 (ja) 2003-06-12 2004-03-30 レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US7014708B2 (ja)
JP (1) JP4062702B2 (ja)
TW (1) TWI222114B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945789B (zh) * 2012-11-22 2015-07-22 京东方科技集团股份有限公司 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法

Also Published As

Publication number Publication date
US7014708B2 (en) 2006-03-21
TW200428498A (en) 2004-12-16
US20040250754A1 (en) 2004-12-16
JP2005005677A (ja) 2005-01-06
TWI222114B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
US7781765B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
KR100492152B1 (ko) 실리콘 결정화방법
KR100487426B1 (ko) 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR101066478B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
US7294538B2 (en) Method of polycrystallization, method of manufacturing polysilicon thin film transistor, and laser irradiation device therefor
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
JP4062702B2 (ja) レーザー結晶化プロセスを用いた薄膜トランジスタの製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2005005381A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100546711B1 (ko) 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
CN1327478C (zh) 一种利用激光结晶工艺制作薄膜晶体管的方法
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100496138B1 (ko) 실리콘 결정화방법
KR100680006B1 (ko) Ｆａｌｃ 공정을 이용한 다결정 실리콘 ｔｆｔ-ｌｃｄ어레이 기판 제조시 채널 영역의 결정화 방법 및 채널 구조
KR20050001517A (ko) 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정
KR20070072199A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees