JPH08288520A - アクティブマトリックス基板の製造方法 - Google Patents

アクティブマトリックス基板の製造方法

Info

Publication number
JPH08288520A
JPH08288520A JP9547395A JP9547395A JPH08288520A JP H08288520 A JPH08288520 A JP H08288520A JP 9547395 A JP9547395 A JP 9547395A JP 9547395 A JP9547395 A JP 9547395A JP H08288520 A JPH08288520 A JP H08288520A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
metal layer
active matrix
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9547395A
Other languages
English (en)
Inventor
Naoki Kato
直樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AG Technology Co Ltd
Original Assignee
AG Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AG Technology Co Ltd filed Critical AG Technology Co Ltd
Priority to JP9547395A priority Critical patent/JPH08288520A/ja
Publication of JPH08288520A publication Critical patent/JPH08288520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【構成】ガラス基板3上にゲート電極とする金属層4、
SiNx 層5、a−Si層6、SiNx 層8を順に形成
し、ビームアニールの方向に対して垂直な方向における
金属層4の幅の中に、ビームスポットの中心を位置せし
めるようにビームアニールを行い、多結晶化Si層8を
形成することを特徴とするアクティブマトリックス基板
の製造方法。 【効果】Si半導体層にダメージを与えずに均質な多結
晶Si層が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリック
ス基板の製造方法に関する。
【0002】
【従来の技術】近年、CRTに代わる表示装置としてフ
ラットパネルディスプレイへの要求が高まっており、そ
のなかでもっとも有力視されるのが液晶表示素子(LC
D)である。最近では、カラー化と高速化の要求に対応
して、薄膜トランジスタ(TFT)などを利用したアク
ティブマトリックス型のLCDが実用化されている。
【0003】TFTには半導体層として一般にアモルフ
ァスシリコン(非晶質シリコン、以後、a−Siと呼
ぶ)が用いられている。しかし、a−Siの代わりに多
結晶Siを用いると、移動度が高いためにTFTの小型
化や高速動作、そして大画面・高密度表示の液晶表示装
置が可能となる。また、駆動回路を画素表示用のTFT
と一緒に同一の基板上に同時に形成することが可能とな
る。
【0004】LCDにおいて大画面化を図ることと、よ
り生産性の高い、高性能の製品を得るためには、多結晶
Siを通常のLCD用ガラス基板上に形成することが望
まれる。そのため、600℃以下の低温プロセスが必要
となる。これを達成するには、ビームアニール法が有望
である。
【0005】ビームアニールによる多結晶Si形成方法
には、まず基板全面または多結晶Siの必要な領域の全
体を隙間なくビームアニールする第1の方法がある。さ
らに、ビームアニールの必要ない部分をとばして間欠的
にビームアニールする第2の方法がある。前者は、エキ
シマレーザのような、パルス発振でレーザ照射面積の大
きいものが多く用いられている。後者にはアルゴンイオ
ンレーザのような連続発振レーザが用いられる。高速処
理が必要でスループットを向上させるためには後者が用
いられる。
【0006】高速ビームアニール法(ハイスピードビー
ムアニール法、以下HSBAと呼ぶ)について説明す
る。これは、上記の第2のビームアニール法の一つであ
り、その大きな特徴はまず高速でビームスポットを走査
することである。例えば、ビームスポット径がほぼ10
0μm程度の場合、レーザ出力を7〜25W程度とし、
走査線速度を10〜20m/sの範囲で行う。
【0007】そして、このHSBAを用いた多結晶Si
TFTの形成方法に関する特開平4−226039、特
開平4−226040公報を従来例としてあげる。この
HSBAによれば、450℃以下のプロセス温度でa−
Siを多結晶化することが可能となる。また、本出願人
による特願平6−228429では、HSBAにおい
て、アモルファス半導体層の下に金属層が配置された状
態でビームアニールが可能であることを示した。また、
多結晶半導体の良好な特性を得るために、ビームスポッ
トの大きさ、レーザ出力、走査線速度などの最適条件を
詳細に示した。
【0008】このHSBAではTFTの多結晶半導体能
動層となるSiアイランドを形成するのに必要な部分だ
けをビームアニールする。それ以外の、配線や画素電極
のみが設けられる部分はビームアニールを行わないよう
にする。例えば、走査型のビームアニール装置を用い
て、多結晶Siを備えた画素表示用のTFTを基板上に
形成する場合には、画面を構成するマトリックスの行の
数と同じ回数だけレーザビームを走査して照射すればよ
い。
【0009】コプレーナ型のトランジスタを形成する場
合、ゲート電極はa−Si層よりも上に通常形成される
ため、多結晶化されるべきa−Si層の下には金属のパ
ターンが存在しない。これに対して、逆スタガ型のトラ
ンジスタを形成する場合、a−Si層の下にはパターニ
ングされたゲート電極が常に存在している。このゲート
電極は一般に金属で構成される。
【0010】また、TFTが形成される位置に点状に配
置された金属層の上部を連続的にビームアニールするこ
とが従来から行われていた。図5に模式的に示す。ゲー
トラインとなる金属層4からゲート電極とされる分枝が
設けられている。その分枝の上部を金属層4に略平行に
ビームアニールしていた。その後、多結晶SiTFT1
0が形成される。この従来例では、金属層4の存在によ
る半導体層の劣化、もしくは多結晶半導体層の欠点は特
に見られなかった。
【0011】通常HSBAにおいて、a−Si層の多結
晶化は溶融せずに固相状態のままで極めて短い時間内に
完了する。しかし、a−Si層を多結晶化するのに適し
たレーザのパワーは、a−Si層の下に金属層がある場
合とない場合とで異なる。金属層がある場合、熱伝導率
の高い金属層への熱拡散があるため、金属層がない場合
に比べて高いレーザ出力が必要になる。
【0012】しかし、下に金属層のないa−Si層に対
して、金属層がある場合、一定の厚み以上の場合には下
部に金属層がある部位に適した高いレーザ出力のままビ
ームアニールを行うと、a−Si層が飛散してしまった
り、あるいは焦げてしまうなどの問題が起こっていた。
Crではおよそ250nm以上で欠陥が起きる。逆に、
200nm程度の厚みならば金属層が薄く問題が起きる
ことはなかった。なお、TFTの構造要素としてa−S
i層を形成するには厚みとしては30nm以上が望ま
れ、金属層での反射の影響がほとんど見られない状態を
考察している。
【0013】
【発明が解決しようとする課題】このように、逆スタガ
型のTFTや、半導体層から見てガラス基板側に遮光膜
を持つコプレーナ型TFTを製造する場合に幾つかの問
題点があった。つまり、Si層の下に連続的に金属層が
ある領域とない領域とが混在する基板をビームアニール
する場合、均一に多結晶化を行うのが非常に困難であっ
た。たとえ金属層がない領域にはTFT形成を行わない
としても、Siの飛散によってできた段差で配線の断線
などの欠陥が生ずることがあった。
【0014】また、金属層が厚くなるほど相対的に高い
レーザ出力が必要になり、金属層がない領域との差が大
きくなるため、金属層を厚くすることがなかなかできな
かった。例えば、Crの場合、厚みが200nmまでは
どうにかビームアニールが可能であるが、250nm以
上では均一なビームアニールが困難になっていた。ま
た、他の金属、アルミニウムやタンタルでもほぼ同様の
傾向を示していた。
【0015】言い換えれば、走査型のビームアニール装
置を用いて、直線状にパターニングされた金属層上に形
成されたアモルファス半導体層をビームアニールし、多
結晶半導体TFTを製造する場合の安定性を得ようとす
る。また、遮光性が十分に確保された高性能の多結晶T
FTを得ようとする。本発明はこのような欠点を解消し
ようとする。
【0016】
【課題を解決するための手段】本発明は前項における問
題点を解決すべくなされたものであり、ガラス基板上に
アモルファス半導体層を形成し、ビームスポットをアモ
ルファス半導体層に照射し、ビームアニールによってア
モルファス半導体層の少なくとも一部を多結晶半導体層
に形成し、該多結晶半導体層の少なくとも一部をTFT
の構成要素とするアクティブマトリックス基板の製造方
法において、ガラス基板とアモルファス半導体層との間
に直線パターン状の金属層を設け、ビームアニールの際
に、アモルファス半導体層の上に照射するビームスポッ
トの略中心を金属層の上面に位置するように行うことを
特徴とするアクティブマトリックス基板の製造方法を提
供する。これを本発明の第1の発明と呼ぶ。
【0017】また、第1の発明において、TFTが逆ス
タガ型TFTであることを特徴とするアクティブマトリ
ックス基板の製造方法を提供する。これを本発明の第2
の発明と呼ぶ。
【0018】また、第1の発明において、TFTがコプ
レーナ型TFTであって、多結晶半導体層とガラス基板
との間に金属層を有することを特徴とするアクティブマ
トリックス基板の製造方法を提供する。これを本発明の
第3の発明と呼ぶ。
【0019】また、第1〜第3の発明のいずれかのアク
ティブマトリックス基板の製造方法において、ビームア
ニールの際に、ガラス基板上の特定の部分にビームスポ
ットが照射しないように遮蔽することを特徴とするアク
ティブマトリックス基板の製造方法を提供する。これを
本発明の第4の発明と呼ぶ。
【0020】また、第1〜第4の発明のいずれかのアク
ティブマトリックス基板の製造方法において、ビームア
ニールを行う走査方向に対して垂直な方向における金属
層の線幅を10μm以上とすることを特徴とするアクテ
ィブマトリックス基板の製造方法を提供する。これを本
発明の第5の発明と呼ぶ。
【0021】また、第1〜第5の発明のいずれかのアク
ティブマトリックス基板の製造方法において、ビームア
ニールの際、ピーク光強度の60%以上の光強度を有す
るビームスポットの大きさをS60とし、ビームアニール
を行う走査方向に対して垂直な方向におけるS60の長さ
を40〜80μmとすることを特徴とするアクティブマ
トリックス基板の製造方法を提供する。これを本発明の
第6の発明と呼ぶ。
【0022】また、ガラス基板上にアモルファス半導体
層を形成し、ビームスポットをアモルファス半導体層に
照射し、ビームアニールによってアモルファス半導体層
の少なくとも一部を多結晶半導体層に形成し、該多結晶
半導体層の少なくとも一部をTFTの構成要素とするア
クティブマトリックス基板の製造方法において、ガラス
基板とアモルファス半導体層との間に直線パターン状の
金属層を設け、ビームアニールの際に、アモルファス半
導体層の下に金属層のない領域での第1の走査線速度
を、アモルファス半導体層の下に金属層のある領域にお
ける第2の線走査速度より大きくすることを特徴とする
アクティブマトリックス基板の製造方法を提供する。こ
れを本発明の第7の発明と呼ぶ。
【0023】また、第7の発明において、第1の走査線
速度を第2の走査線速度の1.2倍以上とすることを特
徴とするアクティブマトリックス基板の製造方法を提供
する。
【0024】本発明においては、ガラス基板上に金属層
を形成してパターニングし、次に必要に応じて絶縁体薄
膜を形成し、さらにアモルファス半導体薄膜を形成す
る。金属層は略直線パターン状に形成されることが多
い。ここで略直線パターン状とは、一部に曲部が存在し
てもよいし、ジグザグ状のパターンをも含むものとす
る。通常は、ほぼ一直線にパターン形成されることが多
い。
【0025】そして、アモルファス半導体薄膜の少なく
とも一部、言い換えれば多結晶TFTがその後形成され
る部位を略直線状にビームアニールし、ストライプ状に
多結晶化し、その後1回以上の薄膜成膜とパターニング
を行って多結晶TFTを形成する。この多結晶TFTを
備えたアクティブマトリックス基板の製造方法における
新たな改良技術について開示する。
【0026】上述したように、ビームアニールの際、ビ
ームアニールによって得られた多結晶半導体のストライ
プの中心部が必ず金属層の上に位置するようにする。よ
り、好ましい態様としては、多結晶のストライプは金属
層の全てを覆うように設定する。以下に、本発明を具体
的に説明する。
【0027】
【実施例】
(実施例1)図2の断面図を参照して説明する。逆スタ
ガ型TFTのアクティブマトリックス基板を作製する。
最初に、ガラス基板3上にスパッタ法によりCr膜を3
00nm成膜し、最終的にはゲート電極となる金属層4
をパターン形成した。直線パターンの形状を有し、その
線幅は16μmとした。これがおよそゲート電極のゲー
ト長となる。この上にプラズマCVDによって窒化シリ
コン(SiNx )層5を300nm、a−Si層6を1
00nm、SiNx 層8を50nm形成した。この基板
を、450℃で1時間アニールした。
【0028】次にHSBAを用いてa−Si層6の多結
晶化を行った。アルゴンイオンレーザを光源として備え
たビームアニール装置を用いた。Crの配線パターンで
ある金属層4の長手方向、つまり図1に示すビームアニ
ール走査方向Lに沿って基板上を直線状に走査した。
【0029】ビームスポットは、レーザビームのピーク
光強度の60%以上の光強度を有する範囲で定義するビ
ームスポットの大きさ(通常は円形形状または楕円形状
であり、本実施例では楕円形状を採用した。以後、S60
と呼ぶ。)が、走査方向に50μm(短径)、走査方向
の垂直方向に70μm(長径)と設定したレーザビーム
を用いた。レーザ出力は10W、走査線速度は12m/
sとした。
【0030】この条件は金属層(本実施例ではCr膜)
の上に配置されたa−Si層を多結晶化するのに適した
条件である。多結晶化されたSiのストライプの幅2は
約50μmとなった。ちなみに、上記のS60と走査速度
であって、a−Si層の下に金属層がない場合での適切
なレーザ出力は約8Wであった。レーザ出力を10Wと
してビームアニールを行うと、a−Si層または多結晶
化Si層に焦げつきや飛散が発生した。S60の長さを4
0〜80μmとすると、ストライプの幅2としては所望
の35〜50μmがおよそ得られる。
【0031】ビームアニールの走査は、ビームアニール
によって得られた多結晶Siの層(これを、以後ストラ
イプと略する)の中心が配線パターンの上に位置するよ
うに行った。配線パターンとストライプとの平面方向に
おける位置関係は図1に示す。この図1においては、ス
トライプの幅2は配線パターンの幅1を完全に覆ってい
る。ストライプ以外のa−Si層6の部分はビームアニ
ールされずにそのまま残っている。図1中の切断線kに
対応する部位の、その後の製造工程の中間状態における
一部断面図を図2に示す。
【0032】また、ビームアニールを行うとき、LCD
の画面の外にあたる部分(図3の領域B)には金属マス
クを設けて領域Bを遮蔽した。本実施例において、エネ
ルギーの高いレーザビームの中心部は常に金属層の上を
通るため、過度のアニールによってSi(a−Si層6
および/または多結晶化されたストライプ)が焦げたり
飛散したりすることがなかった。このようにしてa−S
iのうち必要な部分を均一にかつ良好な直線状パターン
で多結晶化が達成できた。
【0033】この基板からSiNx 層を除去した後、ス
トライプをパターニングし、所望の多結晶Si層を得
た。主に、TFTの半導体能動層として用いる。この上
にプラズマCVDでn+ a−Siを50nm成膜した。
この上にスパッタによりCrを300nm成膜し、これ
をパターニングしてソース・ドレイン配線を形成した。
さらにこの配線をマスクとして、n+ a−Siをエッチ
ングした。
【0034】次に、スパッタで画素電極となるITO
(In23 −SnO2 )膜を100nm成膜しパター
ニングした。最後に、保護膜としてSiNx 層をCVD
によって400nm成膜し、パターニングを行った。以
上のようにして、液晶ディスプレイ用のTFTアクティ
ブマトリックス基板を形成した。
【0035】(実施例2)画素が配置された基板上に行
側駆動回路を合わせて集積したTFTアクティブマトリ
ックス基板を作製した。本実施例ではコプレーナ型TF
Tを用いた。
【0036】最初に、ガラス基板上にスパッタによりC
rを300nm成膜した。これをパターニングして遮光
膜を形成した。この遮光膜は製造したアクティブマトリ
ックス基板を表示用のLCDとして用いる場合、例え
ば、バックライトの光がTFTのSi層(特に、チャネ
ル部)に照射されないように機能する。ただし、遮光膜
を形成するのは画素を駆動するTFTだけで、行側駆動
回路を構成するTFTの部位には遮光膜を形成しなかっ
た。さらに、遮光膜の上にプラズマCVDによってSi
x 層を800nm、a−Si層を100nm、SiN
x 層を50nm形成した。
【0037】次に、HSBAを用いてa−Si層の多結
晶化を行った。実施例1と同様のビームアニール装置
で、Cr膜をパターニングして形成されたゲート電極と
なる配線パターンに沿って基板上を直線状に走査した。
60、およびレーザ出力も実施例1と同様とした。走査
線速度は、LCDの画面にあたる部分(図3の領域A)
では12m/s、LCDの画面の外側の行側駆動回路を
形成する部分(図3の領域B)では15m/sとした。
【0038】上記のレーザ出力で金属層(本実施例にお
いてもCr膜である)の上のa−Siを多結晶化するの
に適した走査線速度は12m/sであって、領域Aはこ
の速度でビームアニールを行った。走査は、ビームアニ
ールによって多結晶化されるストライプの中心がCrの
遮光膜配線の上に位置するように行った。
【0039】金属層が設けてない部分のSiを12m/
sでビームアニールすると、Siは焦げたり飛散したり
する。しかし、本実施例では、Crの遮光膜の膜のない
ところ(領域B)での走査線速度を15m/sとして、
領域Aでの速度より3m/sだけ高く設定した。そのた
め、Siは焦げたり飛散したりすることなく多結晶化が
行われた。そして、ストライプの太さは領域Aでは約5
0μm、領域Bでは約40μmとなった。
【0040】ただし、厳密には12m/sから15m/
sに突然に速度変化することは困難である。したがっ
て、他の条件との関係を考慮して速度を移行する区間を
設けた。この移行区間はa−Siの下に金属層が配置さ
れた領域の上に設ける。図4は、図3の領域Aと領域B
の境界を拡大したもので、領域Aでは12m/s、領域
Bでは15m/sで走査し、その間の領域Cで速度を変
化させるようにした。言い換えれば、ビームアニールす
る際、その下方に位置する金属層の端部領域で速度調節
を行った。
【0041】図4の領域CにTFTは形成されない。な
ぜなら領域Cは、金属層の上であるにもかかわらず、ビ
ームアニールの走査線速度が適切な速度(12m/s)
より速くなっているので、十分な多結晶化が行われない
可能性があるからである。このようにしてa−Siのう
ち必要な部分を均一に多結晶化することができた。
【0042】この基板からSiNx 層を除去した後、S
iをパターニングした。この上にゲート絶縁膜となるS
iO2 膜をプラズマCVDで120nm成膜した。次に
スパッタによりCrを300nm成膜し、これをパター
ニングしてゲート電極となる配線を形成した。さらにこ
の配線をマスクとして、SiO2 膜のエッチングを行っ
た。
【0043】この基板に、ホウ素イオンを注入したあ
と、レジストで必要な部分をマスクして、リンイオンを
注入した。二種類のイオンを注入するのは、nチャネル
とpチャネルの両極性のTFTを形成し、CMOS回路
で行側駆動回路を構成するためである。
【0044】次に、ゲート電極の配線とソース・ドレイ
ン電極の配線とを絶縁するために、プラズマCVDでS
iNx 層を300nm成膜した。この上に画素電極とな
るITO膜をスパッタで50nm成膜し、パターニング
した。そしてソース・ドレイン電極配線とSiとのコン
タクトをとるために、SiNx 層のパターニングを行っ
た。
【0045】そして、スパッタでCrを300nm成膜
し、パターニングしてソース・ドレイン電極配線を形成
した。最後に、保護膜としてSiNx 層をCVDで40
0nm成膜しパターニングした。
【0046】以上のようにして、画素駆動用TFTと行
駆動回路とを一緒に集積化したアクティブマトリックス
基板を得た。画素駆動用TFT(領域Aの中、図3の符
号9の中の空間に形成されるTFT)には、Crの遮光
膜がついているので、コプレーナ型TFTでありながら
バックライトをあててもリーク電流は非常に小さく抑え
ることができた。得られたLCDは均一な画像表示が得
られ、低電圧で高速の動画表示を行うことができた。
【0047】
【発明の効果】本発明によれば、パターニングされた金
属層上に形成されたアモルファス半導体をビームアニー
ルして多結晶半導体TFTを製造する場合でも、半導体
層が焦げたり飛散したりすることなく、均一に多結晶化
を行うことができる。
【0048】本発明によって、300nm以上の厚みの
金属層をTFTの下部構造として設けることができるよ
うになった。したがって、金属層を厚く設けることがで
きるので、高い遮光効果を得ることができる。ひいて
は、光学的性能がきわめて均一な高性能の液晶ディスプ
レイを形成できる。
【0049】また、本発明においては、HSBAによっ
て形成した多結晶半導体TFTの長期的な信頼性がより
向上する。さらに、歩留が改善され高い生産性が得られ
るようになった。
【図面の簡単な説明】
【図1】本発明の実施例の一部平面図。
【図2】本発明の実施例の一部断面図。
【図3】本発明のアクティブマトリックス基板の全体
図。
【図4】図3の領域Aと領域Bの境界近傍の拡大図。
【図5】従来例の一部平面図。
【符号の説明】
1:金属層の幅 2:ストライプの幅 3:ガラス基板 4:金属層(配線パターン) 5:SiNx 層 6:a−Si層 7:多結晶化Si層(ストライプ) 8:SiNx 層 9:画面領域 L:ビームアニールの方向
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】ガラス基板上にアモルファス半導体層を形
    成し、ビームスポットをアモルファス半導体層に照射
    し、ビームアニールによってアモルファス半導体層の少
    なくとも一部を多結晶半導体層に形成し、該多結晶半導
    体層の少なくとも一部をTFTの構成要素とするアクテ
    ィブマトリックス基板の製造方法において、ガラス基板
    とアモルファス半導体層との間に直線パターン状の金属
    層を設け、ビームアニールの際に、アモルファス半導体
    層の上に照射するビームスポットの略中心を金属層の上
    面に位置するように行うことを特徴とするアクティブマ
    トリックス基板の製造方法。
  2. 【請求項2】TFTが逆スタガ型TFTであることを特
    徴とする請求項1のアクティブマトリックス基板の製造
    方法。
  3. 【請求項3】TFTがコプレーナ型TFTであって、多
    結晶半導体層とガラス基板との間に金属層を有すること
    を特徴とする請求項1のアクティブマトリックス基板の
    製造方法。
  4. 【請求項4】ビームアニールの際に、ガラス基板上の特
    定の部分にビームスポットが照射しないように遮蔽する
    ことを特徴とする請求項1〜3のいずれか1項のアクテ
    ィブマトリックス基板の製造方法。
  5. 【請求項5】ビームアニールを行う走査方向に対して垂
    直な方向における金属層の線幅を10μm以上とするこ
    とを特徴とする請求項1〜4のいずれか1項のアクティ
    ブマトリックス基板の製造方法。
  6. 【請求項6】ビームアニールの際、ピーク光強度の60
    %以上の光強度を有するビームスポットの大きさをS60
    とし、ビームアニールを行う走査方向に対して垂直な方
    向におけるS60の長さを40〜80μmとすることを特
    徴とする請求項1〜5のいずれか1項のアクティブマト
    リックス基板の製造方法。
  7. 【請求項7】ガラス基板上にアモルファス半導体層を形
    成し、ビームスポットをアモルファス半導体層に照射
    し、ビームアニールによってアモルファス半導体層の少
    なくとも一部を多結晶半導体層に形成し、該多結晶半導
    体層の少なくとも一部をTFTの構成要素とするアクテ
    ィブマトリックス基板の製造方法において、ガラス基板
    とアモルファス半導体層との間に直線パターン状の金属
    層を設け、ビームアニールの際に、アモルファス半導体
    層の下に金属層のない領域での第1の走査線速度を、ア
    モルファス半導体層の下に金属層のある領域における第
    2の線走査速度より大きくすることを特徴とするアクテ
    ィブマトリックス基板の製造方法。
  8. 【請求項8】第1の走査線速度を第2の走査線速度の
    1.2倍以上とすることを特徴とする請求項7のアクテ
    ィブマトリックス基板の製造方法。
JP9547395A 1995-04-20 1995-04-20 アクティブマトリックス基板の製造方法 Pending JPH08288520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9547395A JPH08288520A (ja) 1995-04-20 1995-04-20 アクティブマトリックス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9547395A JPH08288520A (ja) 1995-04-20 1995-04-20 アクティブマトリックス基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08288520A true JPH08288520A (ja) 1996-11-01

Family

ID=14138613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9547395A Pending JPH08288520A (ja) 1995-04-20 1995-04-20 アクティブマトリックス基板の製造方法

Country Status (1)

Country Link
JP (1) JPH08288520A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2005217214A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd 半導体薄膜の製造方法及び画像表示装置
WO2021039920A1 (ja) * 2019-08-29 2021-03-04 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2005217214A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd 半導体薄膜の製造方法及び画像表示装置
WO2021039920A1 (ja) * 2019-08-29 2021-03-04 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Similar Documents

Publication Publication Date Title
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR100396966B1 (ko) 박막트랜지스터장치의제조방법
KR100745031B1 (ko) 탑 게이트 박막 트랜지스터와 그 제조 방법
JP2004151546A (ja) アクティブマトリクス基板および表示装置
JPH07118443B2 (ja) 半導体装置の製法
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP2001127302A (ja) 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP2001166326A (ja) 液晶表示装置およびtftパネル
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
US20050130357A1 (en) Method for manufacturing a thin film transistor using poly silicon
JPH09172181A (ja) 薄膜半導体装置の製造方法
JPH0362971A (ja) 薄膜トランジスタ
JPH08288520A (ja) アクティブマトリックス基板の製造方法
JP2003257989A (ja) 半導体装置の作製方法
KR100510438B1 (ko) 비정질 실리콘의 결정화방법
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JP2871262B2 (ja) 薄膜トランジスタの製造方法
JP3478806B2 (ja) 薄膜トランジスタの作製方法
JPH09172186A (ja) 薄膜トランジスタの製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JPH0418524A (ja) アクティブマトリクス液晶表示パネルの製作法
JP3535459B2 (ja) 薄膜トランジスタの作製方法
KR100955380B1 (ko) 폴리실리콘 액정표시소자 제조방법
JPH09237767A (ja) 半導体装置の製造方法