JPS6016462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6016462A JPS6016462A JP12418383A JP12418383A JPS6016462A JP S6016462 A JPS6016462 A JP S6016462A JP 12418383 A JP12418383 A JP 12418383A JP 12418383 A JP12418383 A JP 12418383A JP S6016462 A JPS6016462 A JP S6016462A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- gate
- ito
- short time
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005245 sintering Methods 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000007774 longterm Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は、透明電導性配線層を有する、麟ルｉ半導体装
置の製造方法に関する。
置の製造方法に関する。
従来、ｔＪＷＩｉ←ニトランジスタ（ＴＰＴ）からなる
半導体装置の製造において、Ｈ２シンタリング工程は、
透明電導性膜（例えば、工Ｔ○）形成後に行なっていた
。しかしながら４００℃以上の長時間熱処理では、工Ｔ
’Ｏの抵抗が増大する。また４００℃以下の低温熱処理
では、ゲート界面のダングリング−ボンドの安定化がで
きず、移動電子または正孔のモビリティが／Ｊ＼さくな
るという欠点があった。
半導体装置の製造において、Ｈ２シンタリング工程は、
透明電導性膜（例えば、工Ｔ○）形成後に行なっていた
。しかしながら４００℃以上の長時間熱処理では、工Ｔ
’Ｏの抵抗が増大する。また４００℃以下の低温熱処理
では、ゲート界面のダングリング−ボンドの安定化がで
きず、移動電子または正孔のモビリティが／Ｊ＼さくな
るという欠点があった。
本発明はかかる従来の欠点を取フ除き、工Ｔ。
の抵抗が増大せず、しかも安定したゲート界面を持つＴ
ＰＴの製造方法を提供することを目的にする。
ＰＴの製造方法を提供することを目的にする。
以下実施例を用いて説明する。
表１は従来のＴＦ’Ｔ製造工程のフロー・チャートであ
シ、表２は本発明によるＴＰＴ製造工程のフロー・チャ
ートである。第１図には、工Ｔｏ形成前のＴＰＴの断面
構造を示し、第２図には工ＴＯ形成後のＴＰＴ断面構造
を示す。
シ、表２は本発明によるＴＰＴ製造工程のフロー・チャ
ートである。第１図には、工Ｔｏ形成前のＴＰＴの断面
構造を示し、第２図には工ＴＯ形成後のＴＰＴ断面構造
を示す。
従来のＴＰＴ製造においては、表１に示すごとく絶縁基
板上ｌに、多結晶シリコン層２を形成、ゲート酸化膜４
．ゲート電極５．ソースドレイン３及び層間絶縁膜６を
形成、工ＴＯ酸線層７を形成後（泥２図におけるＴＰＴ
の状態において）Ｈ２シンター熱処理を行なっている。
板上ｌに、多結晶シリコン層２を形成、ゲート酸化膜４
．ゲート電極５．ソースドレイン３及び層間絶縁膜６を
形成、工ＴＯ酸線層７を形成後（泥２図におけるＴＰＴ
の状態において）Ｈ２シンター熱処理を行なっている。
ＴＰＴにおいて、ゲート電極とゲート酸化膜４の界面に
おける８％やダングリング・ボンドの安定化のために高
温長時間（例えば４８０℃６０分〕のＮ２熱処理が必要
である。一方、ｘ ’ｒ ｕ記録層は４００℃以上の高
温で長時間処理すると抵抗が増加する。従って、従来の
製造工程フローでは、ゲート電極とゲート酸化Ｍの界面
が安定でかつ低抵抗ＩＴＯ配綜配線つＴＦＴからなる半
導体装置の製造が不可能である。
おける８％やダングリング・ボンドの安定化のために高
温長時間（例えば４８０℃６０分〕のＮ２熱処理が必要
である。一方、ｘ ’ｒ ｕ記録層は４００℃以上の高
温で長時間処理すると抵抗が増加する。従って、従来の
製造工程フローでは、ゲート電極とゲート酸化Ｍの界面
が安定でかつ低抵抗ＩＴＯ配綜配線つＴＦＴからなる半
導体装置の製造が不可能である。
一方、本発明によれば、高温長時間Ｎ２熱処理をｌＴＯ
層形成以前に行ない、ゲート膜とゲート電極の界面の安
定化を計り、ｌＴｏ層形成後、Ｎ２またはＮ２または真
空中で、低温熱処理または短時間熱処理を行ない、工Ｔ
Ｏと多結晶シリコン・ソース・ドレイン書ゲートとのオ
ーミックφコンタクトを形成する。表２は、本発明によ
るＴＦ’Ｔ製造工程のフロー・チャートである。絶縁基
板１上に、多結晶シリコン層２を形成、ゲート酸化膜４
、ゲート電極５．ソース・ドレイン３及び層間絶縁膜６
を形成後、（ｍ１図におけるＴＰＴの状態で）拡散炉を
用い高温長時間Ｎ２熱処理（例えば４８０℃６０分）を
行ない、次に、ｌＴｏ層７を形成後（第２図におけるＴ
ＰＴの状態で）、拡散炉、ランプ・グラファイト・セー
タなどを用いて低温短時間（例えば４００℃１分）の熱
処理を行う。
層形成以前に行ない、ゲート膜とゲート電極の界面の安
定化を計り、ｌＴｏ層形成後、Ｎ２またはＮ２または真
空中で、低温熱処理または短時間熱処理を行ない、工Ｔ
Ｏと多結晶シリコン・ソース・ドレイン書ゲートとのオ
ーミックφコンタクトを形成する。表２は、本発明によ
るＴＦ’Ｔ製造工程のフロー・チャートである。絶縁基
板１上に、多結晶シリコン層２を形成、ゲート酸化膜４
、ゲート電極５．ソース・ドレイン３及び層間絶縁膜６
を形成後、（ｍ１図におけるＴＰＴの状態で）拡散炉を
用い高温長時間Ｎ２熱処理（例えば４８０℃６０分）を
行ない、次に、ｌＴｏ層７を形成後（第２図におけるＴ
ＰＴの状態で）、拡散炉、ランプ・グラファイト・セー
タなどを用いて低温短時間（例えば４００℃１分）の熱
処理を行う。
本発明の製造方法によれば、ＩＴｏ層は、高温で長時間
熱処理を受けないので低抵抗を保つ。また、工ＴＯと多
結晶シリコンのソース１ドレイン−ゲートとのコンタク
ト抵抗は、短時間熱処理のほうがばらつきが小さく、良
好なオーミック特性を示す。さらに、ゲート電極とゲー
トＪｌ！Ｓ−界ｍｊのＥ３♂やダングリング・ボンドは
、Ｎ２雰囲気中の高温短時間熱処理（表２１Ｖ）によｐ
安定化するため、ＭＯＳ、ＦＥＴにおける伝水′１ｂ、
子寸たは正孔の移動度が大きく、品速度動作が可能であ
る。
熱処理を受けないので低抵抗を保つ。また、工ＴＯと多
結晶シリコンのソース１ドレイン−ゲートとのコンタク
ト抵抗は、短時間熱処理のほうがばらつきが小さく、良
好なオーミック特性を示す。さらに、ゲート電極とゲー
トＪｌ！Ｓ−界ｍｊのＥ３♂やダングリング・ボンドは
、Ｎ２雰囲気中の高温短時間熱処理（表２１Ｖ）によｐ
安定化するため、ＭＯＳ、ＦＥＴにおける伝水′１ｂ、
子寸たは正孔の移動度が大きく、品速度動作が可能であ
る。
以上説明したように、本発明は、透明ｄ１霜；件川！ｉ
が低抵抗で、かつ、ゲート知゛５極とゲート１眩化ルー
１の界面が安定し、高速動作可能なＴ Ｆ’ Ｔからな
る半渚体装置の製造方法を提供する。
が低抵抗で、かつ、ゲート知゛５極とゲート１眩化ルー
１の界面が安定し、高速動作可能なＴ Ｆ’ Ｔからな
る半渚体装置の製造方法を提供する。
表 １
従来のＴＦＴＷ造工程フロー・チャート表 ２
本発明によるＴ’ｌｌ’Ｔ製造工程フロー・チャート
第１図： ＩＴＯ形成前のＴ Ｉｔ’ Ｔ断面図第２図
：工Ｔｏ形成後のＴ Ｂ’ Ｔ断面図１・・透明絶縁基
板 ２・・多結晶シリコン３・・ソース・ドレイン領域 ４・ ・ゲート膜 ５・・多結晶シリコン会ゲート′屯徐 ７命・工Ｔｏ配線 以 上
：工Ｔｏ形成後のＴ Ｂ’ Ｔ断面図１・・透明絶縁基
板 ２・・多結晶シリコン３・・ソース・ドレイン領域 ４・ ・ゲート膜 ５・・多結晶シリコン会ゲート′屯徐 ７命・工Ｔｏ配線 以 上
Claims (1)
- 透明電導性配線層を有する、透明絶縁基板上に形成され
る＃脱トヲンジスタの製造において、透明ｔＵ巾配線層
の形成以前に長時間高温水素熱処理（４００℃以上ｌＯ
分以上）を行ない、透明電導性配線層形成後に低温また
は短時間Ｎ２またはＨ２熱処理シンタリングを行なうこ
とを特長とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12418383A JPS6016462A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12418383A JPS6016462A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016462A true JPS6016462A (ja) | 1985-01-28 |
Family
ID=14879030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12418383A Pending JPS6016462A (ja) | 1983-07-08 | 1983-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016462A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279644A (ja) * | 1986-05-28 | 1987-12-04 | Sony Corp | 半導体装置の製造方法 |
| US4859617A (en) * | 1987-06-09 | 1989-08-22 | Oki Electric Industry Co., Ltd. | Thin-film transistor fabrication process |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| US5677240A (en) * | 1992-07-21 | 1997-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| WO1998029902A1 (en) * | 1996-12-27 | 1998-07-09 | Radiant Technologies, Inc. | Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
| US6608353B2 (en) | 1992-12-09 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having pixel electrode connected to a laminate structure |
-
1983
- 1983-07-08 JP JP12418383A patent/JPS6016462A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279644A (ja) * | 1986-05-28 | 1987-12-04 | Sony Corp | 半導体装置の製造方法 |
| US4859617A (en) * | 1987-06-09 | 1989-08-22 | Oki Electric Industry Co., Ltd. | Thin-film transistor fabrication process |
| US5534445A (en) * | 1991-01-30 | 1996-07-09 | Minnesota Mining And Manufacturing Company | Method of fabricating a polysilicon thin film transistor |
| US5942756A (en) * | 1992-02-20 | 1999-08-24 | Imation Corp. | Radiation detector and fabrication method |
| US6262421B1 (en) | 1992-02-20 | 2001-07-17 | Imation Corp. | Solid state radiation detector for x-ray imaging |
| US5525527A (en) * | 1992-02-20 | 1996-06-11 | Minnesota Mining And Manufacturing Company | Process for producing a solid state radiation detector |
| US5254480A (en) * | 1992-02-20 | 1993-10-19 | Minnesota Mining And Manufacturing Company | Process for producing a large area solid state radiation detector |
| US5818053A (en) * | 1992-02-20 | 1998-10-06 | Imation Corp. | Multi-module solid state radiation detector with continuous photoconductor layer and fabrication method |
| US5677240A (en) * | 1992-07-21 | 1997-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| US6608353B2 (en) | 1992-12-09 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having pixel electrode connected to a laminate structure |
| US7045399B2 (en) | 1992-12-09 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7061016B2 (en) | 1992-12-09 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7105898B2 (en) | 1992-12-09 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7547916B2 (en) | 1992-12-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7897972B2 (en) | 1992-12-09 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US8294152B2 (en) | 1992-12-09 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit including pixel electrode comprising conductive film |
| WO1998029902A1 (en) * | 1996-12-27 | 1998-07-09 | Radiant Technologies, Inc. | Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000225B1 (ko) | 절연게이트형 반도체장치의 제작방법 | |
| JP2005142217A (ja) | 素子形成用基板 | |
| US3434021A (en) | Insulated gate field effect transistor | |
| KR100991213B1 (ko) | 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터 | |
| JPS6016462A (ja) | 半導体装置の製造方法 | |
| JPH03501670A (ja) | 炭化珪素製ｍｏｓｆｅｔ | |
| CN115588612B (zh) | 一种碳化硅栅极氧化层的制备方法以及相应的器件 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0368133A (ja) | 固相拡散方法 | |
| JPS63122177A (ja) | 半導体装置とその製造方法 | |
| KR970054500A (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPS5868979A (ja) | 半導体装置 | |
| JPS63165A (ja) | 半導体装置の製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JPS62196870A (ja) | 半導体装置の製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0548100A (ja) | 半導体装置の製造方法 | |
| KR930000326B1 (ko) | 반도체장치의 제조방법 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPS63226920A (ja) | 半導体装置の製造方法 |