KR20060078501A - 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 - Google Patents
횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 Download PDFInfo
- Publication number
- KR20060078501A KR20060078501A KR1020040118466A KR20040118466A KR20060078501A KR 20060078501 A KR20060078501 A KR 20060078501A KR 1020040118466 A KR1020040118466 A KR 1020040118466A KR 20040118466 A KR20040118466 A KR 20040118466A KR 20060078501 A KR20060078501 A KR 20060078501A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- pixel electrode
- liquid crystal
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 26
- 230000005684 electric field Effects 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000011810 insulating material Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법에 관한 것이다. 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 게이트 전극, 게이트 절연막, 반도체층, 제 1 화소 전극과 제 2 화소 전극, 소스 전극과 드레인 전극, 저항성 접촉층을 포함하며, 제 1 화소 전극과 그 상부의 소스 전극, 제 2 화소 전극과 그 상부의 드레인 전극이 반도체층의 채널부를 노출시키도록 서로 이격되어 형성된다. 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 게이트 전극과 게이트 절연막을 형성하는 단계, 게이트 절연막의 상부에 도핑되지 않은 비정질 실리콘층과, n+ 수소화 비정질 실리콘층을 차례대로 증착한 후, 식각을 통해 반도체층을 형성하는 단계, 반도체층의 상부에 투명 도전층 및 금속층을 증착하는 단계, 금속층을 식각하여 소스 전극 및 드레인 전극을 서로 이격되도록 형성하고, 투명 도전층을 식각하여 그 하부에 제 1 화소 전극과 제 2 화소 전극을 형성하는 단계, 게이트 전극과 대응되는 영역의 반도체층이 노출되도록 n+ 수소화 비정질 실리콘층을 식각하여 채널부를 정의하고, 저항성 접촉층을 형성하는 단계를 포함한다.
액정 표시 장치, 박막 트랜지스터, 화소 전극
Description
도 1a는 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
도 1b는 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 평면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 공정 단계별 각각의 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
100: 투명 절연 기판 110: 게이트 전극
120: 게이트 절연막 130: 반도체층
140, 150: 저항성 접촉층 160: 제 1 화소 전극
161: 제 2 화소 전극 170: 소스 전극
180: 드레인 전극 190: 보호막
본 발명은 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터(Thin Film Transistor; TFT) 소자 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 화소 전극을 형성하는 투명 도전층과 소스 전극 및 드레인 전극을 형성하는 금속층을 차례대로 증착한 후 식각함으로써, 종래 마스크 공정을 줄여 소자의 제조 공정을 단순화함과 동시에 수율 향상을 통해 생산성을 극대화할 수 있도록 하는 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 표시 장치의 역할은 매우 중요해지고 있으며, 각종의 전자 표시 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 이러한 전자 표시 장치 분야는 발전을 거듭하여 다양화하는 정보화 사회의 요구에 적합한 새로운 기능을 갖는 전자 표시 장치가 계속 개발되고 있다. 일반적으로 전자 표시 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 표시 장치란 각종의 전자 기기로부터 출력되는 전자적 정보 신호를 인간의 시각으로 인식할 수 있는 광 정보 신호로 변화하는 전자 장치를 말하며, 인간과 전자 기기를 연결하는 가교적인 역할을 담당하는 장치라고 할 수 있다.
이러한 전자 표시 장치에 있어서, 광 정보 신호가 발광 현상에 의해서 표시되는 경우에는 발광형 표시 장치로 일컬어지며, 반사, 산란, 간섭 현상 등에 의하여 광 변조로 표시되는 경우에는 수광형 표시 장치로 일컬어진다. 능동형 표시 장치로도 불리는 발광형 표시 장치로는 음극선관 표시 장치(Cathode Ray Tube; CRT), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 이엘 표시 장치(Organic ElectroLuminiscent Display; OELD), 발광 다이오드(Light Emitting Diode; LED) 등을 들 수 있다. 그리고 수동형 표시 장치로 불리는 수광형 표시 장치로는 액정 표시 장치(LCD), 전자 영동 표시 장치(ElectroPhoretic Image Display; EPID) 등을 들 수 있다.
텔레비전이나 컴퓨터 모니터 등에 사용되고 있으며, 가장 오랜 역사를 갖는 표시 장치인 음극선관 표시 장치는 경제성 등의 면에서 가장 높은 시장 점유율을 차지하고 있으나, 무거운 중량, 큰 부피 및 높은 소비 전력 등과 같은 단점을 많이 가지고 있다.
최근에, 반도체 기술의 급속한 진보에 의하여 각종 전자 장치의 저전압화 및 저전력화와 함께 전자 기기의 소형화, 박형화 및 경량화의 추세에 따라 새로운 환경에 적합한 전자 표시 장치로서 평판 패널형 표시 장치에 대한 요구가 급격히 증대되고 있다. 이에 따라 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 유기 이엘 표시 장치(OELD) 등과 같은 평판 패널형 표시 장치가 개발되고 있으며, 이러한 평판 패널형 표시 장치 중에서 소형화, 경량화 및 박형화가 용이하며, 낮은 소비 전력 및 낮은 구동 전압을 갖는 액정 표시 장치가 특히 주목 받고 있다.
액정 표시 장치는 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성되어 있는 상부 투명 절연 기판과 스위칭 소자, 화소 전극 등이 형성되어 있는 하부 투명 절연 기판 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 이러한 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor; TFT) 소자를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있으며, 액정 표시 장치에 구비되는 액정 표시 패널은 액정을 구동시키는 전계의 방향에 따라 수평 방향 전계가 인가되는 횡전계 방식(In-Plane Switching)과 수직 방향 전계가 인가되는 트위스트 네마틱 방식(TN; Twisted Nematic)으로 대별된다.
도 1a 및 도 1b를 참조하여, 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자에 대해서 설명한다. 도 1a는 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 단면도이고, 도 1b는 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 평면도이다.
종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 도 1a에 도시된 것처럼, 투명 절연 기판(10) 상에 형성된 게이트 전극(11)과, 게이트 전극(11) 상부에 형성된 게이트 절연막(12)과, 게이트 절연막(12) 상부에 도핑되지 않은 비정질 실리콘 물질로 이루어지며 게이트 전극(11)과 대응되는 영역이 채널부(13_1)로 정의된 반도체층(13)과, 채널부(13_1)에서 반도체층(13)을 노출시키며 서로 이 격되게 위치하여 형성된 소스 전극(16) 및 드레인 전극(17)과, 소스 전극(16) 및 드레인 전극(17)과 반도체층(13) 간의 계면에 형성되고, n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘의 물질로 이루어진 저항성 접촉층(ohmic contact layer; 14, 15)을 포함한다. 박막 트랜지스터 소자의 상부에는 실리콘 질화막(SiNx) 등의 무기 절연 물질이나 유기 절연 물질로 이루어진 보호막(18)이 형성되어 있고, 이러한 보호막(18)에는 드레인 전극(17)을 노출시키는 콘택홀(18_1)이 형성되어 있으며, 이러한 콘택홀(18_1)을 통해서 드레인 전극(17)에 연결되며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질로 이루어진 화소 전극(19)이 형성되어 있다.
종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 도 1b에 도시된 것처럼, 가로 방향으로 게이트 라인(21, 22)과 공통 라인이 평행을 이루며 형성되어 있고, 세로 방향으로 데이터 라인(23, 24)이 게이트 라인(21,22) 및 공통 라인과 수직을 이루며 형성되어 있다. 게이트 라인(21, 22)은 임의의 N번째 게이트 라인과 그 후단의 N+1번째 게이트 라인을 도시한 것이고, 데이터 라인(23, 24)은 임의의 N번째 데이터 라인과 그 후단의 N+1번째 데이터 라인을 도시한 것이다.
게이트 라인(21)의 일측에는 게이트 전극(11)이 형성되고, 게이트 전극(11) 부근의 데이터 라인(23)에는 소스 전극(16)이 게이트 전극(11)과 일정 면적만큼 오버랩되도록 형성되며, 소스 전극(16)과 대응되는 위치에 드레인 전극(17)이 형성되어 있다. 그리고, 공통 라인에서 분기된 다수 개의 공통 전극(20)이 형성되고, 드레인 전극(17)에는 인출 라인이 연결되어 인출 라인에서 분기된 다수 개의 화소 전 극(19)이 형성된다. 여기서, 공통 전극(20)과 화소 전극(19)은 서로 엇갈리게 구성되어 있다. 한편, 공통 전극(20)과 게이트 라인(22)을 전기적으로 접촉시키기 위한 공통 라인 콘택홀(25)이 형성되고, 화소 전극(19)과 드레인 전극(17)을 전기적으로 접촉시키기 위한 드레인 콘택홀(26)이 형성된다. 도 1b의 AA' 방향에 대한 단면도는 도 1a와 같은 형태로 도시된다.
이러한 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 공정은 다음과 같다.
우선, 제 1 마스크를 이용하는 사진 공정과 에칭 공정으로 투명 절연 기판 상부에 증착된 게이트 전극층을 패터닝함으로써 게이트 전극(11)을 형성하고, 게이트 전극(11)을 덮는 기판의 전면에 게이트 절연막(12)을 형성한다. 다음으로, 게이트 절연막(12) 상부에 도핑되지 않은 비정질 실리콘 물질의 반도체층(13)과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 증착하고, 제 2 마스크를 이용하여 게이트 전극(11)에 대응되는 영역과 소스 전극(16) 및 드레인 전극(17)이 형성될 영역을 제외하고, 도핑되지 않은 비정질 실리콘 물질의 반도체층(13)과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 식각하여 섬형상으로 패터닝한다.
다음으로, 금속층을 증착하고, 제 3 마스크를 이용해 금속층을 식각하여 소스 전극(16) 및 드레인 전극(17)을 서로 이격되게 형성하고, 이러한 소스 전극(16) 및 드레인 전극(17)을 마스크로 해서 게이트 전극(11)과 대응되는 영역의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질의 저항성 접촉층(14, 15)을 백 채널 에칭(Back Channel Etching; BCE) 공정으로 제거하여 반도체층(13)을 노출시킴으로써 반도체층(13)의 채널부(13_1)를 정의한다.
다음으로, 절연 물질을 도포하여 보호막(18)을 형성하고, 제 4 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여 보호막(18)에 드레인 전극(17)을 노출시키는 콘택홀(18_1)을 형성한 후, 투명 도전층을 증착하고, 제 5 마스크를 이용하는 사진 공정과 에칭 공정을 수행하여 콘택홀(18_1)을 통해서 드레인 전극(17)에 연결되는 화소 전극(19)을 형성한다.
그런데, 종래의 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 서로 이격된 소스 전극(16) 및 드레인 전극(17)을 형성할 때에 제 3 마스크를 이용하고, 화소 전극(19)을 형성할 때에 제 5 마스크를 별도로 이용함으로써, 마스크 공정이 늘고, 화소 전극(19) 패터닝의 정확도가 감소하며, 그에 따른 수율 저하가 야기된다는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 화소 전극을 형성하는 투명 도전층과 소스 전극 및 드레인 전극을 형성하는 금속층을 차례대로 증착한 후 일괄적으로 식각함으로써, 종래 마스크 공정을 줄여 소자의 제조 공정을 단순화함과 동시에 수율 향상을 통해 생산성을 극대화할 수 있는 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터(Thin Film Transistor; TFT) 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 액정 표시 장치(Liquid Crystal Display; LCD)용 박막 트랜지스터(Thin Film Transistor; TFT) 소자의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 투명 절연 기판 상에 형성된 게이트 전극, 상기 게이트 전극을 덮는 영역에 형성된 게이트 절연막, 상기 게이트 절연막 상부에 형성되고, 도핑되지 않은 비정질 실리콘 물질로 이루어지며, 상기 게이트 전극과 대응되는 소정 영역이 채널부를 이루는 반도체층, 상기 반도체층의 채널부를 노출시키도록 서로 이격되어 형성된 제 1 화소 전극 및 제 2 화소 전극, 상기 제 1 화소 전극의 상부에 형성된 소스 전극과 상기 제 2 화소 전극의 상부에 형성된 드레인 전극, 상기 제 1 화소 전극 및 제 2 화소 전극과 반도체층 간의 계면에 형성되며, n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질로 이루어진 저항성 접촉층을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 상기 제 1 화소 전극 및 제 2 화소 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 투명 절연 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮는 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막의 상부에 도핑되지 않은 비정질 실리콘층과, n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층을 차례대로 증착한 후, 상기 게이트 전극과 대응되는 영역을 제외한 부분을 식각하여 반도체층을 형성하는 단계, 상기 반도체층의 상부에 투명 도전층 및 금속층을 차례대로 증착하는 단계, 상기 금속층을 식각하여 소스 전극 및 드레인 전극을 서로 이격되도록 형성하고, 상기 투명 도전층을 식각하여 상기 소스 전극 및 드레인 전극 각각의 하부에 제 1 화소 전극과 제 2 화소 전극이 서로 이격되도록 형성하는 단계, 상기 게이트 전극과 대응되는 소정 영역의 반도체층이 노출되도록 상기 n+ 수소화 비정질 실리콘층을 식각하여 채널부를 정의하고, 저항성 접촉층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 상기 금속층을 식각하여 소스 전극 및 드레인 전극을 서로 이격되도록 형성하고, 상기 투명 도전층을 식각하여 상기 소스 전극 및 드레인 전극 각각의 하부에 제 1 화소 전극과 제 2 화소 전극이 서로 이격되도록 형성하는 단계에서, 상기 소스 전극 및 드레인 전극은 상기 금속층을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 형성하고, 상기 제 1 화소 전극 및 제 2 화소 전극은 상기 투명 도전층을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 형성하는 것이 바 람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2a 및 도 2b를 참조하여, 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자에 대해서 설명한다. 도 2a는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 단면도이고, 도 2b는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 평면도이다.
도 2a에 도시된 것처럼, 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 투명 절연 기판(100), 게이트 전극(110), 게이트 절연막(120), 반도체층(130), 저항성 접촉층(140, 150), 제 1 화소 전극(160) 및 제 2 화소 전극(161), 소스 전극(170) 및 드레인 전극(180), 보호막(190)을 포함한다.
게이트 전극(110)은 투명 절연 기판(100) 상에 알루미늄 등을 포함하는 금속 물질로 형성되어 있으며, 게이트 절연막(120)은 게이트 전극(110)을 덮은 영역에 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 절연 물질로 형성되어 있다. 그리고, 반도체층(130)은 게이트 절연막(120) 상부의 게이트 전극(110)을 덮는 위치에 도핑되지 않은 비정질 실리콘 물질로 형성되어 있으며, 게이트 전극(110)과 대응되 는 영역이 채널부(131)로 정의되며, 제 1 화소 전극(160) 및 제 2 화소 전극(161)은 채널부(131)에서 반도체층(130)을 노출시키며 서로 이격되게 위치하여 형성되어 있으며, ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질로 이루어진다. 제 1 화소 전극(160) 및 제 2 화소 전극(161)과 반도체층(130) 간의 계면에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 이루어진 저항성 접촉층(140, 150)이 형성되어 있다. 알루미늄과 크롬 등을 포함하는 금속 물질로 이루어지는 소스 전극(170) 및 드레인 전극(180)은 서로 이격되게 위치하여 형성된 제 1 화소 전극(160) 및 제 2 화소 전극(161)의 상부에 각각 형성되어 있다.
소스 전극(170) 및 드레인 전극(180)의 상부에는 보호막(190)이 도포되어 있다. 여기에서, 보호막(190)으로 이용되는 절연 물질은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
반도체층(130) 및 저항성 접촉층(140, 150)의 상부에 제 1 화소 전극(160) 및 제 2 화소 전극(161)이 서로 이격되게 형성되어 있고, 그 상부에 소스 전극(170) 및 드레인 전극(180)이 각각 형성되어 있어, 소스 전극(170) 및 드레인 전극(180), 그 하부의 제 1 화소 전극(160) 및 제 2 화소 전극(161)을 하나의 마스크 공정을 통해 에칭할 수 있으므로, 마스크 공정을 감소시킬 수 있고, 화소 전극의 패터닝 정확도가 향상되어 수율 저하를 감소시킬 수 있다.
본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 도 2b에 도시된 것처럼, 가로 방향으로 게이트 라인(210, 220)과 공통 라인이 평행을 이루며 형성되고, 세로 방향으로 데이터 라인(230, 240)이 게이트 라인(210, 220) 및 공통 라인과 수직을 이루며 형성되어 있다. 게이트 라인(210, 220)는 임의의 N번째 게이트 라인과 그 후단의 N+1번째 게이트 라인을 도시한 것이고, 데이터 라인(230, 240)은 임의의 N번째 데이터 라인과 그 후단의 N+1번째 데이터 라인을 도시한 것이다.
게이트 라인(210)의 일측에는 게이트 전극(110)이 형성되고, 게이트 전극(110) 부근의 데이터 라인(230)에는 소스 전극(170)이 게이트 전극(110)과 일정 면적만큼 오버랩되도록 형성되며, 소스 전극(170)과 대응되는 위치에 드레인 전극(180)이 형성된다. 그리고, 공통 라인에서 분기된 다수 개의 공통 전극(200)이 형성되고, 드레인 전극(180)에는 인출 라인이 연결되어 인출 라인에서 분기된 다수 개의 화소 전극(160, 161)이 형성된다. 여기서, 공통 전극(200)과 화소 전극(160, 161)은 서로 엇갈리게 구성되어 있다. 본 발명에서는 화소 전극(160, 161)이 소스 전극(170) 및 드레인 전극(180)과 직접 접촉하게 되므로, 화소 전극(19)과 드레인 전극(17)을 전기적으로 접촉시키기 위한 드레인 콘택홀(26)을 형성할 필요성이 없어진다.
이하, 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법에 대하여 도 3a 내지 도 3g를 참조하여 상세히 설명한다. 도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 공정 단계별 각각의 단면도들이다.
먼저, 투명 절연 기판(100) 상에 제 1 금속 물질로 게이트 전극층을 증착하고, 게이트 전극층 상부에 포토레지스트를 도포한 다음, 제 1 마스크를 이용하는 사진 공정과 에칭 공정으로 게이트 전극층을 패터닝함으로써, 도 3a에 도시된 것처럼, 게이트 전극(110)을 형성한다. 여기에서, 제 1 금속 물질은 비저항값이 낮은 금속 물질에서 선택되며, 바람직하게는 알루미늄 등을 포함하는 금속 물질로 선택되는 것이다.
다음으로, 도 3b에 도시된 것처럼, 게이트 전극(110)을 덮는 기판의 전면에 게이트 절연막(120)을 형성한다. 여기에서, 게이트 절연막(120)은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
다음으로, 게이트 절연막(120)의 상부에 도핑되지 않은 비정질 실리콘층과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층을 차례대로 증착한 후, n+ 수소화 비정질 실리콘층의 상부에 포토레지스트를 도포한 다음, 제 2 마스크를 이용하는 사진 공정과 에칭 공정으로 도핑되지 않은 비정질 실리콘층과 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층을 패터닝함으로써, 도 3c에 도시된 것처럼, 반도체층(130)과 n+ 수소화 비정질 실리콘층(141)을 형성 한다. 여기에서, 포토레지스트는 게이트 전극(110)과 대응되는 영역, 제 1 화소 전극(160) 및 제 2 화소 전극(161)이 형성될 영역에 형성한다. 그 후에, 이러한 포토레지스트를 마스크로 하여 상기 비정질 실리콘층에서 게이트 전극(110)과 대응되는 영역, 제 1 화소 전극(160) 및 제 2 화소 전극(161)이 형성될 영역을 제외한 부분을 식각하여 제거함으로써 반도체층(130)과 n+ 수소화 비정질 실리콘층(141)을 형성한다.
다음으로, 도 3d에 도시된 것처럼, 반도체층(130)의 상부에 투명 도전층(162) 및 금속층(171)을 차례대로 증착한다. 투명 도전층(162)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명 도전 물질로 이루어짐이 바람직하고, 금속층(171)은 알루미늄과 크롬 등을 포함하는 금속 물질로 이루어짐이 바람직하다.
다음으로, 금속층(171)의 상부에 포토레지스트를 도포한 다음, 제 3 마스크를 이용하는 사진 공정과 에칭 공정으로 금속층(171)과 그 하부의 투명 도전층(162)을 패터닝함으로써, 도 3e에 도시된 것처럼, 소스 전극(170) 및 드레인 전극(180)이 서로 이격되게 형성되도록 하고, 그 하부에 제 1 화소 전극(160) 및 제 2 화소 전극(161)이 각각 형성되도록 한다. 이 때, 드레인 전극(180)과 그 하부의 제 2 화소 전극(161)은 외곽 방향으로 소정의 길이만큼 연장 형성되도록 한다.
금속층(171)을 식각하여 소스 전극(170) 및 드레인 전극(180)을 형성하고, 투명 도전층(162)을 식각하여 소스 전극(170) 및 드레인 전극(180) 하부에 제 1 화소 전극(160) 및 제 2 화소 전극(161)을 각각 형성하는 공정에서는 건식 습각(Dry Etching)과 습식 습각(Wet Etching)을 사용할 수 있다. 즉, 금속층(171)을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 소스 전극(170) 및 드레인 전극(180)을 형성하고, 투명 도전층(162)을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 제 1 화소 전극(160) 및 제 2 화소 전극(161)을 형성하는 것이다. 습식 식각은 기판을 식각액에 침전시키거나 또는 분사 노즐로 식각액을 기판 상에 분사시킴으로써, 식각액과 투명 도전층(162) 및 금속층(111)을 반응시켜 식각 작업을 행하는 방식으로 이루어진다. 습식 식각액은 불산(HF)이나 인산(PH3) 등의 혼합액을 포함하도록 조성되는 것이 바람직하다.
다음으로, 소스 전극(170)과 그 하부의 제 1 화소 전극(160), 드레인 전극(180)과 그 하부의 제 2 화소 전극(161)을 마스크로 해서 백 채널 에칭(Back Channel Etching; BCE) 공정으로 게이트 전극(110)과 대응되는 영역의 반도체층(130)이 노출되도록 n+ 수소화 비정질 실리콘층(141)을 에칭함으로써, 도 3f에 도시된 것처럼, 반도체층(130)의 채널부(131)를 정의하고, 저항성 접촉층(140, 150)을 형성한다.
다음으로, 도 3g에 도시된 것처럼, 절연 물질을 도포하여 보호막(190)을 형성한다. 여기에서, 보호막(190)으로 이용되는 절연 물질은 유기 절연 물질 또는 무기 절연 물질 중 어느 하나에서 선택되며, 바람직하게는 무기 절연 물질에서 선택되는 것이며, 더욱 바람직하게는 실리콘 절연 물질에서 선택되는 것이다. 이러한 실리콘 절연 물질로는 예를 들면, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등을 이용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자는 화소 전극을 형성하는 투명 도전층과 소스 전극 및 드레인 전극을 형성하는 금속층을 차례대로 증착한 후 식각함으로써, 종래 마스크 공정을 줄여 소자의 제조 공정을 단순화함과 동시에 수율 향상을 통해 생산성을 극대화할 수 있다.
또한 본 발명의 일 실시예에 따른 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자의 제조 방법은 화소 전극을 형성하는 투명 도전층과 소스 전극 및 드레인 전극을 형성하는 금속층을 차례대로 증착한 후 식각함으로써, 상기 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자를 용이하게 형성할 수 있다.
Claims (4)
- 투명 절연 기판 상에 형성된 게이트 전극;상기 게이트 전극을 덮는 영역에 형성된 게이트 절연막;상기 게이트 절연막 상부에 형성되고, 도핑되지 않은 비정질 실리콘 물질로 이루어지며, 상기 게이트 전극과 대응되는 소정 영역이 채널부를 이루는 반도체층;상기 반도체층의 채널부를 노출시키도록 서로 이격되어 형성된 제 1 화소 전극 및 제 2 화소 전극;상기 제 1 화소 전극의 상부에 형성된 소스 전극과 상기 제 2 화소 전극의 상부에 형성된 드레인 전극; 및상기 제 1 화소 전극 및 제 2 화소 전극과 반도체층 간의 계면에 형성되며, n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 물질로 이루어진 저항성 접촉층을 포함하는 것을 특징으로 하는 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자.
- 제1항에 있어서,상기 제 1 화소 전극 및 제 2 화소 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것을 특징으로 하는 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자.
- 투명 절연 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮는 기판의 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막의 상부에 도핑되지 않은 비정질 실리콘층과, n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘층을 차례대로 증착한 후, 상기 게이트 전극과 대응되는 영역을 제외한 부분을 식각하여 반도체층을 형성하는 단계;상기 반도체층의 상부에 투명 도전층 및 금속층을 차례대로 증착하는 단계;상기 금속층을 식각하여 소스 전극 및 드레인 전극을 서로 이격되도록 형성하고, 상기 투명 도전층을 식각하여 상기 소스 전극 및 드레인 전극 각각의 하부에 제 1 화소 전극과 제 2 화소 전극이 서로 이격되도록 형성하는 단계; 및상기 게이트 전극과 대응되는 소정 영역의 반도체층이 노출되도록 상기 n+ 수소화 비정질 실리콘층을 식각하여 채널부를 정의하고, 저항성 접촉층을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자.
- 제3항에 있어서,상기 금속층을 식각하여 소스 전극 및 드레인 전극을 서로 이격되도록 형성하고, 상기 투명 도전층을 식각하여 상기 소스 전극 및 드레인 전극 각각의 하부에 제 1 화소 전극과 제 2 화소 전극이 서로 이격되도록 형성하는 단계에서,상기 소스 전극 및 드레인 전극은 상기 금속층을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 형성하고, 상기 제 1 화소 전극 및 제 2 화소 전극은 상기 투명 도전층을 습식 식각한 후 잔존물을 건식 습각으로 제거하여 형성하는 것을 특징으로 하는 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118466A KR20060078501A (ko) | 2004-12-31 | 2004-12-31 | 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118466A KR20060078501A (ko) | 2004-12-31 | 2004-12-31 | 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060078501A true KR20060078501A (ko) | 2006-07-05 |
Family
ID=37170391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118466A KR20060078501A (ko) | 2004-12-31 | 2004-12-31 | 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060078501A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8618543B2 (en) | 2007-04-20 | 2013-12-31 | Samsung Electronics Co., Ltd. | Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor |
| US9496063B2 (en) | 2014-01-21 | 2016-11-15 | Samsung Display Co., Ltd. | Liquid crystal display and method of fabricating the same |
| CN107436517A (zh) * | 2016-05-26 | 2017-12-05 | 三星显示有限公司 | 液晶显示设备及其制造方法 |
-
2004
- 2004-12-31 KR KR1020040118466A patent/KR20060078501A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8618543B2 (en) | 2007-04-20 | 2013-12-31 | Samsung Electronics Co., Ltd. | Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor |
| US9496063B2 (en) | 2014-01-21 | 2016-11-15 | Samsung Display Co., Ltd. | Liquid crystal display and method of fabricating the same |
| CN107436517A (zh) * | 2016-05-26 | 2017-12-05 | 三星显示有限公司 | 液晶显示设备及其制造方法 |
| CN107436517B (zh) * | 2016-05-26 | 2021-11-23 | 三星显示有限公司 | 液晶显示设备及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2782153B1 (en) | Display device, thin film transistor, array substrate and manufacturing method thereof | |
| KR101188425B1 (ko) | 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법 | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100857719B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20170139246A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
| KR20080048261A (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
| KR20060078501A (ko) | 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법 | |
| KR100511353B1 (ko) | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 | |
| KR101087242B1 (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR101197765B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR101169049B1 (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| KR101747721B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| US6940568B2 (en) | Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same | |
| KR20040036987A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20020085167A1 (en) | Method of fabricating a liquid crystal display panel | |
| KR101057235B1 (ko) | 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법 | |
| KR100517594B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20070000559A (ko) | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 | |
| KR100504536B1 (ko) | 액정표시소자 제조방법 | |
| KR100515677B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR102113603B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |