KR20160119291A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160119291A
KR20160119291A KR1020150046642A KR20150046642A KR20160119291A KR 20160119291 A KR20160119291 A KR 20160119291A KR 1020150046642 A KR1020150046642 A KR 1020150046642A KR 20150046642 A KR20150046642 A KR 20150046642A KR 20160119291 A KR20160119291 A KR 20160119291A
Authority
KR
South Korea
Prior art keywords
gate
pixel electrode
electrode
transfer unit
substrate
Prior art date
Application number
KR1020150046642A
Other languages
English (en)
Other versions
KR102331178B1 (ko
Inventor
양지훈
김명언
김철호
정금동
최현영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150046642A priority Critical patent/KR102331178B1/ko
Priority to US15/055,323 priority patent/US10185189B2/en
Publication of KR20160119291A publication Critical patent/KR20160119291A/ko
Application granted granted Critical
Publication of KR102331178B1 publication Critical patent/KR102331178B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G02F2001/134372—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는, 게이트 전송부와 상기 게이트 전송부 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하는 화소 전극과 데이터 전송부를 포함한다. 여기서, 게이트 전송부는 게이트 신호전압이 인가되는 경우 반도체층을 활성화 시키는 게이트 역할을 한다. 또한, 게이트 신호전압이 인가되지 않는 경우 게이트 전송부는 화소 전극과의 전압차에 의해 전계를 형성하여 액정층을 제어하는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로서, 보다 상세하게는 게이트 전극과 공통전극을 일체화한 표시장치에 관한 것이다.
표시장치는 현재 가장 널리 사용되고 있는 평판 표시장치(flat panel display, FPD) 중 하나로서 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 표시장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시장치이다.
일반적으로 액정 표시 장치는 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있고, 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다.
한편, 표시 장치를 이루는 박막 트랜지스터 기판은 배선이나 전극을 적층하여 회로패턴을 형성한다. 따라서, 표시 장치의 제조 공정에서 생산비를 절감하기 위해서는 금속 구조를 단순화하는 것이 중요하다.
본 발명의 일 실시예는, 액정층을 제어하는 수평 전계를 형성하기 위한 전극의 구조를 단순화하는 것을 목적으로 한다.
본 발명에 따른 표시 장치의 일 실시예는 서로 대향하여 위치한 제 1 기판과 제 2 기판, 상기 제 1 기판과 상기 제 2 기판 사이에 위치한 액정층, 상기 제 1 기판 상에 위치한 게이트 라인 및 게이트 전극을 포함하는 게이트 전송부, 상기 게이트 전송부 상에 위치한 게이트 절연막, 상기 게이트 절연막 상에 위치한 화소 전극, 상기 게이트 절연막 상에 위치한 데이터 라인 및 데이터 전극을 포함하는 데이터 전송부, 상기 게이트 절연막 상에 배치한 반도체층을 포함하고 상기 게이트 전송부, 상기 데이터 전송부 및 상기 화소 전극에 연결된 트랜지스터, 상기 게이트 절연막 및 상기 트랜지스터 상에 위치하여 화소 영역을 정의하는 블랙 매트릭스를 포함하며, 상기 게이트 전송부는 상기 화소 전극과 중첩되는 것을 특징으로 한다.
또한, 상기 게이트 전송부는 상기 화소전극과 전압차를 발생시키는 공통전극인 것을 특징으로 한다.
또한, 상기 게이트 전송부는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)으로 이루어진 것을 특징으로 한다.
또한, 상기 게이트 전송부는 면 형상인 것을 특징으로 한다.
또한, 상기 블랙 매트릭스는 유기막 및 무기막 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 화소 전극은 상기 반도체층과 접촉하는 것을 특징으로 한다.
또한, 상기 데이터 전송부와 상기 반도체층의 사이에 투명전극층을 더 포함하는 것을 특징으로 한다.
또한, 상기 투명전극층은 상기 화소 전극과 동시에 형성되는 것을 특징으로 한다.
또한, 상기 화소 전극은 상기 데이터 라인에 수직 방향으로 연장된 줄기부, 및 상기 줄기부로부터 상기 데이터 라인과 실질적으로 평행하게 연장된 가지부를 포함하는 것을 특징으로 한다.
또한, 상기 가지부는 상기 줄기부의 길이방향을 따라 복수 개가 이격되어 형성된 것을 특징으로 한다.
또한, 상기 반도체층은 산화물, 비정질 실리콘 및 결정질 실리콘 중 하나인 것을 특징으로 한다.
또한, 상기 화소 전극의 단부에 위치하는 스페이서를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 게이트 전송부는 게이트 절연막을 사이에 두고 데이터 전송부와 트랜지스터 및 화소전극과 중첩된다. 이때, 게이트 전송부는 트랜지스터를 동작시키는 게이트의 역할과 공통 전극의 역할을 동시에 수행할 수 있다. 따라서, 별도의 공통전극 및 공통전극을 형성하는데 필요한 절연막을 형성할 필요가 없다. 따라서, 수평 전계를 형성하기 위한 금속 구조를 간단하게 하는 효과가 있다.
또한, 금속 구조의 단순화로 적층되는 전극이나 배선 등의 수나 양을 감소시키고, 따라서 공정 수율 증가 및 생산 단가를 낮출 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 하나의 화소에 대한 평면도이다.
도 2a는 도 1에서 I-I'선에 따른 단면도이다.
도 2b는 도 2a의 다른 실시예를 나타내는 단면도이다.
도 3은 도 1의 게이트 전송부 및 데이터 전송부의 배치를 나타내는 개략도이다.
도 4는 도 1에서 게이트 전송부와 화소 전극 사이의 전압차에 의한 전계를 나타내는 도면이다.
도 5는 도 1에서 화소 전극의 다른 실시예를 나타낸 도면이다.
도 6은 도 1의 다른 실시예로 하나의 화소에 대한 평면도이다.
이하, 실시예들을 중심으로 본 발명을 상세하게 설명한다. 그러나, 본 발명의 범위가 하기 설명하는 도면이나 실시예들에 의하여 한정되는 것은 아니다. 첨부된 도면들은 다양한 실시예들 중 본 발명을 구체적으로 설명하기 위하여 예시적으로 선택된 것일 뿐이다.
발명의 이해를 돕기 위해, 도면에서 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서 도면은 발명의 이해를 돕기 위한 것으로 해석해야 한다. 한편, 도면에서 동일한 역할을 하는 요소들은 동일한 부호로 표시된다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 어떤 층이나 구성요소가 다른 층이나 또는 구성요소의 "상"에 있다라고 기재되는 경우에는, 상기 어떤 층이나 구성요소가 상기 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
이하, 도 1 및 도 2a를 참조하여 본 발명의 일 실시예에 따른 표시장치를 설명한다.
도 1은 본 발명의 일 실시예에 따른 하나의 화소에 대한 평면도이고, 도 2a는 도 1에서 I-I'선에 따른 단면도이다.
본 발명의 일 실시예에 따른 표시장치는 제 1 기판(10), 제 1 기판(10)과 마주보는 제 2 기판(20), 제 1 기판(10)과 제 2 기판(20)의 사이에 위치하는 액정층(30), 상기 제 1 기판(10) 상에 배치되는 게이트 전송부(100), 게이트 절연막(40), 화소 전극(50), 데이터 전송부(200), 트랜지스터(300), 블랙 매트릭스(60)를 포함한다.
도 1 및 도 2a를 참조하면, 제 1 기판(10)은 베이스 기판으로서의 역할을 한다. 따라서, 제 1 기판(10)을 중심으로 상부에 후술하는 구성요소들이 적층된다. 제 1 기판(10)은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판이 될 수 있다.
도시되지 않았지만, 제 1 기판(10)은 배향막을 포함할 수 있다. 배향막은 수직 배향막 또는 수평 배향막일 수 있고, 광반응 물질을 포함하는 배향막일 수 있다. 또한, 배향막은 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane) 및 폴리 이미드(Polyimide) 중 어느 하나의 물질로 이루어질 수 있다.
제 2 기판(20)은 제 1 기판(10)과 마주보게 배치된다. 제 2 기판(10)은 제 1 기판(10)과 마찬가지로 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판이 될 수 있다. 또한, 제 2 기판(20)도 전술된 배향막과 동일한 물질로 이루어질 수 있다.
액정층(30)은 양의 유전율 이방성을 가지는 네마틱(nematic) 액정 물질을 포함할 수 있다. 액정층(30)의 액정 분자는 그 장축 방향이 제 1 기판(10) 및 제 2 기판(20) 중 어느 하나에 평행하게 배열될 수 있다. 따라서, 전압이 인가되지 않은 초기 배열 상태에서는 어두운 상태가 된다. 한편, 전압이 인가되면 전기장의 방향으로 액정 분자의 장축 방향이 회전하게 된다. 이 때, 액정의 복굴절 효과 때문에 액정층(30)을 통과하는 정상파와 비정상파의 전파 속도가 달라져서 생긴 위상지연 때문에 빛이 투과하게 된다.
게이트 전송부(100)는 도 1, 도 2a, 및 도 3을 참조하여 설명한다.
도 3은 도 1의 게이트 전송부 및 데이터 전송부의 배치를 나타내는 개략도이다.
게이트 전송부(100)는 제 1 기판(10) 상에 위치하며, 게이트 라인(110) 및 게이트 전극(120)을 포함한다. 게이트 전송부(100)의 상부에는 후술하는 게이트 절연막(40)이 형성된다.
도 3을 참조하면, 게이트 전송부(100)는 면 형상으로 면전극(plane electrode)의 역할을 한다. 게이트 전송부(100)는 실질적으로 직사각형 형상으로 제 1 기판(10) 상에서 일 방향을 향하여 연장되어 형성된다.
구체적으로, 게이트 전송부(100)는 소정의 길이를 갖는 단변(a)과 상기 단변(a) 보다 길이가 긴 장변(b)을 갖는 직사각형 형상이며, 상기 장변(b)이 후술하는 데이터 전송부(200)에 실질적으로 수직하는 방향으로 배치된다.
게이트 전송부(100)는 상기 장변(b)의 길이방향으로 게이트 라인(110)의 역할을 하며, 후술하는 트랜지스터(300)와 중첩되는 영역은 게이트 전극(120)의 역할을 한다. 게이트 전송부(100)의 면 중 게이트 전극(120)을 제외한 면 부분은 화소 전극(50)과의 사이에서 전압차를 발생시켜 전계를 형성하는 공통 전극의 역할을 한다.
따라서, 게이트 전송부(100)는 트랜지스터(300)를 동작시키거나 전계를 형성하는 공통 전극의 역할을 하기 위해서 트랜지스터(300) 및 화소 전극(50)과 중첩되게 형성되어야 한다.
그러나, 게이트 전송부(100)는 상기와 같은 형상으로 한정하는 것은 아니다. 도시하지 않았지만, 상기 장변(b)의 길이방향으로 게이트 라인(110)이 형성되고 게이트 라인(110)의 일측에서 면 형상으로 돌출되어 화소 전극 및 트랜지스터와 중첩되도록 형성될 수도 있다. 게이트 전송부(100)의 동작에 대한 자세한 설명은 후술한다.
한편, 게이트 전송부(100)는 빛을 투과할 수 있는 투명한 재질로 이루어지는 것이 바람직하다. 즉, 게이트 전송부(100)는 인듐(In), 아연(Sn), 또는 주석(Sn) 등을 포함하는 산화물로 이루어질 수 있다. 구체적으로 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어 질 수 있다. 게이트 전송부(100)가 투명한 재질이어야 하는 이유는 화소 전극(50)을 포함하는 화소 영역이 상부에 위치하기 때문이다.
본 발명의 일 실시예에 따른 게이트 전송부(100)는 후술할 트랜지스터(300)를 동작시키는 게이트 전극과 액정층(30)을 제어하기 위해 화소 전극(50)과의 사이에서 전계를 형성하는 공통 전극의 기능을 갖고 있어, 화소 전극과 공통 전극을 별도로 형성하는 공정수를 줄일 수 있다.
도 2a를 참조하여 게이트 절연막(40)과 트랜지스터(300)를 설명한다.
게이트 절연막(40)은 게이트 전송부(100) 상에 위치한다. 이때, 게이트 절연막(40)은 게이트 라인(110) 및 게이트 전극(120)을 포함한 게이트 전송부(100)의 전면(全面)에 형성된다. 게이트 절연막(40)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 만들어질 수 있다. 게이트 절연막(40)은 물리적 성질이 다른 적어도 두 개의 절연층들을 포함하는 다중막 구조를 가질 수 있다.
게이트 절연막(40)은 다수의 게이트 전송부(100) 각각의 단락을 방지하는 역할을 한다. 또한, 게이트 절역막(40)은 게이트 전송부(100)의 상부에 형성되는 다른 도전성 박막으로부터 절연시키는 역할을 한다.
게이트 절연막(40)은 게이트 전송부(100)의 상부에 형성되는 것으로 빛이 투과되는 화소 영역을 포함한다. 따라서 게이트 절연막(40)은 빛이 투과할 수 있는 투명한 재질이어야 한다.
트랜지스터(300)는 게이트 절연막(40) 상에 위치한다. 구체적으로, 트랜지스터(300)는 게이트 절연막(40) 상에 배치한 반도체층(310)을 포함하며, 게이트 전송부(100)와 데이터 전송부(200) 및 후술하는 화소 전극(50)에 연결된다.
일반적으로 트랜지스터(300)는 소스 전극, 반도체층, 드레인 전극, 및 게이트 전극을 포함한다. 소스 전극(210)과 드레인 전극(230)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어 질 수 있다. 또한, 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴(또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 상부막의 이중막, 몰리브덴 (또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 중간막과 몰리브덴 (또는 몰리브덴 합금) 상부막의 삼중막을 들 수 있다.
본 발명의 일 실시예에 따른 트랜지스터(300)는 반도체층(310)을 후술할 데이터 전송부(200)에 연결하여 소스 전극을 형성할 수 있다. 또한, 반도체층(310)을 후술할 화소 전극(50)에 연결하여 드레인 전극을 형성할 수 있다.
그러나 다른 실시예에 따른 트랜지스터(300)는 반도체층(310)을 데이터 전송부(200)에 연결하여 드레인 전극을 형성할 수 있으며, 반도체층(310)을 화소 전극(50)에 연결하여 소스 전극을 형성할 수도 있다.
즉, 트랜지스터(300)는 데이터 전송부(200) 및 화소 전극(50) 중 어느 하나와 연결되는 소스 전극과, 나머지 하나와 연결되는 드레인 전극을 포함한다.
또한, 트랜지스터(300)와 중첩되는게이트 전송부(100)는 게이트 전극(120)을 형성한다.
한편, 반도체층(310)은 Zn, In, GA, Sn 및 이들의 조합에서 선택된 물질의 산화물로 이루어질 수 있다. 또한, 반도체층(310)은 비정질 실리콘 또는 결정질 실리콘으로 이루어질 수 있다.
다음으로, 데이터 전송부(200)를 설명한다.
도 1 및 2a를 참조하면, 데이터 전송부(200)는 게이트 절연막(40) 상에 위치한다. 데이터 전송부(200)는 일 방향으로 연장되어 형성되며, 게이트 전송부(100)와 교차된다. 즉, 데이터 전송부(200)는 게이트 전송부(100)와 실질적으로 수직하는 방향으로 위치한다.
또한, 데이터 전송부(200)는 데이터 라인(210)과 데이터 전극(220)을 포함한다. 데이터 라인(210)은 후술할 화소 전극(50)에 영상 데이터 신호를 전달한다.
데이터 전극(220)은 데이터 라인(210)과 반도체층(310)이 접촉하는 부분을 말한다. 데이터 전극(220)은 실질적으로 데이터 라인(210)의 일부로서, 트랜지스터(300)의 소스 전극 또는 드레인 전극의 역할을 한다.
도시하지 않았지만, 다른 실시예로 데이터 전극(220)은 데이터 라인(210)으로부터 돌출되어 형성될 수도 있다. 이 경우, 데이터 라인(210)으로부터 돌출된 데이터 전극(220)이 반도체층(310)과 중첩되거나 적어도 반도체층(310)과 접촉되어야 한다.본 발명에 따른 데이터 전송부(200)의 다른 실시예를 도 2b를 참조하여 설명한다. 도 2b는 도 2a의 다른 실시예를 나타내는 단면도이다.
도 2b를 참조하면, 별도의 투명전극층(51)이 데이터 전송부(200)의 하부에 위치할 수 있다. 즉, 게이트 절연막(40) 및 반도체층(310)의 상부에 투명전극층(51)이 위치하고, 데이터 전송부(200)는 상기 투명전극층(51)의 상부에 위치할 수 있다. 투명전극층(51)은 전류가 흐를 수 있는 도전체로서 후술하는 화소 전극(50)과 동일한 재료이다. 또한, 투명전극층(51)은 화소 전극(50)과 동시에 형성될 수 있다.
상기와 같이 데이터 전송부(200)의 하부에 별도의 투명전극층(51)을 배치하기 위해서는 회절 노광용 마스크(Mask)를 사용할 수 있다. 도면으로 도시하지 않았지만, 회절 노광용 마스크를 이용한 도 2b의 실시예에 대한 제조과정을 간단히 살펴보면 다음과 같다.
우선 게이트 절연막(40) 상에 후술하는 화소 전극(50)을 형성할 화소 전극층과 데이터 전송부(200)부를 형성할 데이터 전극층을 차례로 적층한 후 상기 데이터 전극층 상에 감광막을 도포한다.
그 다음, 회절 노광용 마스크를 감광막 위에 위치시킨 상태에서 자외선 등의 광을 조사하고 이어 현상공정을 진행한다. 현상공정이 끝나면 감광막 패턴이 형성된다.
이 때, 감광막 패턴의 두께는 위치에 따라 상이하다. 이는 회절 노광용 마스크가 광원의 투과량이 다른 복수의 광투과 영역을 포함하기 때문이다. 따라서, 광원이 적게 투과된 부분은 상대적으로 감광막 패턴이 두껍고, 광원이 많이 투과된 부분은 상대적으로 감광막 패턴이 얇게 형성된다.
이 후, 감광막 패턴이 형성되지 않은 부분을 식각하여 제거하고, 다시 회절 노광용 마스크를 이용하여 노광 및 현상을 하면, 감광막 패턴의 두께가 상대적으로 얇은 부분이 노출된다. 상기 노출된 부분을 식각하여 제거하고, 남아 있는 감광막 패턴을 애싱(ashing) 처리하여 제거하면 도 2b의 실시예와 같이 형성된다.
반도체층(310)과 게이트 절연막(40) 상에 위치하는 투명전극층(51)은 도전 물질을 포함하는 재료이면 가능하나, 화소 전극(50)과 동일한 재료임이 바람직하다. 따라서, 투명 전극층(51)과 화소 전극(50)을 동시에 형성할 수 있다.
또한, 투명전극층(51)과 데이터 전송부(200)의 형성(적층) 순서는 문제되지 않는다. 즉, 투명전극층(51)이 게이트 전연막(40) 상에 형성되고, 이후 데이터 전송부(200)가 형성될 수도 있으나, 필요에 따라 투명전극층(51)과 데이터 전송부(200)의 형성 순서가 바뀌어도 무관하다.
화소 전극(50)은 게이트 절연막(40) 상에 위치한다. 도 1을 참조하면, 화소 전극(50)은 선형이며, 게이트 절연막(40) 상에서 데이터 전송부(200)와 실질적으로 평행하게 형성된다. 화소 전극(50)의 일측은 트랜지스터(300)에 연결된다. 구체적으로, 화소 전극(50)은 반도체층(310)과 직접 접촉한다. 이에 따라, 화소 전극(50)은 데이터 전극(220)을 대신하여 소스 전극 또는 드레인 전극의 역할을 한다.
화소 전극(50)은 ITO(Indium tin oxide) 또는 IZO(Indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다. 이때, ITO는 다결정 또는 단결정의 물질일 수 있으며, 또한 IZO 역시 다결정 또는 단결정의 물질일 수 있다.
한편, 화소 전극(50)은 게이트 전송부(100)와 중첩되게 위치한다. 또한, 화소 전극(50)은 반도체층을 사이에 두고 데이터 전송부(200)와 이격되어 배치된다. 도 5는 도 1에서 화소 전극의 다른 실시예를 나타낸 도면이다.
도 5를 참조하면, 화소 전극(50)은 줄기부(51)와 가지부(52)를 포함한다. 줄기부(51)는 데이터 전송부(200)와 교차되는 방향으로 연장되어 형성된다. 즉, 줄기부(51)은 데이터 전송부(200)에 실질적으로 수직하는 방향으로 위치한다.
가지부(52)는 줄기부(51)로부터 데이터 전송부(200)와 나란하게 연장되어 형성된다. 즉, 가지부(52)는 데이터 전송부(200)와 실질적으로 평행하게 위치한다. 가지부(52)는 복수 개가 형성된다. 복수 개의 가지부(52)는 줄기부(51)의 길이방향으로 따라 이격되어 형성된다. 또한, 줄기부(51)와 가지부(52)는 일체로 형성되는 것이 바람직하다.
블랙 매트릭스(60)는 게이트 절연막(40)과 데이터 전송부(200) 및 트랜지스터(300)상에 위치한다. 블랙 매트릭스(60)는 화소영역이 아닌 영역으로부터 광이 방출되는 것을 차단한다. 즉, 블랙 매트릭스(60)는 비화소 영역에서의 빛샘을 방지한다. 이를 위해, 블랙 매트릭스(60)는 화소영역을 제외한 영역을 모두 가린다. 따라서, 블랙 매트릭스(60)에 의해 화소영역이 정의된다. 블랙 매트릭스(60)는 3 내지 5의 유전율을 가질 수 있고, 유기막 및 무기막 중 적어도 하나를 포함한다.
한편, 본 발명의 일 실시예에 따른 표시장치는 스페이서(70)를 더 포함할 수 있다.
도 6은 도 1의 다른 실시예로 하나의 화소에 대한 평면도이다.
도 6을 참조하면, 스페이서(70)는 화소 전극(50)의 단부에 위치한다. 구체적으로 가지부(52)의 단부에 위치하되, 블랙 매트릭스(60) 상에 형성된다. 스페이서(70)는 제 1 기판(10)과 제 2 기판(20) 사이의 간격을 유지한다. 스페이서(70)는 실리카(silica) 또는 레진(resin)으로 구형 입자로 형성될 수 있다.
본 발명에 따른 표시장치가 최적의 동작을 하기 위해서는 제 1 기판(10)과 제 2 기판(20) 사이의 간격이 유지되어야 한다. 간격이 유지되지 않으면, 표시장치의 화면 전체에 걸쳐 화면 표시에 불균일 문제가 발생한다. 스페이서(70)는 제 1 기판(10)과 제 2 기판(20) 사이의 간격을 유지하여 화면 불균일 문제를 방지한다.
마지막으로, 도 2a 및 도4를 참조하여 게이트 전송부(100)의 동작을 설명한다.
게이트 전송부(100)는 게이트 라인(110)에 게이트 신호전압이 인가된 경우 트랜지스터(300)를 동작시켜 반도체층(310)을 활성화 시킨다. 반도체(310)이 활성화 되면 데이터 라인(210)에 의해 인가되는 데이터 신호전압이 데이터 전극(120)으로부터 화소 전극(50)으로 전송된다. 따라서, 화소 전극(50)은 데이터 신호전압을 지니게 된다.
반면에, 게이트 라인(110)에 게이트 신호전압이 인가되지 않는 경우 게이트 전송부(100)는 기 설정된 전압을 유지하게 된다. 따라서, 게이트 전송부(100)는 게이트 신호전압이 인가되지 않는 동안 화소 전극(50)과의 전압차에 의해 전계를 형성하게 된다. 이러한 전계는 액정층(30)을 제어하여 빛의 투과를 조절할 수 있다.
도 4는 도 1에서 게이트 전송부(100)와 화소 전극(50) 사이의 전압차에 의한 전계를 나타내는 도면이다.
상술한 바와 같이, 게이트 전송부(100)는 게이트 라인(110)에 게이트 신호전압이 인가되지 않는 경우 일정한 전압을 지닌 공통 전극의 역할을 한다. 따라서, 게이트 전극(110)의 상부에 위치하는 화소 전극(50)과의 전압차에 의해 전계가 형성된다.
이러한 전계는 그 세기에 따라 액정층(30)을 이루는 액정 분자의 위치를 조절하게 된다. 이때, 액정층(30)을 통과하는 빛은 액정 분자의 위치에 따라 투과 여부와 투과량이 달라지게 된다.
이상에서, 도면에 도시된 예들을 참고하여 본 발명을 설명하였으나, 이러한 설명은 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능할 것이다. 따라서, 본 발명의 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 제 1 기판 100 : 게이트 전송부
20 : 제 2 기판 200 : 데이터 전송부
30 : 액정층 210 : 데이터 라인
40 : 게이트 절연막 220 : 데이터 전극
50 : 화소 전극 300 : 트랜지스터
51 : 투명전극층 310 : 반도체층
60 : 블랙 매트릭스
70 : 스페이서

Claims (12)

  1. 서로 대향하여 위치한 제 1 기판과 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이에 위치한 액정층;
    상기 제 1 기판 상에 위치한 게이트 라인 및 게이트 전극을 포함하는 게이트 전송부;
    상기 게이트 전송부 상에 위치한 게이트 절연막;
    상기 게이트 절연막 상에 위치한 화소 전극;
    상기 게이트 절연막 상에 위치한 데이터 라인 및 데이터 전극을 포함하는 데이터 전송부;
    상기 게이트 절연막 상에 배치한 반도체층을 포함하고 상기 게이트 전송부, 상기 데이터 전송부 및 상기 화소 전극에 연결된 트랜지스터; 및
    상기 게이트 절연막 및 상기 트랜지스터 상에 위치하여 화소 영역을 정의하는 블랙 매트릭스를 포함하며,
    상기 게이트 전송부는 상기 화소 전극과 중첩되는 표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 전송부는 상기 화소전극과 전압차를 발생시키는 공통전극인 표시장치.
  3. 제 2 항에 있어서,
    상기 게이트 전송부는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)으로 이루어진 표시장치.
  4. 제 3 항에 있어서,
    상기 게이트 전송부는 면 형상인 표시장치.
  5. 제 1 항에 있어서,
    상기 블랙 매트릭스는 유기막 및 무기막 중 적어도 하나를 포함하는 표시장치.
  6. 제 1 항에 있어서,
    상기 화소 전극은 상기 반도체층과 접촉하는 표시장치.
  7. 제 1 항에 있어서,
    상기 데이터 전송부와 상기 반도체층의 사이에 투명전극층을 더 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 투명전극층은 상기 화소 전극과 동시에 형성되는 표시장치.
  9. 제 1 항에 있어서,
    상기 화소 전극은 상기 데이터 라인에 수직 방향으로 연장된 줄기부, 및 상기 줄기부로부터 상기 데이터 라인과 실질적으로 평행하게 연장된 가지부를 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 가지부는 상기 줄기부의 길이방향을 따라 복수 개가 이격되어 형성된 표시장치.
  11. 제 1 항에 있어서,
    상기 반도체층은 산화물, 비정질 실리콘 및 결정질 실리콘 중 하나인 표시장치.
  12. 제 1 항에 있어서,
    상기 화소 전극의 단부에 위치하는 스페이서를 더 포함하는 표시장치.
KR1020150046642A 2015-04-02 2015-04-02 표시장치 KR102331178B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150046642A KR102331178B1 (ko) 2015-04-02 2015-04-02 표시장치
US15/055,323 US10185189B2 (en) 2015-04-02 2016-02-26 Display device having fewer electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150046642A KR102331178B1 (ko) 2015-04-02 2015-04-02 표시장치

Publications (2)

Publication Number Publication Date
KR20160119291A true KR20160119291A (ko) 2016-10-13
KR102331178B1 KR102331178B1 (ko) 2021-11-26

Family

ID=57015887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150046642A KR102331178B1 (ko) 2015-04-02 2015-04-02 표시장치

Country Status (2)

Country Link
US (1) US10185189B2 (ko)
KR (1) KR102331178B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933208A (en) * 1996-04-25 1999-08-03 Lg Electronics, Inc. Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT
US20050105010A1 (en) * 2003-11-18 2005-05-19 Joon-Hak Oh Liquid crystal display, thin film diode panel, and manufacturing method of the same
WO2011129191A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 液晶表示パネル及び液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
KR20030028976A (ko) 2001-10-05 2003-04-11 비오이 하이디스 테크놀로지 주식회사 기생캐패시터 구조를 갖는 액정표시장치
KR101137861B1 (ko) 2005-06-20 2012-04-20 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR20080056811A (ko) 2006-12-19 2008-06-24 삼성전자주식회사 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 패널
TWI336018B (en) * 2007-11-05 2011-01-11 Au Optronics Corp Liquid crystal display panel and manufacturing method of opposite substrate thereof
KR20090120772A (ko) 2008-05-20 2009-11-25 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI446077B (zh) 2011-08-17 2014-07-21 Chunghwa Picture Tubes Ltd 邊緣場切換式液晶顯示器之像素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933208A (en) * 1996-04-25 1999-08-03 Lg Electronics, Inc. Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT
US20050105010A1 (en) * 2003-11-18 2005-05-19 Joon-Hak Oh Liquid crystal display, thin film diode panel, and manufacturing method of the same
WO2011129191A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 液晶表示パネル及び液晶表示装置

Also Published As

Publication number Publication date
KR102331178B1 (ko) 2021-11-26
US20160291427A1 (en) 2016-10-06
US10185189B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
KR101451403B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102039682B1 (ko) 액정 표시 장치의 제조 방법
WO2020021938A1 (ja) 表示装置
KR20100005883A (ko) 어레이 기판 및 이를 갖는 액정표시장치
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
US9470916B2 (en) Array substrate, method of manufacturing array substrate, and liquid crystal display
KR20100024640A (ko) 박막 트랜지스터 표시판
KR101973753B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103730475A (zh) 一种阵列基板及其制造方法、显示装置
KR20130136888A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
KR102340409B1 (ko) 표시 장치
KR20160043575A (ko) 액정 표시 장치 및 그 제조 방법
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US20070052908A1 (en) Liquid crystal display and method for manufacturing the same
US9459505B2 (en) Display device and manufacturing method thereof
KR102461634B1 (ko) 액정 표시 장치 및 그 제조방법
KR20080060794A (ko) 액정표시패널용 어레이 기판과 컬러필터 기판, 이를 갖는액정표시패널 및 이의 제조 방법
US9595542B2 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant