JPH09232583A - 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタマトリクス装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＤＤ構造を有する薄膜トランジスタに関
し、その製造工程を簡略にできる薄膜トランジスタの構
造及びその製造方法、並びに、その薄膜トランジスタを
用いた薄膜トランジスタマトリクス装置を提供する。 【解決手段】 絶縁性基板１０上に形成された半導体層
１２と、半導体層１２上に形成され、コンタクトホール
２０が開口されたゲート絶縁膜１４と、ゲート絶縁膜１
４上に形成されたゲート電極１６と、ゲート電極１６が
形成されていない領域の半導体層１２に形成された第１
の不純物領域１８と、コンタクトホール２０内に露出し
た第１の不純物領域１８内に形成され、第１の不純物領
域１８より不純物濃度が高い第２の不純物領域２２とを
それぞれ有するソース領域とドレイン領域とにより構成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
に係り、特に、製造工程を簡略にできる薄膜トランジス
タの構造及び製造方法、並びに、この薄膜トランジスタ
を用いた薄膜トランジスタマトリクス装置に関する。

【０００２】

【従来の技術】液晶パネルにおけるアクティブマトリク
ス型表示方式は、非選択時に関係のない信号をカットす
るスイッチング素子を各画素に設けたものであり、単純
マトリクス型表示方式において発生するようなクロスト
ークを完全に排除し、優れた表示特性を得ることができ
る。

【０００３】なかでも、ＴＦＴ（薄膜トランジスタ）を
スイッチング素子として用いた場合には、制御素子とし
てその駆動能力が高いので、ドライバ内蔵の液晶表示装
置、高解像度・高精細液晶表示装置に適用されている。
特に、多結晶シリコンを用いたＴＦＴは、アモルファス
シリコンを用いた場合と比較してキャリアの移動度が高
く、高速動作に適している。

【０００４】アクティブマトリクス型の液晶パネルで
は、画素部の電圧を保持するためにＴＦＴのオフ電流を
十分に小さくすることが重要である。そこで、多結晶シ
リコンをチャネル部に用いたＴＦＴでは、その構造にＬ
ＤＤ（Lightly Doped Drain）構造を採用することが行
われている。特開平７−２６３７０６号公報には、ゲー
ト電極の形成後に後処理を行い、ゲート電極をゲート絶
縁膜よりも内側に形成し、このときのオフセットを利用
してＬＤＤ構造を形成する薄膜トランジスタマトリクス
装置の製造方法が開示されている。

【０００５】特開平７−２６３７０６号公報記載の薄膜
トランジスタマトリクス装置の製造方法を図６を用いて
説明する。まず、下地となるガラス基板４０上に、ソー
ス拡散層、ドレイン拡散層、チャネル領域を形成するた
めの多結晶シリコン膜４２を堆積し、所定のパターンに
加工する。

【０００６】次いで、パターニングされた多結晶シリコ
ン膜４２が形成されたガラス基板４０上に、ゲート絶縁
膜となるシリコン酸化膜４４と、ゲート電極となるＡｌ
膜４６とを堆積し、Ａｌ膜４６とシリコン酸化膜４４を
所定の形状にパターニングする（図６（ａ））。続い
て、Ａｌ膜４６を再度パターニングしてゲート電極４８
を形成し、ゲート電極４８とシリコン酸化膜４４との間
にオフセットを設ける。

【０００７】この後、ゲート電極４８をマスクとしてイ
オン注入を行い、ソース拡散層とドレイン拡散層を形成
する。イオン注入は、エネルギーが高く注入量が少ない
第１のイオン注入工程と、エネルギーが低く注入量が多
い第２のイオン注入工程とにより行う。第１のイオン注
入工程によって注入した不純物は、シリコン酸化膜を通
過してシリコン酸化膜直下の多結晶シリコン膜に注入さ
れ、シリコン酸化膜直下に低濃度不純物層５０が形成さ
れる（図６（ｂ））。

【０００８】第２のイオン注入工程によって注入した不
純物はシリコン酸化膜を通過するほどのエネルギーをも
っていないので、シリコン酸化膜が形成されていない領
域にのみ注入され、この領域には高濃度不純物層５２が
形成される（図６（ｃ））。こうして、ＬＤＤ構造を有
するＴＦＴが形成される。次いで、ＴＦＴが形成された
ガラス基板４０上に層間絶縁膜５４を堆積し、ソース拡
散層、ドレイン拡散層に接続されたソース電極５６、ド
レイン電極５８を形成する。

【０００９】このようにして薄膜トランジスタマトリク
ス装置が製造されていた。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
薄膜トランジスタマトリクス装置の製造方法では、多結
晶シリコン膜４２のパターニング、Ａｌ膜４６のパター
ニング、ゲート電極４８のパターニング、層間絶縁膜５
４のコンタクトホール開口、ソース電極５６・ドレイン
電極５８のパターニングにおいて、少なくとも５回のリ
ソグラフィー工程が必要であった。

【００１１】また、このようにＡｌ膜をゲート電極４８
として用いた場合には、ゲート電極４８の保護と高耐圧
化のために、ゲート電極４８表面を陽極酸化することが
一般に行われている。このため、陽極酸化するときには
ゲート電極４８が束ねられており、後工程において分離
する工程が必要であった。このように、上記従来の薄膜
トランジスタマトリクス装置の製造方法では、リソグラ
フィー工程が数多く行われるため、工程の削減が望まれ
ていた。

【００１２】本発明の目的は、ＬＤＤ構造の薄膜トラン
ジスタを用いた場合に、その製造工程を簡略にできる薄
膜トランジスタ及びその製造方法、並びに薄膜トランジ
スタマトリクス装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的は、絶縁性基板
上に形成された半導体層と、前記半導体層上に形成さ
れ、コンタクトホールが開口されたゲート絶縁膜と、前
記ゲート絶縁膜上に形成されたゲート電極と、前記ゲー
ト電極が形成されていない領域の前記半導体層に形成さ
れた第１の不純物領域と、前記コンタクトホール内に露
出した前記第１の不純物領域内に形成され、前記第１の
不純物領域より不純物濃度が高い第２の不純物領域とを
それぞれ有するソース領域とドレイン領域とを有するこ
とを特徴とする薄膜トランジスタによって達成される。
このように薄膜トランジスタを構成することにより、Ｌ
ＤＤ構造を有する薄膜トランジスタの製造工程を簡略に
できる。

【００１４】また、上記の薄膜トランジスタにおいて、
前記ゲート電極上に形成された絶縁膜を更に有し、前記
コンタクトホールは、前記絶縁膜と前記ゲート絶縁膜を
貫通して形成されていることが望ましい。このように薄
膜トランジスタを構成すれば、ＬＤＤ構造を有する薄膜
トランジスタの製造工程を複雑にすることなく、画素電
極やドレインバスラインを、直接ソース領域やドレイン
領域に接続することができる。

【００１５】また、上記の薄膜トランジスタにおいて、
前記コンタクトホールは、前記ゲート電極のエッジより
２μｍ以内の領域に形成されていることが望ましい。こ
のように薄膜トランジスタを構成すれば、ＬＤＤ構造の
薄膜トランジスタの電流駆動能力を最適にすることがで
きる。また、平行に配された複数のドレインバスライン
と、前記ドレインバスラインと直交する方向に平行に配
された複数のゲートバスラインと、前記ドレインバスラ
インと前記ゲートバスラインとの各交差部に設けられた
請求項１乃至３のいずれかに記載の薄膜トランジスタ
と、前記薄膜トランジスタの前記ソース領域に接続され
た画素電極とを有することを特徴とする薄膜トランジス
タマトリクス装置によっても達成される。このように薄
膜トランジスタマトリクス装置を構成するので、ＬＤＤ
構造の薄膜トランジスタを有する薄膜トランジスタマト
リクス装置の製造工程を簡略にできる。

【００１６】また、絶縁性基板上に半導体層を形成する
半導体層形成工程と、前記半導体層が形成された前記絶
縁性基板上に、ゲート絶縁膜となる第１の絶縁膜を堆積
する第１の絶縁膜堆積工程と、前記第１の絶縁膜上にゲ
ート電極を形成するゲート電極形成工程と、前記第１の
絶縁膜に、前記半導体層上に開口されたコンタクトホー
ルを形成するコンタクトホール形成工程とを有する薄膜
トランジスタの製造方法であって、前記ゲート電極形成
工程よりも後の工程に、前記ゲート電極が形成されてい
ない領域の前記半導体層に第１の絶縁膜を通して第１の
不純物を導入し、前記半導体層に第１の不純物領域を形
成する第１の不純物導入工程を、前記コンタクトホール
形成工程よりも後の工程に、前記コンタクトホール内に
露出した前記第１の不純物領域内に第２の不純物を導入
し、前記第１の不純物領域より不純物濃度が高い第２の
不純物領域を形成する第２の不純物導入工程を有するこ
とを特徴とする薄膜トランジスタの製造方法によっても
達成される。このようにして薄膜トランジスタを製造す
ることにより、従来の薄膜トランジスタの製造方法より
も製造工程を簡略にしつつＬＤＤ構造の薄膜トランジス
タを製造することができる。

【００１７】また、上記の薄膜トランジスタの製造方法
において、前記第１の不純物導入工程は、前記コンタク
トホール形成工程の後に行うことが望ましい。また、上
記の薄膜トランジスタの製造方法において、前記第２の
不純物導入工程は、前記第１の不純物導入工程の後に行
うことが望ましい。また、上記の薄膜トランジスタの製
造方法において、前記第１の不純物導入工程の後、前記
コンタクトホール形成工程の前に、層間絶縁膜となる第
２の絶縁膜を堆積する第２の絶縁膜堆積工程を更に有
し、前記コンタクトホール形成工程では、前記第１の絶
縁膜と前記第２の絶縁膜を貫通するコンタクトホールを
開口することが望ましい。このようにして薄膜トランジ
スタを製造すれば、画素電極やドレインバスラインを、
直接ソース領域やドレイン領域に接続することができ
る。

【００１８】

【発明の実施の形態】本発明の第１実施形態による薄膜
トランジスタ及びその製造方法を図１乃至図３を用いて
説明する。図１は本実施形態による薄膜トランジスタの
構造を示す平面図及び断面図、図２及び図３は本実施形
態による薄膜トランジスタの製造方法を示す平面図及び
断面図である。

【００１９】始めに、本実施形態による薄膜トランジス
タの構造を図１を用いて説明する。図１（ａ）は本実施
形態による薄膜トランジスタの平面図であり、図１
（ｂ）は図１（ａ）のＡ−Ａ′部の断面を示している。
ガラス基板１０上には、所定の領域に島状に形成された
多結晶シリコン膜１２が形成されている。多結晶シリコ
ン膜１２が形成されたガラス基板１０上には、多結晶シ
リコン膜１２上に開口されたコンタクトホール２０を有
するシリコン酸化膜１４が形成されている。シリコン酸
化膜１４上には、多結晶シリコン膜１２と直交する方向
に設けられたゲート電極１６が形成されている。

【００２０】その上部にゲート電極１６が形成されてい
ない領域の多結晶シリコン膜１２には、低濃度不純物層
１８が形成されている。コンタクトホール２０が開口さ
れた領域の多結晶シリコン膜１２には、更に高濃度不純
物層２２が形成されている。シリコン酸化膜１４上に
は、更に、コンタクトホール２０を介して高濃度不純物
層２２に接続されたソース電極２４、ドレイン電極２６
が形成されており、ゲート電極１６、ソース電極２４、
ドレイン電極２６を有する薄膜トランジスタが構成され
ている。

【００２１】ゲート電極１６は、他の薄膜トランジスタ
（図示せず）を共通に連ねるゲートバスライン３２に接
続されている。ＴＦＴが形成されたガラス基板１０上に
は、層間絶縁膜２８を介して画素電極３０とドレインバ
スライン３４とが形成されている。画素電極３０は層間
絶縁膜２８に形成されたコンタクトホール３６を介して
ソース電極２４に接続されており、ゲートバスライン
は、層間絶縁膜２８に形成されたコンタクトホール３８
を介してドレイン電極２６に接続されている。

【００２２】このように形成された単位構造がマトリク
ス状に配され、薄膜トランジスタマトリクス装置が構成
されている。次に、本実施形態による薄膜トランジスタ
の製造方法を図２及び図３を用いて説明する。各図右側
が各工程における断面図を、各図左側が平面図を示して
いる。

【００２３】まず、ガラス基板１０上に膜厚約５０ｎｍ
の多結晶シリコン膜１２を堆積し、通常のリソグラフィ
ー工程及びエッチング工程によりパターニングを行う。
これにより、ＴＦＴを形成する領域にのみ多結晶シリコ
ン膜１２を残留させる。次いで、パターニングされた多
結晶シリコン膜１２が形成されたガラス基板１０上に、
ゲート絶縁膜となるシリコン酸化膜１４を堆積する。例
えば、モノシラン（ＳｉＨ₄）とＮ₂Ｏの混合ガスを用い
たプラズマＣＶＤ法により堆積する（図２（ａ））。

【００２４】続いて、シリコン酸化膜１４上に、膜厚約
４００ｎｍのＡｌ膜を堆積し、通常のリソグラフィー工
程及びエッチング工程によりパターニングを行い、多結
晶シリコン膜１２と直交するゲート電極１６を形成す
る。Ａｌ膜のパターニングは、例えば、塩素系ガスを用
いたドライエッチングにより行う。この後、酒石酸を含
む水溶液を用い、ゲート電極１６の表面を陽極酸化す
る。このとき、複数のゲート電極１６がマトリクス以外
の領域で束ねられている（図示せず）。

【００２５】次いで、ゲート電極１６をマスクとしてＰ
（燐）イオンをイオン注入し、多結晶シリコン膜１２に
低濃度不純物層１８を形成する。この際、注入する不純
物がシリコン酸化膜１４を十分に通過する加速エネルギ
ーにより注入を行う。また、このようにして形成した低
濃度不純物層１８はＬＤＤ構造の低濃度不純物領域とな
るため、シート抵抗がＬＤＤ構造として最適な値となる
ように注入量を設定する。例えば、５×１０¹³〜５×１
０¹⁴ｃｍ^-2の範囲で注入量を設定する（図２（ｂ））。

【００２６】続いて、ゲート電極１６の端部より両側１
〜２μｍ外側にコンタクトホールが開口できるように、
また、陽極酸化するために束ねたゲート電極１６を分離
できるようにレジストのパターニングを行う。この後、
このレジストをマスクとしてシリコン酸化膜１４及びゲ
ート電極１６をパターニングする。これにより、低濃度
不純物層１８上に形成されたコンタクトホール２０を開
口し、束ねられたゲート電極１６を分離する。シリコン
酸化膜１４のエッチングには、例えば弗素系ガスを用い
たドライエッチングを用い、ゲート電極１６のエッチン
グには、例えば燐酸系水溶液を用いたウェットエッチン
グを用いる。シリコン酸化膜１４のエッチングとゲート
電極１６のエッチングは、いずれを先に行っても差し支
えない。

【００２７】なお、コンタクトホール２０は、ゲート電
極のエッジより２μｍ以内の領域に形成することが望ま
しい。２μｍ以上の間隔をおいてコンタクトホール２０
を形成すると、トランジスタのオン電流が著しく減少す
るからである。レジストを除去した後、ゲート電極１
６、シリコン酸化膜１４をマスクとしてＰイオンをイオ
ン注入し、コンタクトホール２０内に露出した領域の多
結晶シリコン膜１２に高濃度不純物層２２を形成する。
このとき、コンタクトホール２０内部の多結晶シリコン
膜１２にのみ不純物が導入されるように注入エネルギー
を設定し、高濃度不純物層２２のシート抵抗が数百〜数
ｋΩ程度になるように注入量を調整することが望まし
い。このように形成した高濃度不純物層２２が、ＬＤＤ
構造の高濃度不純物領域となる（図２（ｃ））。

【００２８】次いで、スパッタ法により、膜厚約５０ｎ
ｍのＴｉ（チタン）膜と、膜厚約３００ｎｍのＡｌ膜と
を連続して堆積し、通常のリソグラフィー工程とエッチ
ング工程によりパターニングする。Ｔｉ膜とＡｌ膜より
なる積層膜のエッチングは、例えば、塩素系ガスを用い
たドライエッチングにて行う。こうして、コンタクトホ
ール２０を介して高濃度不純物層２２に接続されたソー
ス電極２４、ドレイン電極２６を形成する（図３
（ａ））。

【００２９】この後、層間絶縁膜２８を成膜し、この層
間絶縁膜２８を介してソース電極２４に接続された画素
電極３０、ドレイン電極２６に接続されたドレインバス
ライン３４を形成し、薄膜トランジスタマトリクス装置
を構成する（図３（ｂ））。このようにして薄膜トラン
ジスタを製造することにより、多結晶シリコン膜１２の
パターニング、ゲート電極１６のパターニング、コンタ
クトホール２０の開口、ソース電極２４・ドレイン電極
２６のパターニング、の計４回のリソグラフィー工程に
よりＴＦＴを製造することができる。従って、従来の薄
膜トランジスタの製造方法と比較してリソグラフィー工
程を１工程削減することができるので、工程の簡略化が
図られるとともに製造コストを低減することができる。

【００３０】このように、本実施形態によれば、ゲート
絶縁膜となるシリコン酸化膜１４にコンタクトホール２
０を形成するとともに、その内部に露出する多結晶シリ
コン膜１２に高濃度不純物層２２を形成するので、ＬＤ
Ｄ構造を有する薄膜トランジスタを製造する場合にも、
従来の製造方法と比較してリソグラフィー工程を減少す
ることができる。これにより、製造工程を簡略にし、製
造コストを削減することができる。

【００３１】なお、上記実施形態では、コンタクトホー
ル２０の形成前に低濃度不純物層１８を形成したが、コ
ンタクトホール２０を開口した後に形成してもよい。こ
の場合、高濃度不純物層２２を形成するイオン注入工程
を連続して行うことができる。低濃度不純物層１８を形
成するイオン注入工程と、高濃度不純物層２２を形成す
るイオン注入工程は、いずれを先に行ってもよい。

【００３２】次に、本発明の第２実施形態による薄膜ト
ランジスタ及びその製造方法について図４及び図５を用
いて説明する。図１乃至図３に示す第１実施形態による
薄膜トランジスタ及びその製造方法と同一の構成要素に
は同一の符号を付し、説明を簡略にし、又は省略する。
図４は本実施形態による薄膜トランジスタの構造を示す
概略断面図、図５は本実施形態による薄膜トランジスタ
の製造方法を示す工程断面図である。

【００３３】本実施形態による薄膜トランジスタは、第
１実施形態による薄膜トランジスタにおけるソース電極
２４、ドレイン電極２６が、ゲート電極１６上に形成さ
れた層間絶縁膜２８と、シリコン酸化膜１４を通して開
口されたコンタクトホール２０を介して形成されている
ことに特徴がある。すなわち、このように構成すること
により、ドレインバスラインを、ドレイン電極２６と同
一の導電層により構成することを可能としている。

【００３４】次に、本実施形態による薄膜トランジスタ
の製造方法を、図５を用いて説明する。まず、第１実施
形態による薄膜トランジスタの製造方法と同様にして、
ガラス基板１０上に多結晶シリコン膜１２、シリコン酸
化膜１４、ゲート電極１６を形成し、ゲート電極１６を
マスクとして多結晶シリコン基板１２に低濃度不純物層
１８を形成する（図２（ａ）及び図２（ｂ））。

【００３５】次いで、全面に層間絶縁膜２８を堆積す
る。続いて、ゲート電極１６の端部より両側１〜２μｍ
外側にコンタクトホールが開口できるように、また、陽
極酸化するために束ねたゲート電極１６を分離できるよ
うにレジストのパターニングを行う。この後、このレジ
ストをマスクとしてシリコン酸化膜１４及びゲート電極
１６をパターニングする。これにより、低濃度不純物層
１８上に形成されたコンタクトホール２０を開口し、束
ねられたゲート電極１６を分離する。

【００３６】レジストを除去した後、層間絶縁膜２８を
マスクとしてＰイオンによるイオン注入を行い、コンタ
クトホール２０内に露出した領域の多結晶シリコン膜１
４に高濃度不純物層２２を形成する。このように形成し
た高濃度不純物層２２が、ＬＤＤ構造の高濃度不純物領
域となる（図５（ａ））。次いで、スパッタ法により、
膜厚約５０ｎｍのＴｉ膜と、膜厚約３００ｎｍのＡｌ膜
とを連続して堆積し、通常のリソグラフィー工程とエッ
チング工程によりパターニングする。こうして、コンタ
クトホール２０を介して高濃度不純物層２２に接続され
たソース電極２４、ドレイン電極２６、ドレインバスラ
イン３４を形成する（図５（ｂ））。

【００３７】この後、第１実施形態による薄膜トランジ
スタの製造方法と同様にして、層間絶縁膜３６を介して
ソース電極２４に接続された画素電極３０を形成し、薄
膜トランジスタマトリクス装置を構成する。このように
して薄膜トランジスタマトリクス装置を製造することに
よっても、多結晶シリコン膜１２のパターニング、ゲー
ト電極１６のパターニング、コンタクトホール２０の開
口、ソース電極２４・ドレイン電極２６のパターニン
グ、の計４回のリソグラフィー工程によりＴＦＴを製造
することができる。従って、従来の薄膜トランジスタマ
トリクス装置の製造方法と比較してリソグラフィー工程
を１工程削減することができるので、工程の簡略化が図
られるとともに製造コストを低減することができる。

【００３８】このように、本実施形態によれば、ゲート
絶縁膜となるシリコン酸化膜１４と、層間絶縁膜３６を
介してコンタクトホール２０を形成するとともに、その
内部に露出する多結晶シリコン膜１２に高濃度不純物層
２２を形成するので、ＬＤＤ構造を有する薄膜トランジ
スタを製造する場合にも、従来の製造方法と比較してリ
ソグラフィー工程を減少することができる。これによ
り、製造工程を簡略にし、製造コストを削減することが
できる。

【００３９】また、ドレイン電極２６と、ドレインバス
ライン３６とを同一の導電層により形成することができ
る。なお、上記実施形態は本発明の代表的な適用例であ
り、本発明はこれら実施形態に限定されるものではな
い。特に、各プロセス条件等は、その構造やルールに応
じて適宜最適化することが望ましい。

【００４０】また、上記実施形態では、ソース電極を介
して画素電極を設けたが、画素電極を構成する導電膜と
ソース拡散層とを直接接続してもよい。

【００４１】

【発明の効果】以上の通り、本発明によれば、絶縁性基
板上に形成された半導体層と、半導体層上に形成され、
コンタクトホールが開口されたゲート絶縁膜と、ゲート
絶縁膜上に形成されたゲート電極と、ゲート電極が形成
されていない領域の半導体層に形成された第１の不純物
領域と、コンタクトホール内に露出した第１の不純物領
域内に形成され、第１の不純物領域より不純物濃度が高
い第２の不純物領域とをそれぞれ有するソース領域とド
レイン領域とにより薄膜トランジスタを構成するので、
ＬＤＤ構造を有する薄膜トランジスタの製造工程を簡略
にできる。

【００４２】また、上記の薄膜トランジスタにおいて、
ゲート電極上に形成された絶縁膜を更に設け、コンタク
トホールを、絶縁膜とゲート絶縁膜を貫通して形成すれ
ば、ＬＤＤ構造を有する薄膜トランジスタの製造工程を
複雑にすることなく、画素電極やドレインバスライン
を、直接ソース領域やドレイン領域に接続することがで
きる。

【００４３】また、上記の薄膜トランジスタにおいて、
コンタクトホールを、ゲート電極のエッジより２μｍ以
内の領域に形成すれば、ＬＤＤ構造の薄膜トランジスタ
の電流駆動能力を最適にすることができる。また、平行
に配された複数のドレインバスラインと、ドレインバス
ラインと直交する方向に平行に配された複数のゲートバ
スラインと、ドレインバスラインとゲートバスラインと
の各交差部に設けられた上記の薄膜トランジスタと、薄
膜トランジスタのソース領域に接続された画素電極とに
より薄膜トランジスタマトリクス装置を構成するので、
ＬＤＤ構造の薄膜トランジスタを有する薄膜トランジス
タマトリクス装置の製造工程を簡略にできる。

【００４４】また、絶縁性基板上に半導体層を形成する
半導体層形成工程と、半導体層が形成された絶縁性基板
上に、ゲート絶縁膜となる第１の絶縁膜を堆積する第１
の絶縁膜堆積工程と、第１の絶縁膜上にゲート電極を形
成するゲート電極形成工程と、第１の絶縁膜に、半導体
層上に開口されたコンタクトホールを形成するコンタク
トホール形成工程とを有する薄膜トランジスタの製造方
法であって、ゲート電極形成工程よりも後の工程に、ゲ
ート電極が形成されていない領域の半導体層に第１の絶
縁膜を通して第１の不純物を導入し、半導体層に第１の
不純物領域を形成する第１の不純物導入工程を行い、コ
ンタクトホール形成工程よりも後の工程に、コンタクト
ホール内に露出した第１の不純物領域内に第２の不純物
を導入し、第１の不純物領域より不純物濃度が高い第２
の不純物領域を形成する第２の不純物導入工程を行うの
で、従来の薄膜トランジスタの製造方法よりも製造工程
を簡略にしつつＬＤＤ構造の薄膜トランジスタを製造す
ることができる。

【００４５】また、上記の薄膜トランジスタの製造方法
において、第１の不純物導入工程は、コンタクトホール
形成工程の後に行うことができる。また、上記の薄膜ト
ランジスタの製造方法において、第２の不純物導入工程
は、第１の不純物導入工程の後に行うことができる。ま
た、上記の薄膜トランジスタの製造方法において、第１
の不純物導入工程の後、コンタクトホール形成工程の前
に、層間絶縁膜となる第２の絶縁膜を堆積する第２の絶
縁膜堆積工程を更に行い、コンタクトホール形成工程で
は、第１の絶縁膜と第２の絶縁膜を貫通するコンタクト
ホールを開口すれば、画素電極やドレインバスライン
を、直接ソース領域やドレイン領域に接続することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による薄膜トランジスタ
の構造を示す平面図及び断面図である。

【図２】本発明の第１実施形態による薄膜トランジスタ
の製造方法を示す平面図及び断面図（その１）である。

【図３】本発明の第１実施形態による薄膜トランジスタ
の製造方法を示す平面図及び断面図（その２）である。

【図４】本発明の第２実施形態による薄膜トランジスタ
の構造を示す平面図及び断面図である。

【図５】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す平面図及び断面図である。

【図６】従来の薄膜トランジスタの製造方法を示す工程
断面図である。

【符号の説明】

１０…ガラス基板 １２…多結晶シリコン膜 １４…シリコン酸化膜 １６…ゲート電極 １８…低濃度不純物層 ２０…コンタクトホール ２２…高濃度不純物層 ２４…ソース電極 ２６…ドレイン電極 ２８…層間絶縁膜 ３０…画素電極 ３２…ゲートバスライン ３４…ドレインバスライン ３６…層間絶縁膜 ４０…ガラス基板 ４２…多結晶シリコン膜 ４４…シリコン酸化膜 ４６…Ａｌ膜 ４８…ゲート電極 ５０…低濃度不純物層 ５２…高濃度不純物層 ５４…層間絶縁膜 ５６…ソース電極 ５８…ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 友孝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大堀 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に形成された半導体層と、 前記半導体層上に形成され、コンタクトホールが開口さ
   れたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記ゲート電極が形成されていない領域の前記半導体層
   に形成された第１の不純物領域と、前記コンタクトホー
   ル内に露出した前記第１の不純物領域内に形成され、前
   記第１の不純物領域より不純物濃度が高い第２の不純物
   領域とをそれぞれ有するソース領域とドレイン領域とを
   有することを特徴とする薄膜トランジスタ。
2. 【請求項２】 請求項１記載の薄膜トランジスタにおい
   て、 前記ゲート電極上に形成された絶縁膜を更に有し、 前記コンタクトホールは、前記絶縁膜と前記ゲート絶縁
   膜を貫通して形成されていることを特徴とする薄膜トラ
   ンジスタ。
3. 【請求項３】 請求項１又は２記載の薄膜トランジスタ
   において、 前記コンタクトホールは、前記ゲート電極のエッジより
   ２μｍ以内の領域に形成されていることを特徴とする薄
   膜トランジスタ。
4. 【請求項４】 平行に配された複数のドレインバスライ
   ンと、 前記ドレインバスラインと直交する方向に平行に配され
   た複数のゲートバスラインと、 前記ドレインバスラインと前記ゲートバスラインとの各
   交差部に設けられた請求項１乃至３のいずれかに記載の
   薄膜トランジスタと、 前記薄膜トランジスタの前記ソース領域に接続された画
   素電極とを有することを特徴とする薄膜トランジスタマ
   トリクス装置。
5. 【請求項５】 絶縁性基板上に半導体層を形成する半導
   体層形成工程と、 前記半導体層が形成された前記絶縁性基板上に、ゲート
   絶縁膜となる第１の絶縁膜を堆積する第１の絶縁膜堆積
   工程と、 前記第１の絶縁膜上にゲート電極を形成するゲート電極
   形成工程と、 前記第１の絶縁膜に、前記半導体層上に開口されたコン
   タクトホールを形成するコンタクトホール形成工程とを
   有する薄膜トランジスタの製造方法であって、 前記ゲート電極形成工程よりも後の工程に、前記ゲート
   電極が形成されていない領域の前記半導体層に第１の絶
   縁膜を通して第１の不純物を導入し、前記半導体層に第
   １の不純物領域を形成する第１の不純物導入工程を、 前記コンタクトホール形成工程よりも後の工程に、前記
   コンタクトホール内に露出した前記第１の不純物領域内
   に第２の不純物を導入し、前記第１の不純物領域より不
   純物濃度が高い第２の不純物領域を形成する第２の不純
   物導入工程を有することを特徴とする薄膜トランジスタ
   の製造方法。
6. 【請求項６】 請求項５記載の薄膜トランジスタの製造
   方法において、 前記第１の不純物導入工程は、前記コンタクトホール形
   成工程の後に行うことを特徴とする薄膜トランジスタの
   製造方法。
7. 【請求項７】 請求項６記載の薄膜トランジスタの製造
   方法において、 前記第２の不純物導入工程は、前記第１の不純物導入工
   程の後に行うことを特徴とする薄膜トランジスタの製造
   方法。
8. 【請求項８】 請求項５記載の薄膜トランジスタの製造
   方法において、 前記第１の不純物導入工程の後、前記コンタクトホール
   形成工程の前に、層間絶縁膜となる第２の絶縁膜を堆積
   する第２の絶縁膜堆積工程を更に有し、 前記コンタクトホール形成工程では、前記第１の絶縁膜
   と前記第２の絶縁膜を貫通するコンタクトホールを開口
   することを特徴とする薄膜トランジスタの製造方法。