CN112838127A - 薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN112838127A
CN112838127A CN202011135257.XA CN202011135257A CN112838127A CN 112838127 A CN112838127 A CN 112838127A CN 202011135257 A CN202011135257 A CN 202011135257A CN 112838127 A CN112838127 A CN 112838127A
Authority
CN
China
Prior art keywords
region
impurity
layer
work function
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011135257.XA
Other languages
English (en)
Inventor
大田裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN112838127A publication Critical patent/CN112838127A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开一种薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法，一实施方式的薄膜晶体管包括：栅极；半导体层，其使用非晶硅形成，且包括在俯视观察时与栅极重叠的区域；栅极绝缘膜，其介于栅极与半导体层之间；以及源极和漏极，其以具有预定间隔且彼此相对的方式配置，栅极包括第一层及第二层，第一层具有第一功函数，第二层具有第二功函数并介于第一层与栅极绝缘膜之间，半导体层包括本征区域及低浓度杂质区域，本征区域由非掺杂的非晶硅构成，低浓度杂质区域以规定的低浓度包含杂质并与栅极绝缘膜分开地形成，当杂质为n型杂质时，第二功函数比第一功函数小，当杂质为p型杂质时，第二功函数比第一功函数大。

Description

薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法
技术领域
本公开涉及一种薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法。
背景技术
薄膜晶体管(TFT)在装入液晶显示装置及有机EL显示装置等平面型显示装置的显示面板等中作为像素的驱动元件使用。总的来说，TFT具备半导体层，该半导体层包含栅极、栅极绝缘膜、源极和漏极、以及要成为源极和漏极间的导电路的沟道部。在这样的TFT中，具有由非晶硅构成的半导体层的TFT特别在液晶显示面板中被广泛使用，以便有效利用低成本、低截止电流等特征。
在液晶显示装置等平面型显示装置的领域中，持续进行分辨率的高度化，使得开始具有所谓的8K、即33兆像素的液晶显示装置的释放。这样，为了实现像素数的增大，要求各像素的微细化。但是，如果仅减小各个像素的面积，则伴随着开口率的降低，各像素的显示性能有可能降低。因此，在分辨率的高度化的进展中，要求驱动各像素的TFT的小型化、和/或向各TFT供给电力或各种信号的总线的微细化。
发明内容
本发明所要解决的技术问题
作为用于使TFT小型化的一个对策，可以考虑缩短作为源极与漏极的间隔即沟道长度。沟道长度的缩短不仅导致TFT的小型化，而且通过与沟道长度相关的栅极长度(沿着源极与漏极的相对方向的栅极的宽度)的缩短，导致配置于显示面板的栅极总线的细线化。详细而言，栅极电极连接到与栅极驱动器连接的栅极总线，通过包含由曝光引起的掩模的形成、以及使用了该掩模的蚀刻等的图案而与栅极总线一体地形成。因此，如果仅使栅极总线微细化，则在曝光、蚀刻等条件设定方面，有时难以高精度地对栅极总线以及栅极两者进行图案化。与此相对地，如果栅极的宽度被缩短，则能够在不存在图案化精度的问题的情况下使栅极总线变细。因此，沟道长度的缩短不仅是TFT的小型化，而且通过栅极长度的缩短来实现栅极总线的细线化，进而能够实现维持或提高各像素的开口率。
但是，沟道长度的缩短由于所谓的短沟道效应而引起栅极阈值的降低，结果，有时得不到期望的开关特性。因此，在本公开的一实施方式中，提供一种新型的薄膜晶体管，其不会使TFT所要求的性能显著下降，能够实现TFT的小型化，进而实现图像显示面板的像素的开口率的维持或提高。
用于解决技术问题的技术方案
本公开的一实施方式的薄膜晶体管包括：栅极；半导体层，其使用非晶硅形成，且包括在俯视观察时与所述栅极重叠的第一区域；栅极绝缘膜，其介于所述栅极与所述半导体层之间；以及源极以及漏极，其以在所述第一区域的上方具有预定间隔且彼此相对的方式配置，所述栅极包括第一层及第二层，所述第一层具有第一功函数，所述第二层具有第二功函数并介于所述第一层与所述栅极绝缘膜之间，所述半导体层包括本征区域及低浓度杂质区域，所述本征区域由非掺杂的非晶硅构成，所述低浓度杂质区域以规定的低浓度包含杂质并与所述栅极绝缘膜分开地形成，当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小，当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
在本公开的另一实施方式中，提供图像显示面板，本公开另一实施方式的图像显示面板包括：本公开的一是实施方式的多个薄膜晶体管，其呈矩阵状形成在基板上；以及多个像素，其呈矩阵状设置在所述基板上且使用所述薄膜晶体管驱动。
在本公开的另一实施方式中，提供薄膜晶体管的制造方法。本公开的另一实施方式的薄膜晶体管的制造方法包括：在基板上形成栅极的步骤；形成覆盖所述栅极的栅极绝缘膜的步骤；在所述栅极绝缘膜上形成半导体层的步骤，所述半导体层是由非晶硅构成的层，并包括俯视观察时与所述栅极重叠的第一区域；通过对导体膜进行成膜以及图案化，在所述第一区域的上方形成具有规定间隔且彼此相对的源极以及漏极；以及通过在所述半导体层中的从所述栅极绝缘膜分开的规定区域中添加杂质，在所述规定区域设置按规定低浓度含有所述杂质的低浓度杂质区域，形成所述栅极的步骤包括：使用具有第一功函数的材料形成第一层的步骤；使用具有第二功函数的材料形成第二层的步骤，其中所述第二层介于所述第一层和所述栅极绝缘膜之间；当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小；当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
有益效果
根据上述各实施方式的薄膜晶体管以及薄膜晶体管的制造方法，不会引起薄膜晶体管中的特定特性的变动，能够实现TFT的小型化，进一步地，能够实现与TFT连接的布线的细线化。然后，根据上述实施方式的图像显示面板，能够提高各像素的开口率，能够不伴随显示性能的降低而增加像素数。
附图说明
图1是表示本公开的一实施方式的薄膜晶体管的一个例子的截面图。
图2A是表示薄膜晶体管的沟道长度(L)与栅极阈值(Vth)的关系的一个例子的特性图。
图2B是表示薄膜晶体管中的沟道长度(L)与断开时的漏极电流(Ioff)的关系的一个例子的特性图。
图3A是说明栅极电位(Vg)与漏极电流(Id)之间的关系中的本公开的作用的特性图。
图3B是说明沟道长度(L)与栅极阈值(Vth)之间的关系中的本公开的作用的特性图。
图4是表示本公开的一实施方式的薄膜晶体管的其他例子的截面图。
图5是表示具备本公开的一实施方式的薄膜晶体管的图像显示面板的一个例子的示意图。
图6A是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6B是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6C是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6D是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6E是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6F是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6G是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
图6H是表示本公开的一实施方式的薄膜晶体管的制造方法的一个例子的截面图。
具体实施方式
以下，参照附图说明本公开的实施方式的薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法。另外，本公开的薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法不受以下说明的实施方式以及参照的各附图的记载限定地解释。
[薄膜晶体管的结构]
图1是表示本公开的一实施方式的薄膜晶体管(TFT)1的一个例子的截面图。如图1所示，TFT 1具备形成在基板10上的栅极2、覆盖栅极2的栅极绝缘膜3、半导体层4、源极5s和漏极5d。半导体层4包括俯视观察时与栅极2重叠的第一区域4a。栅极绝缘膜3介于栅极2与半导体层4之间。源极5s和漏极5d以在第一区域4a的上方(相对于半导体层4而言栅极2的相反方向)具有预定的间隔L且彼此相对的方式配置。在图1所例示的TFT 1中，在源极5s和漏极5d各自与半导体层4之间形成有由包含杂质的非晶硅构成的杂质含有层52和接触层51。此外，“俯视观察”是指以与从栅极2到源极5s和漏极5d的层叠方向(与形成有栅极2的基板10的表面垂直的方向)平行的视线来观察TFT 1。
实施方式的薄膜晶体管可以是n型及p型中的任一种载流子型的场效应晶体管。即，包括半导体层4所具有的杂质的区域(例如后述的低浓度杂质区域42)以及添加到上述杂质含有层52中的杂质也可以是n型杂质以及p型杂质中的任一种。作为添加到由非晶硅构成的半导体层4等的杂质，例示了磷或砷等5价的元素(n型杂质)以及硼或铟等3价的元素(p型杂质)，但添加到半导体层4和杂质含有层52等的杂质并不限定于此。在以下的说明中，除了特别说明的情况以外，以TFT 1为n型场效应晶体管的情况为例对实施方式的TFT进行说明。因此，如杂质含有层52那样，由包含杂质的半导体构成的层或区域根据该杂质的浓度，也被称为“n-层”或“n-区域”、或“n+层”或“n+区域”等。
源极5s和漏极5d使用铜或者铝等具有适当的导电性的金属分别形成，且相互之间隔开间隔L并相对。半导体层4包括俯视观察时被夹在源极5s和漏极5d之间的第二区域4b。在第二区域4b，根据栅极2的电位形成TFT 1的沟道。第二区域4b作为源极5s与漏极5d相对的方向的长度(沟道长度)具有长度L。此外，栅极2具有源极5s与漏极5d相对的方向的长度LG(栅极长度LG)。
栅极绝缘膜3使用氧化硅、氮化硅或氧化氮化硅等形成，将栅极2与半导体层4等非绝缘物绝缘。
接触层51是为了获得源极5s和漏极5d各自与半导体层4(在图1的例子中形成在半导体层4上的n+层52)之间的欧姆接触而设置的。接触层51例如以具有高杂质浓度(例如1E+20(/cm3)以上)的方式通过在硅等半导体中掺杂上述的磷或硼等杂质而形成。
此外，n+层52也可以通过在硅等半导体中掺杂磷等杂质形成。在TFT 1为p型场效应晶体管时，包含p型杂质的杂质含有层(p+层)也可以形成在半导体层4与接触层51之间。n+层52的杂质浓度例如为1E+17(/cm3)以上、1E+19(/cm3)以下左右，比接触层51的杂质浓度低。通过设置n+层52在半导体层4与n+层52之间生成耗尽层，因此能够减小TFT 1截止时的电流。
半导体层4使用非晶硅形成。而且，在TFT 1中，半导体层4包含由未掺杂的非晶硅构成的本征区域41和以规定的低浓度包含杂质的低浓度杂质区域(n-区域)42。低浓度杂质区域42的“低浓度”是指在没有向栅极2施加电压的状态下的低浓度杂质区域42表示20kΩ/square以上的片电阻的杂质浓度。作为低浓度杂质区域42的杂质浓度，例示5E+16(/cm3)以上且5E+18(/cm3)以下的浓度。这样，低浓度杂质区域42的杂质浓度比杂质含有层52的杂质浓度低。
低浓度杂质区域42从栅极绝缘膜3分开，即与栅极绝缘膜3之间隔开间隔，形成在半导体层4中。因此，与以到达栅极绝缘膜3的方式添加杂质的情况相比，难以产生由杂质引起的气蚀。此外，能够得到小的S因子，能够得到良好的开关特性。
在图1的例子的TFT 1中，低浓度杂质区域42从半导体层4中的与栅极绝缘膜3相反一侧的表面形成到规定的深度D。规定的深度D例如为10nm以上40nm以下。
在图1中例示的TFT 1的半导体层4中，通过除去源极5s与漏极5d之间的表面部分设置有凹部(recess)43。而且，从凹部43的底面朝向栅极绝缘膜3直到规定的深度D为止形成有n区域42。即，n-区域42包含在半导体层4中的在俯视观察时被源极5s和漏极5d夹着的第二区域4b。如上所述，TFT 1的沟道形成在第二区域4b。由于在该第二区域4b中包括n-区域42，因此，截止电流难以增加。
进一步地，在本实施方式的TFT 1中，栅极2具有包括功函数(WF)彼此不同的第一层21和第二层22的层叠结构。第一层21使用具有第一功函数的材料形成，第二层22使用具有第二功函数的材料形成。第二层22介于第一层21和栅极绝缘膜3之间。另外，图1中例示的栅极2例如形成在使用钛等形成的阻挡金属2a上。但是，阻挡金属2a也可以不必设置。
第二层22所使用的具有第二功函数的材料根据TFT 1的载流子型即根据半导体层4所包含的杂质类型被选择。在半导体层4的低浓度杂质区域42所包含的杂质为n型杂质的情况下，形成第二层22的材料的功函数(第二功函数)小于第一功函数。另一方面，在低浓度杂质区域42所包含的杂质是p型杂质的情况下，第二功函数大于第一功函数。作为用于第一层21的材料，可例示铜(WF：约5.0eV)、铝(WF：约4.2eV)、钛(WF：约4.3eV)、钼(WF：约4.2eV)。在TFT 1为n型场效应晶体管的情况下，作为第二层22所使用的材料，例示以镧(WF：约3.5eV)为首的各镧系元素、镁(WF：约3.4eV)及这些材料的化合物。在TFT 1为p型场效应晶体管的情况下，作为第二层22所使用的材料，可例示铂(WF：5.64eV～5.93eV)以及硒(WF：约5.9eV)与金属的化合物(例如硒化锌)等。作为上述第一层21或第二层22的材料所例示的各材料能够任意地组合。例如，第一层21也可以使用铜形成，第二层22也可以包含镧。
在本实施方式的TFT 1中，与不具有栅极2的第二层22及n-区域42的现有的TFT相比，能够抑制或防止伴随沟道长度L的缩短的特性的变动。以下说明其理由。
[实施方式的TFT的作用]
本发明人在研究TFT的小型化时，研究了现有的TFT中的沟道长度的缩短引起的对特性的影响。该调查结果如图2A及图2B所示。图2A表示TFT的沟道长度L与栅极阈值Vth的关系，图2B表示沟道长度L与截止时的漏极电流Ioff的关系。另外，图2A中表示结果的调查中所使用的TFT具有30um的沟道宽度，在漏极-源极之间施加10V的电压的状态下将带来10pA以上的漏极电流的栅极电位作为栅极阈值Vth被测量。此外，在图2B中表示结果的调查中，使用与图2A的调查相同的TFT，在漏极-源极之间施加10V的电压且在栅极施加了-5V的状态下的漏极电流作为截止电流Ioff被测量。
如图2A所示，栅极阈值Vth随着沟道长度L的变短而降低。此外，如图2B所示，截止电流Ioff随着沟道长度L变短而增加。认为是所谓短沟道效应的影响，作为其中一个原因是产生了源极和漏极各自的耗尽层彼此连接的穿通(punch-through)现象。但是，为了在例如液晶显示面板中具备良好的显示特性(各像素的开口率)来实现所谓的8K的高分辨率，认为需要3um以下的栅极长度，且需要沟道长度L比其栅极长度短的长度。关于这一点，推测如果基于图2A和图2B对小于3μm的沟道长度L中的栅极阈值Vth和截止电流Ioff进行外插，则例如关于栅极阈值Vth难以得到理想的1V～2V左右的值。对于截止电流Ioff，在小于3μm的沟道长度L中，估算难以得到适于实用的特性。
在具有这样的栅极阈值Vth以及截止电流Ioff的特性(以下，两特性总称为开关特性)的TFT中，如上所述，本实施方式的TFT1具备层叠结构的栅极2和半导体层4内的低浓度杂质区域42(参照图1)。参照图3A以及图3B，说明栅极2的第二层22(参照图1)以及低浓度杂质区域(n-区域)42的作用。
图3A中概念性地表示栅极电位Vg与漏极电流Id的关系中，栅极2的第二层22及n-区域42的作用导致的变化。图3A中，实线C11表示具有特定的栅极长度L1(例如5μm)、具有现有的结构的TFT、即本实施方式的TFT 1中的不具有第二层22及n-区域42的TFT的Vg-Id特性。该TFT具有Vthl作为栅极阈值(在漏极电流Id中带来电流Ith的栅极电位Vg)。如果使该TFT的栅极长度比L1短，则上述的短沟道效应，导致由实线C11表示的特性变化由虚线C14表示的特性。即，栅极阈值向比Vth1低的一方偏移，并且截止电流(栅极电位Vg比栅极阈值低时的漏极电流Id)增加。
因此，在本实施方式的TFT 1中，在主要由第一层21构成的栅极2与栅极绝缘膜3的界面设置有第二层22。在TFT 1为n型场效应晶体管的情况下，第二层22由具有比构成第一层21的材料的功函数(第一功函数)小的功函数(第二功函数)的材料形成。因此，在栅极绝缘膜3与由非晶硅构成的半导体层4的界面，不是作为大量载流子的电子，而是诱发大量的空穴。因此，能够使栅极阈值向较大的一方偏移。另一方面，在TFT 1为p型场效应晶体管的情况下，第二层22由具有比第一功函数大的第二功函数的材料形成。因此，在栅极绝缘膜3与由非晶硅构成的半导体层4的界面，不是作为大量载流子的空穴，而是感应出大量电子。因此，能够使栅极阈值向较大的一方偏移。
另外，通过发明者的调查确定通过使用具有约4.2eV的功函数的铝代替具有约5.0eV的功函数的铜作为栅极的材料，栅极阈值提高0.8V左右。因此，在第一功函数与第二功函数之差为δ(eV)的情况下，推测为栅极阈值大致提高δ(V)。例如，如上所述，通过将功函数的差为1.5eV左右即铜(第一层21)和镧(第二层22)组合，与仅由铜形成栅极的情况相比，推测可以将栅极阈值提高1.5V左右。
该第二层22的作用在图3A中由单点划线C12表示。即，通过设置第二层22，能够使由实线C11表示的现有结构的TFT中的Vg-Id特性向栅极电位Vg的增加方向(箭头AL1的朝向)偏移，能够将栅极阈值从Vth1提高到Vth2。因此，即使缩短栅极2的栅极长度并且缩短沟道长度，也能够将栅极阈值维持为与由实线C11表示的Vg-Id特性中的栅极阈值Vth1相同程度或者Vth1以上。
这样，栅极阈值提高，另一方面，随着从实线C11向单点划线C12的Vg-Id特性的变化，栅极电位Vg充分高的区域(TFT导通的状态)中的漏极电流(导通电流)Ion降低。在例如8K等具有高分辨率的液晶显示面板中，由于用于各个像素的充电的时间比低分辨率的时间短，因此像素的驱动元件即TFT的导通电流的降低是不优选的。
因此，在本实施方式的TFT 1中，在由非晶硅构成的半导体层4设置低浓度杂质区域(n-区域)42。通过设置n-区域42，提高半导体层4中的载流子迀移率。结果，如图3A中双点划线C13所示，栅极阈值向箭头AL2所示的方向稍微降低，但与单点划线C12相比，能够提高导通电流Ion。因此，如上所述，当沟道长度缩短时，栅极阈值降低，但根据本实施方式的TFT1，能够将栅极阈值维持在与由实线C11表示的Vg-Id特性中的Vth1相同程度或者Vth1以上，并且能够抑制或者防止导通电流Ion的降低。
另外，通过n-区域42的杂质浓度可以调整n-区域42的导通电流的提高以及栅极阈值的降低程度。
参照图3B，从先前参照的图2A所示的沟道长度L与栅极阈值Vth的关系(L-Vth特性)的观点来看，说明栅极2的第二层22及n-区域42的作用。图3B中概念性地表示了L-Vth特性中的由栅极2的第二层22及n-区域42的作用导致的变化。在图3B中，实线C21表示现有结构的TFT，即，与图3A中由实线C11表示其Vg-Id特性的TFT同样的TFT的L-Vth特性。与图2A的调查结果同样地，随着通道长度L变短，栅极阈值Vth降低。例如，如果沟道长度L从L1缩短到L2，则栅极阈值从Vth1降低到Vth3。
在本实施方式的TFT 1中，由于在栅极2设置有第二层22，因此由实线C21表示的L-Vth特性向由点划线C22表示的特性变化。因此，能够将沟道长度L2中的栅极阈值如箭头AL3所示那样提高到Vth2。而且，在本实施方式的TFT 1中，由于设有n-区域42，因此由单点划线C22表示的L-Vth特性向由双点划线C23表示的特性变化。因此，沟道长度L2中的栅极阈值如箭头AL4所示那样降低。
在由双点划线C23表示的L-Vth特性中，沟道长度L2中的栅极阈值Vth是由实线C21表示的现有结构的TFT中的沟道长度L1中的栅极阈值Vth1。即，尽管沟道长度L从L1缩短为L2，但却得到与现有结构的TFT相同的栅极阈值。这样，在本实施方式中，能够抑制或防止导通电流的降低，并至少抑制因沟道长度L的缩短导致的栅极阈值的降低。而且，通过根据沟道长度L的缩短量适当地选择栅极2的第二层22所使用的材料和n-区域42的浓度，也能够得到与具有更长的沟道长度L的以往结构的TFT同等的栅极阈值Vth。
如从图3B可以理解那样，第二层22在沟道长度L缩短到期望的长度、例如L2时，可以使用具有将L2中的栅极阈值Vth提高到比Vth1高的Vth2的功函数的材料形成。由此，例如即使经过形成n-区域42，在L2的沟道长度上，也能够得到Vth1或其以上的栅极阈值。
根据先参照的图2A所示的调查结果，当沟道长度比4um短时，估算栅极阈值急剧降低。因此，优选地，通过第二层22的附加来充分地提高栅极阈值。但是，还期望沟道长度缩短后的栅极阈值不要过于向比以往的栅极阈值的高的一侧偏离。例如，优选地，通过第二层22的附加将栅极阈值提高1.0V～2.0V左右。因此，在使用以往的TFT的栅极使用的材料来形成第一层21的情况下，根据上述第一功函数与第二功函数之差和栅极阈值的变化的关系，第一功函数与第二功函数之差也可以是1.0eV以上且2.0eV以下。
另外，即使在仅利用具有比铜等低的功函数的镧来形成栅极2的情况下，也认为栅极阈值比仅利用铜来形成栅极的情况高。但是，例如通过具备由铜等构成的第一层21，且仅在与栅极绝缘膜3的界面附近具备包含具有第二功函数的材料的第二层22，能够以低成本构成导电性良好的栅极2。
根据本实施方式，由于能够像这样在抑制开关特性的降低的同时缩短沟道长度，因此能够在维持适当的特性的状态下使TFT小型化。进一步地，如后所述，如果图像显示面板具备本实施方式的TFT 1，则如上所述随着栅极长度的缩短，能够使栅极总线细线化。进一步地，由于n-区域42引起的效果和沟道长度的缩短引起的效果而使导通电流为呈增加趋势，因此，沟道宽度、即源极和漏极的宽度也可以变细。结果，与栅极的宽度的缩短和栅极总线的细线化的关系同样地，伴随源极的宽度的缩短，也能够实现源极总线的细线化。因此，通过TFT的小型化和各总线的细线化，能够提高图像显示面板的各像素的开口率。
[薄膜晶体管的其他例子]
在图1所例示的TFT 1中，n-区域42包含在第二区域4b。但是，n-区域42也可以形成为在半导体层4中也遍及在俯视观察时与源极5s和漏极5d各自重叠的区域。图4，表示这样直到第二区域4b以外的区域为止设置有n-区域42a的本实施方式的其他例子(TFT 1a)。
如图4所示，在TFT 1a中，不仅在第二区域4b形成n-区域42a，而且在俯视观察时在半导体层4的整个表面形成n-区域42a。即，n-区域42a也形成在半导体层4中的与源极5s重叠的区域以及与漏极5d重叠的部分。但是，在TFT 1a中，n-区域42a也从栅极绝缘膜3分开。
此外，在TFT 1a中，半导体层4都具有由非掺杂的非晶硅构成的第一本征区域411以及第二本征区域412、和低浓度杂质区域(n-区域)42a的3层结构。n-区域42a配置在第一本征区域411上，第二本征区域412配置在n-区域42a上。n-区域42a夹在第一本征区域411与第二本征区域412之间。第一本征区域411形成在栅极绝缘膜3上，在第二本征区域412上形成有n+层52和接触层51，在其上分别形成有源极5s和漏极5d。并且，在半导体层4中的俯视观察时被夹在源极5s与漏极5d之间的第二区域4b，第二本征区域412被除去而露出n-区域42a。
n-区域42a形成为在没有向栅极2施加电压的情况下具有20kΩ/square以上的片电阻。因此，即使n-区域42a在俯视观察时设置在半导体层4的整个表面，TFT 1a也能够作为开关元件发挥功能。另外，图4所示的TFT 1a除了n-区域42a、以及第一本征区域411和第二本征区域412以外，还包括与图1所示的TFT 1同样的构成要素。对与图1所示的构成要素相同的构成要素适当在图4中标注与图1相同的附图标记，并省略其说明。
[图像显示面板]
接着，参照图5说明具有本公开的一实施方式的薄膜晶体管(TFT)1的图像显示面板100。图像显示面板100包括呈矩阵状形成在基板6上的TFT 1、以及呈矩阵状形成在基板6上并使用TFT1驱动的多个像素7。图像显示面板100也可以具备图4所示的一实施方式的其他例子的TFT 1a来代替TFT 1。
图像显示面板100还包括沿列方向(图5中的Y方向)并列且分别沿行方向(图5中的X方向)延伸的多个栅极总线8g以及沿行方向并列且分别沿列方向延伸的多个源极总线8s。栅极总线8g与栅极驱动器9g连接，且从栅极驱动器9g供给驱动TFT 1的栅极信号。源极总线8s与源极驱动器9s连接，从源极驱动器9s经由TFT 1供给施加到像素7的源极信号。在图5的例子中，栅极驱动器9g形成在图像显示面板100上，源极驱动器9s设置在图像显示面板100的外部。
在图5的例子中，图像显示面板100是液晶显示面板。另外，图像显示面板100只要配置成矩阵状的多个像素分别由薄膜晶体管驱动即可，并不特别限定于液晶显示面板，例如也可以是有机EL显示面板。
TFT 1包括栅极2、源极5s及漏极5d。如图1所示，TFT 1包含半导体层4及栅极绝缘膜3，但在图5中省略了它们的图示。栅极2与栅极总线8g连接，源极5s与源极总线8s连接，而且漏极5d与像素电极7a连接。像素电极7a隔着液晶层与相对电极(未图示)相对。由像素电极7a、液晶层以及对置电极形成液晶电容。
由于图像显示面板100包括上述本公开的一实施方式的TFT 1(也可以是TFT 1a)，因此，可以抑制或防止栅极阈值降低，同时可以减小TFT 1的沟道长度。因此，在图像显示面板100中，能够具备具有适当的特性的小型的TFT 1，与此相伴，能够如上述那样使栅极总线8g和源极总线8s变细。即，能够提高各像素7中的开口率，能够实现具有适当的显示特性的高分辨率的显示装置。
[薄膜晶体管的制造方法]
接着，参照图6A～图6H说明本公开的一实施方式的薄膜晶体管(TFT)1的制造方法。如图6A～图6H所示，TFT 1的制造方法包括：在由玻璃基板或绝缘膜等构成的基板10上形成栅极2；形成覆盖栅极2的栅极绝缘膜3；以及在栅极绝缘膜3上形成半导体层4，该半导体层4是由非晶硅构成的层，并包括在俯视观察时与栅极2重叠的第一区域4a。TFT 1的制造方法还包括：在第一区域4a的上方(相对于半导体层4而言，栅极2的相反方向)形成具有规定间隔且彼此相对的源极5s和漏极5d；以及通过向半导体层4中的从栅极绝缘膜3分开的规定区域添加杂质，从而设置以规定的低浓度含有该杂质的低浓度杂质区域42。在此，形成栅极2包括：使用具有第一功函数的材料形成第一层21；以及使用具有第二功函数的材料形成介于第一层21和栅极绝缘膜3之间的第二层22。在作为TFT 1制造n型场效应晶体管的情况下，在第二层22的形成中，使用具有比第一功函数小的第二功函数的材料。另一方面，在作为TFT1制造p型场效应晶体管的情况下，在第二层22的形成中，使用具有比第一功函数大的第二功函数的材料。
首先，如图6A～图6C所示，在基板10上形成栅极2。在图6A的例子中，首先在基板10上形成阻挡金属2a。在其上形成构成栅极2的第一层21。阻挡金属2a使用钛等形成。第一层21使用具有规定的功函数即第一功函数的材料、例如铜、铝或钼等而形成。例如，通过溅射法形成阻挡金属(2a)和第一层(21)。
接着，如图6B所示，在第一层21上，使用具有与第一功函数不同的第二功函数的材料，形成第二层22。第二层22也可以通过溅射法等形成。用于形成第二层22的材料根据后述的形成低浓度杂质区域42时添加到半导体层4中的杂质的类型、即TFT 1的载流子类型进行选择。在低浓度杂质区域42的形成中添加n型杂质的情况下，使用具有比第一功函数小的第二功函数的材料、例如镧等各种镧系元素形成第二层22。另一方面，在低浓度杂质区域42a的形成中添加p型杂质的情况下，使用具有比第一功函数大的第二功函数的材料、例如铂或金属与硒的化合物等形成第二层22。
而且，如图6C所示，包括第一层21和第二层22的金属的层叠膜与阻挡金属2a一起例如通过光刻法被图案化，形成具有期望形状的栅极2。另外，虽未图示，但与栅极2相连的栅极总线也与栅极2一体形成。在本实施方式的薄膜晶体管的制造方法中，这样使用功函数不同的两种材料来形成层叠结构的栅极2，因此，与通过以往的制造方法制造的TFT相比，能够提高栅极阈值。
接着，如图6D所示，栅极绝缘膜3通过使用例如CVD(Chemical Vapor Deposition：化学气相沉积)法使氧化硅膜或氮化硅膜等成膜来形成。
进而，如图6E所示，半导体层4以至少具有在俯视观察时与栅极2重叠的第一区域4a的方式形成。半导体层4例如通过使用CVD法在栅极绝缘膜3上成膜由非晶硅构成的半导体膜而形成。
接着，如图6F所示，通过从半导体层4的表面掺杂杂质，形成规定厚度的杂质含有层52，进一步地，接触层51通过杂质的掺杂形成。杂质含有层52和接触层51的形成所使用的杂质在制造n型场效应晶体管作为TFT 1的情况下是磷或砷等n型杂质，在制造p型场效应晶体管作为TFT 1的情况下是硼或铟等p型杂质。接着，在接触层51上，使用铜或钼等，要成为源极和漏极的导体膜5通过例如溅射法成膜。
然后，使用光刻法等使该导体膜5被图案化，如图6G所示，形成在俯视观察时夹着栅极2并相对的源极5s及漏极5d。源极5s和漏极5d形成为相互分开。接着，如图6G所示，在导体膜5的图案化后，在源极5s与漏极5d之间露出的半导体膜4的一部分例如通过蚀刻除去，形成凹部43。
然后，如图6H所示，通过在半导体层4中的从栅极绝缘膜3分开的预定的区域中添加杂质，从而在该预定的区域中形成低浓度杂质区域42。在制造n型场效应晶体管作为TFT1的情况下，例如通过添加磷或砷等n型杂质来形成低浓度杂质区域(n-区域)42。另一方面，在制造p型场效应晶体管作为TFT 1的情况下，在半导体层4的预定区域添加例如硼或铟等p型杂质。例如，以5E+16(/cm3)以上、5E+18(/cm3)以下程度的低浓度，以在低浓度杂质区域42内含有杂质的方式调整杂质的添加所涉及的条件。此外，关于杂质的添加的条件以低浓度杂质区域42与栅极绝缘膜3分开的方式，即，以低浓度杂质区域42不到达栅极绝缘膜3的方式被调整。
例如，在形成源极5s和漏极5d后，通过使在源极5s和漏极5d之间露出的半导体层4的表面仅暴露在包含在半导体层4内能成为杂质的规定的元素的气氛中来进行n-区域42的形成。也可以通过在包含规定的元素的气氛中简单地保管包含半导体层4的露出面的制造途中的TFT 1，来进行n-区域42的形成。
在通过这样的方法添加杂质的情况下，例如，通过在包含膦的200℃～350℃左右的气氛中放置10秒～20秒左右、制造过程中的TFT 1，能够形成具有先前例示的浓度的n-区域42。经过以上工序，完成图1中例示的TFT 1。另外，在制造图4的TFT 1a的情况下，在图6E所示的工序之后，通过杂质的添加来形成n-区域42a。进一步地，在成为第二本征区域412的由非晶硅构成的半导体膜形成后，依次形成杂质含有层52等。
[总结]
(1)本公开的一实施方式的薄膜晶体管，包括：栅极；半导体层，其使用非晶硅形成，且包括在俯视观察时与所述栅极重叠的第一区域；栅极绝缘膜，其介于所述栅极与所述半导体层之间；以及源极以及漏极，其以在所述第一区域的上方具有预定间隔且彼此相对的方式配置，所述栅极包括第一层及第二层，所述第一层具有第一功函数，所述第二层具有第二功函数并介于所述第一层与所述栅极绝缘膜之间，所述半导体层包括本征区域及低浓度杂质区域，所述本征区域由非掺杂的非晶硅构成，所述低浓度杂质区域以规定的低浓度包含杂质并与所述栅极绝缘膜分开地形成，当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小，当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
根据(1)的构成，不会引起薄膜晶体管中的特定特性的变动，能够实现TFT的小型化，进一步地，能够实现与TFT连接的布线的细线化。
(2)在上述(1)的形态的薄膜晶体管中，所述低浓度杂质区域包含在第二区域，所述第二区域在所述半导体层中的在俯视观察时被所述源极和所述漏极夹着。根据该形态，截止电流难以增加。
(3)在上述(1)的形态的薄膜晶体管中，所述低浓度杂质区域从所述半导体层中的与所述栅极绝缘膜相反一侧的表面形成到规定的深度。根据该形态，可得到良好的开关特性。
(4)在上述(1)的形态的薄膜晶体管中，所述半导体层具有三层结构，所述三层结构包括：第一本征区域，其配置在所述栅极绝缘膜上；所述低浓度杂质区域，其配置在所述第一本征区域上；以及第二本征区域，其配置在所述低浓度杂质区域上，在所述半导体层中的在俯视观察时被所述源极和所述漏极夹着的第二区域中，所述第二本征区域被去除，所述低浓度杂质区域露出。根据该形态，有时会降低薄膜晶体管的截止电流。
(5)在上述(1)～(4)中的任意一个形态的薄膜晶体管中，所述第一功函数与所述第二功函数之差为1.0eV以上且2.0eV以下。根据该形态，在缩短沟道长度的情况下，有时得到适当的栅极阈值。
(6)在上述(1)～(5)中的任意一个形态的薄膜晶体管中，所述杂质为n型杂质，所述第一层使用铜形成，所述第二层包含镧。根据该形态，有时能够以低成本在小型的TFT中具备导电性良好的栅极。
(7)在上述(1)～(6)中的任意一个形态的薄膜晶体管中，在所述源极及漏极各自与所述半导体层之间，还包括与所述源极或所述漏极接触的接触层、以及由包含杂质的非晶硅构成的杂质含有层，所述低浓度杂质区域的杂质浓度比所述杂质含有层的杂质浓度低。
(8)本公开的另一实施方式的图像显示面板包括：上述形态(1)～(7)记载的多个薄膜晶体管，其呈矩阵状形成在基板上；以及多个像素，其呈矩阵状设置在所述基板上且使用所述薄膜晶体管驱动。
(9)本公开的另一实施方式的薄膜晶体管的制造方法包括：在基板上形成栅极的步骤；形成覆盖所述栅极的栅极绝缘膜的步骤；在所述栅极绝缘膜上形成半导体层的步骤，所述半导体层是由非晶硅构成的层，并包括俯视观察时与所述栅极重叠的第一区域；通过对导体膜进行成膜以及图案化，在所述第一区域的上方形成具有规定间隔且彼此相对的源极以及漏极；以及通过在所述半导体层中的从所述栅极绝缘膜分开的规定区域中添加杂质，在所述规定区域设置按规定低浓度含有所述杂质的低浓度杂质区域，形成所述栅极的步骤包括：使用具有第一功函数的材料形成第一层的步骤；使用具有第二功函数的材料形成第二层的步骤，其中所述第二层介于所述第一层和所述栅极绝缘膜之间；当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小；当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
根据(9)的构成，不会引起薄膜晶体管中的特定的特性的变动，能够实现TFT的小型化，进一步地，实现与TFT连接的布线的细线化。
(10)在上述(9)的形态的薄膜晶体管的制造方法中，设置所述低浓度杂质区域的步骤包括：在形成所述源极以及漏极之后，将在所述源极与所述漏极之间露出的所述半导体层的表面暴露在包含规定的元素的气氛中，所述规定的元素在所述半导体层内能够成为杂质。

Claims (10)

1.一种薄膜晶体管，其特征在于，其包括：
栅极；
半导体层，其使用非晶硅形成，且包括在俯视观察时与所述栅极重叠的第一区域；
栅极绝缘膜，其介于所述栅极与所述半导体层之间；以及
源极以及漏极，其以在所述第一区域的上方具有预定间隔且彼此相对的方式配置，
所述栅极包括第一层及第二层，所述第一层具有第一功函数，所述第二层具有第二功函数并介于所述第一层与所述栅极绝缘膜之间，
所述半导体层包括本征区域及低浓度杂质区域，所述本征区域由非掺杂的非晶硅构成，所述低浓度杂质区域以规定的低浓度包含杂质并与所述栅极绝缘膜分开地形成，
当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小，当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述低浓度杂质区域包含在第二区域，所述第二区域在所述半导体层中的在俯视观察时被所述源极和所述漏极夹着。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述低浓度杂质区域从所述半导体层中的与所述栅极绝缘膜相反一侧的表面形成到规定的深度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述半导体层具有三层结构，
所述三层结构包括：
第一本征区域，其配置在所述栅极绝缘膜上；
所述低浓度杂质区域，其配置在所述第一本征区域上；以及
第二本征区域，其配置在所述低浓度杂质区域上，
在所述半导体层中的在俯视观察时被所述源极和所述漏极夹着的第二区域中，所述第二本征区域被去除，所述低浓度杂质区域露出。
5.根据权利要求1～4中的任一项所述的薄膜晶体管，其特征在于，
所述第一功函数与所述第二功函数之差为1.0eV以上且2.0eV以下。
6.根据权利要求1～5中的任一项所述的薄膜晶体管，其特征在于，
所述杂质为n型杂质，所述第一层使用铜形成，所述第二层包含镧。
7.根据权利要求1～6中的任一项所述的薄膜晶体管，其特征在于，
在所述源极及所述漏极各自与所述半导体层之间，还包括与所述源极或所述漏极接触的接触层以及由包含杂质的非晶硅构成的杂质含有层，
所述低浓度杂质区域的杂质浓度比所述杂质含有层的杂质浓度低。
8.一种图像显示面板，其特征在于，
所述图像显示面板包括：
权利要求1～7中的任一项记载的多个薄膜晶体管，其呈矩阵状形成在基板上；以及
多个像素，其呈矩阵状设置在所述基板上，且使用所述薄膜晶体管驱动。
9.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括：
在基板上形成栅极的步骤；
形成覆盖所述栅极的栅极绝缘膜的步骤；
在所述栅极绝缘膜上形成半导体层的步骤，所述半导体层是由非晶硅构成的层，并包括俯视观察时与所述栅极重叠的第一区域；
通过对导体膜进行成膜以及图案化，在所述第一区域的上方形成具有规定间隔且彼此相对的源极以及漏极的步骤；以及
通过在所述半导体层中的从所述栅极绝缘膜隔开的规定区域中添加杂质，在所述规定区域设置按规定低浓度含有所述杂质的低浓度杂质区域的步骤，
形成所述栅极的步骤包括：
使用具有第一功函数的材料形成第一层的步骤；
使用具有第二功函数的材料形成第二层的步骤，其中所述第二层介于所述第一层和所述栅极绝缘膜之间，
当所述杂质为n型杂质时，所述第二功函数比所述第一功函数小；当所述杂质为p型杂质时，所述第二功函数比所述第一功函数大。
10.根据权利要求9所述的薄膜晶体管的制造方法，其特征在于，
设置所述低浓度杂质区域的步骤包括：在形成所述源极以及漏极之后，将在所述源极与所述漏极之间露出的所述半导体层的表面暴露在包含规定的元素的气氛中，所述规定的元素在所述半导体层内能够成为杂质。
CN202011135257.XA 2019-11-22 2020-10-21 薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法 Pending CN112838127A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962939038P 2019-11-22 2019-11-22
US62/939038 2019-11-22

Publications (1)

Publication Number Publication Date
CN112838127A true CN112838127A (zh) 2021-05-25

Family

ID=75923793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011135257.XA Pending CN112838127A (zh) 2019-11-22 2020-10-21 薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法

Country Status (2)

Country Link
US (1) US11183595B2 (zh)
CN (1) CN112838127A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189445A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966435B2 (en) * 2015-12-09 2018-05-08 Qualcomm Incorporated Body tied intrinsic FET
US20200091274A1 (en) * 2018-09-18 2020-03-19 Abhishek Sharma Non-linear gate dielectric material for thin-film transistors

Also Published As

Publication number Publication date
US11183595B2 (en) 2021-11-23
US20210159344A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US10325938B2 (en) TFT array substrate, method for manufacturing the same, and display device
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US8704235B2 (en) Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit
KR100307456B1 (ko) 박막 트랜지스터의 제조 방법
CN107533981B (zh) 半导体装置以及其制造方法
CN110521003B (zh) 有源矩阵基板及其制造方法
US8525175B2 (en) Electronic device having an isolating element and display apparatus including the electronic device
US20200144297A1 (en) Thin film transistor and preparation method thereof, and array substrate and display device
US20170162710A1 (en) Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US8258024B2 (en) Display device and method of manufacturing the same
US8704305B2 (en) Thin film transistor
US7335915B2 (en) Image displaying device and method for manufacturing same
US8610126B2 (en) Flat panel display device with simplified efficient structure and method of manufacturing the same
US20090085039A1 (en) Image display system and fabrication method thereof
CN112838127A (zh) 薄膜晶体管、图像显示面板以及薄膜晶体管的制造方法
KR20170027932A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8647931B2 (en) Manufacturing method for display device having a plurality of thin film transistors and display device formed thereby
CN112447764A (zh) 用于显示设备的氢陷阱层及显示设备
JP2005311037A (ja) 半導体装置およびその製造方法
KR100894594B1 (ko) 표시장치용 소자기판 및 이의 제조방법
CN113219750A (zh) 液晶显示装置
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
US20240074235A1 (en) Display Apparatus Having an Oxide Semiconductor
JP2009010242A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination