CN109148366A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN109148366A
CN109148366A CN201811084408.6A CN201811084408A CN109148366A CN 109148366 A CN109148366 A CN 109148366A CN 201811084408 A CN201811084408 A CN 201811084408A CN 109148366 A CN109148366 A CN 109148366A
Authority
CN
China
Prior art keywords
doped region
layer
metal layer
active layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811084408.6A
Other languages
English (en)
Inventor
陈彩琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811084408.6A priority Critical patent/CN109148366A/zh
Priority to US16/325,394 priority patent/US20200127140A1/en
Priority to PCT/CN2018/109452 priority patent/WO2020056805A1/zh
Publication of CN109148366A publication Critical patent/CN109148366A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本申请提出了一种阵列基板及其制作方法，所述制作方法为通过对所述有源层进行一次离子掺杂，利用特定工艺使经过掺杂的所述有源层形成第一掺杂区和第二掺杂区。本申请通过在现有工艺以及未增加光罩的基础上，在AMOLED中增加PMOS的LDD结构，有效的降低了面板阵列制造过程中的周期，节省了制作成本。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。
背景技术
低温多晶硅(Low temperature poly-silicon，LTPS)，由于其具有高的电子迁移率，可以有效的减小薄膜晶体管(Thin Film Transistor，TFT)的器件的面积，进而提升像素的开口率，增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。
在传统LTPS LCD中，常常采用互补金属氧化物半导体(CMOS)器件来组成面板驱动电路的基本单元；而为了平衡NMOS和PMOS的器件特性，往往只在NMOS器件中制作低掺杂漏区(Lightly Doped Drain，LDD)结构。现有技术中，AMOLED常采用PMOS结构，像素采用补偿Vth的PMOS器件结构，结构复杂，对漏电流要求更高；故而，若能在节省结构复杂程度的基础上，增加PMOS的LDD结构，对AMOLED光学性能具有较大的提升。
但是LTPS工艺复杂，在阵列工艺中，基板阵列成膜的的层别较多，需要较多的光罩数量。而在AMOLED中增加PMOS的LDD结构，将导致增加更多的光罩数量，使得产品制作产能时间增长，增加了光照成本以及运营成本。
发明内容
本申请提供一种阵列基板及其制作方法，以解决在AMOLED中增加PMOS的LDD结构工艺复杂的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供一种阵列基板的制作方法，包括步骤：
S101、提供一基板；
S102、在所述基板上依次形成缓冲层、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层以及第三绝缘层，
其中，所述第二金属层的面积大于所述第一金属层的面积；
S103、对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区，利用预定工艺对所述第一掺杂区进行处理，使部分所述有源层形成第二掺杂区；
S104、在所述第三绝缘层上形成源漏极。
在本申请的制作方法中，所述S103包括步骤：
S10311、利用第二金属层和第一金属层作为隔档层，对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区；
S10312、利用预定工艺对所述第一掺杂区进行处理，使所述第一掺杂区的部分离子向所述第一掺杂区的四周扩散，使部分所述有源层形成第二掺杂区，
其中，所述第一掺杂区的离子浓度大于所述第二掺杂区的离子浓度。
在本申请制作方法中，所述第二掺杂区包围所述第一掺杂区。
在本申请的制作方法中，所述第二掺杂区的面积大于或等于所述第二金属层的面积与所述第一金属层的面积的差值。
根据本申请一优选实施例，所述S103包括步骤：
S10321、在所述第三绝缘层上形成过孔，
其中，所述过孔贯穿所述第三绝缘层、第二绝缘层以及部分第一绝缘层，使部分所述有源层在所述过孔处裸露；
S10322、对所述有源层裸露的部分进行离子掺杂，以使部分所述有源层形成所述第一掺杂区；
S10323、利用预定工艺对所述第一掺杂区进行处理，使所述第一掺杂区的部分离子向所述第一掺杂区的四周扩散，使部分所述有源层形成所述第二掺杂区。
在本申请的制作方法中，所述第一掺杂区的形状和所述过孔的形状相同，所述第一掺杂区的形状为多边形或圆形。
在本申请的制作方法中，形成所述第一掺杂区和所述第二掺杂区包括步骤：
利用所述第一金属层作为隔档层，对部分所述有源层进行第一次离子掺杂，使部分所述有源层形成第二掺杂区；
利用所述第二金属层作为隔档层，对部分所述有源层进行第二次离子掺杂，使部分所述有源层形成第一掺杂区。
在本申请的制作方法中，利用所述第二金属层作为隔档层，对部分所述有源层进行第二次离子掺杂还包括步骤：
利用所述第二金属层和使所述第二金属层图案化的光刻胶、所述第二金属层和经图案化的所述第二绝缘层、以及所述第二金属层、使所述第二金属层图案化的光刻胶和经图案化的所述第二绝缘作为隔档层，对部分所述有源层进行第二次离子掺杂，使部分所述有源层形成第一掺杂区。
本申请还提出了一种阵列基板，其包括基板、位于所述基板上的有源层、位于所述有源层上的第一金属层、及位于所述第一金属层上的第二金属层；
其中，所述有源层包括第一掺杂区和第二掺杂区，所述第二掺杂区的面积大于或等于所述第二金属层的面积与所述第一金属层的面积的差值。
在本申请的阵列基板中，所述第二金属层的面积大于所述第一金属层的面积。
在本申请的阵列基板中，所述阵列基板还包括至少两个过孔和源漏极层；
所述源漏极层通过所述过孔与所述第二掺杂区电连接。
在本申请的阵列基板中，所述第一掺杂区的形状和所述过孔的形状相同，所述第一掺杂区的形状为多边形或圆形。
在本申请的阵列基板中，所述第二掺杂区包围所述第一掺杂区。
在本申请的阵列基板中，所述第一掺杂区的离子浓度大于所述第二掺杂区的离子浓度。
有益效果：本申请通过对所述有源层进行一次离子掺杂，利用特定工艺使经过掺杂的所述有源层形成第一掺杂区和第二掺杂区；本申请通过在现有工艺以及未增加光罩的基础上，在AMOLED中增加PMOS的LDD结构，有效的降低了面板阵列制造过程中的周期，节省了制作成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一阵列基板的制作方法的步骤图；
图2A～2K为本申请实施例一阵列基板的制作方法的工艺图；
图3本申请实施例一阵列基板第一种俯视图；
图4本申请实施例一阵列基板第二种俯视图；
图5为本申请实施例二阵列基板的制作方法的步骤图；
图6A～6J为本申请实施例二阵列基板的制作方法的工艺图；
图7为本申请实施例三阵列基板的第一种膜层结构图；
图8为本申请实施例三阵列基板的第二种膜层结构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
实施例一
请参阅图1，图1为本申请实施例一阵列基板的制作方法的步骤图。所述制作方法包括步骤：
S101、提供一基板101。
提供一基板101，所述基板101可以为玻璃基板、石英基板、树脂基板等中的一种。
S102、在所述基板101上依次形成缓冲层102、有源层103、第一绝缘层104、第一金属层105、第二绝缘层106、第二金属层107以及第三绝缘层108。
在一种实施例中，所述第二金属层107的面积大于所述第一金属层105的面积。
请参阅图2A～2K，图2A～2K为本申请实施例一阵列基板的制作方法的工艺图。
请参阅图2A，步骤S102具体包括：
S1021、在所述基板101上形成缓冲层102。
S1022、在所述缓冲层上形成有源层103。
在本步骤中，首先在所述缓冲层上形成一有源层薄膜，所述有源层薄膜由多晶硅构成。其次，对所述有源层薄膜使用第一光罩制程工艺，在所述有源层薄膜上形成第一光阻层(未画出)，采用掩模板(未画出)曝光，经显影以及第一蚀刻的构图工艺处理后，使所述有源层薄膜形成图2B所示的有源层103图案，并剥离所述第一光阻层。
S1023、在所述有源层103上形成第一绝缘层104。
所述第一绝缘层104，形成于所述有源层103上。
在一种实施例中，所述第一绝缘层104为第一栅绝缘层，所述第一栅绝缘层将所述有源层103覆盖。所述第一栅绝缘层主要用于将所述有源层103与其他金属层隔离。
S1024、在所述第一绝缘层104上形成第一金属层105。
在所述第一绝缘层104上形成一金属层。该金属层的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第一金属层105的材料可以为钼。
对所述第一金属层使用第二光罩制程工艺，在所述第一金属层上形成第二光阻层，采用掩模板(未画出)曝光，经显影以及第二蚀刻的构图工艺处理后，使所述第一金属层形成图2A所示的所述第一金属层105，并剥离所述第二光阻层；
在一种实施例中，所述第一金属层105为阵列基板的栅极。
S1025、在所述第一金属层105上形成第二绝缘层106。
本步骤中，所述第二绝缘层106为第二栅绝缘层，所述第一栅绝缘层将所述有源层103覆盖。所述第二栅绝缘层主要用于将所述第一金属层105和第二金属层107隔离。
在一种实施例中，所述第二绝缘层106的厚度为50～200nm。
在一种实施例中，所述第一栅绝缘层和所述第二栅绝缘层的材料可以为氮化硅，也可以使用氧化硅和氮氧化硅等。
S1026、在所述第二绝缘层106上形成第二金属层107。
所述第二金属层107的金属材料和所述第一金属层105的金属材料相同。通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述第二金属层107的金属材料可以为钼。
在一种实施例中，所述第二金属层107的厚度为150～250nm。
此步骤对形成第二金属层107的金属层采用第三光罩制程工艺，在该金属层上形成第三光阻层，采用掩模板(未画出)曝光，经显影以及第三蚀刻的构图工艺处理后，使该金属层形成所述阵列基板的第二金属层107。
在一种实施例中，所述第二金属层107的面积大于所述第一金属层105的面积。所述第一金属层105在所述第二金属层107上的正投影在所述第二金属层107内。
S1027、在所述第二金属层107上形成第三绝缘层108。
本步骤中，所述第三绝缘层108为间绝缘层，所述间绝缘层将所述第二金属层107覆盖。所述间绝缘层主要用于将所述第二金属层107和源漏极112隔离。
在一种实施例中，所述间绝缘层的厚度为50～200nm。
S103、对部分所述有源层103进行离子掺杂，使部分所述有源层103形成第一掺杂区109和第二掺杂区110。
如图2B～图2D所示，步骤S103具体包括：
S10311、利用第二金属层107和第一金属层105作为隔档层，对部分所述有源层103进行离子掺杂，使部分所述有源层103形成第一掺杂区109。
请参阅图2B，本步骤主要以所述第二金属层107和所述第一金属层105作为阻挡层，对所述有源层103进行离子注入。离子掺杂，使部分所述有源层103形成第一掺杂区109。
在一种实施例中，掺杂的离子为高浓度P+，所述第一掺杂区109也被称为重掺杂区。
S10312、利用预定工艺对所述第一掺杂区109进行处理，使所述第一掺杂区109的部分离子向所述第一掺杂区109的四周扩散，使部分所述有源层103形成第二掺杂区110。
请参阅图2C，本步骤主要利用预定工艺对所述第一掺杂区109进行处理，所述预定工艺为高温活化和氢化工艺，使所述第一掺杂区109的部分离子向所述第一掺杂区109的四周扩散，使部分所述有源层103形成第二掺杂区110。
在一种实施例中，所述第一掺杂区109的离子浓度大于所述第二掺杂区110的离子浓度。
请参阅图2D，在所述第三绝缘层108表面形成过孔111，使得后面形成的源漏极112与所述第一掺杂区109连接。
在一种实施例中，由于需要利用所述第一金属层以及所述第二金属层作遮挡层进行离子掺杂，以形成不同区域的轻掺杂区域和重掺杂区域。因此，所述第一金属层以及所述第二金属层的面积大小不一致，存在一定的差异。
请参阅图3，图3本申请实施例一阵列基板第一种俯视图。图2D为图3中截面AA的剖视图；
首先，以第一金属层105作为第一遮挡层，对所述有源层103进行第一次离子掺杂。其次，以第二金属层107作为第二遮挡层，对所述有源层103进行第二次离子掺杂，即形成图2D所示的图案。
本实施例还可以通过所述过孔111对所述有源层103进行第二次离子掺杂。通过调节掺杂的离子浓度，以使所述第二掺杂区的面积达到图2D所示的图案。
如图2E～图2G所示，步骤S103还可以包括：
S10321、在所述第三绝缘层108上形成过孔111。
请参阅图2E，本步骤中，在所述第三绝缘层108表面形成过孔111。所述过孔111贯穿所述第三绝缘层108、第二绝缘层106以及部分第一绝缘层104，使部分所述有源层103裸露。
在一种实施例中，所述过孔111的形状可以为多边形或圆形。
在一种实施例中，所述过孔111为圆形。
S10322、对所述有源层103裸露的部分进行离子掺杂，使部分所述有源层103形成所述第一掺杂区109。
请参阅图2F，本步骤主要包括对部分裸露的所述有源层103进行离子注入，使部分裸露的所述有源层103形成第一掺杂区109。
在一种实施例中，掺杂的离子为高浓度P+，所述第一掺杂区109也可被称为重掺杂区。
由于只有过孔111所对应的所述有源层103进行离子注入，因此所述第一掺杂区109的形状和所述过孔111的形状相同。
在一种实施例中，所述第一掺杂区109的形状为多边形或圆形。
在一种实施例中，所述第一掺杂区109的形状为圆形。
当硼离子的注入量超过一定值，与过孔111对应的部分所述有源层103包含的硼离子达到临界值，硼离子将会向周边扩散。
在一种实施例中，硼离子的扩散也会出现所述第一掺杂区109的形状和所述过孔111的形状不相同的情况。
硼离子将会向周边扩散，设定离子注入量未超过临界值。
S10323、利用预定工艺对所述第一掺杂区109进行处理，使所述第一掺杂区109的部分离子向所述第一掺杂区109的四周扩散，使部分所述有源层103形成所述第二掺杂区110。
请参阅图2G，本步骤主要利用预定工艺对所述第一掺杂区109进行处理。所述预定工艺为高温活化和氢化工艺，使所述第一掺杂区109的部分离子向所述第一掺杂区109的四周扩散，使部分所述有源层103形成第二掺杂区110。
在一种实施例中，所述第一掺杂区109的离子浓度大于所述第二掺杂区110的离子浓度。
当所述过孔111对应所述有源层103的边缘时，形成图2G所示的图案。所述第二掺杂区110的面积大于所述第二金属层107的面积与所述第一金属层105的面积的差值。
当掺杂量增加到一定值，例如超过临界值时，所述第二掺杂区110的面积可能出现等于或小于所述第二金属层107的面积与所述第一金属层105的面积的差值。
当所述过孔111未位于所述有源层103的边缘时，形成图2H所示的图案。所述第二掺杂区110包围所述第一掺杂区109，所述第二掺杂区110的面积大于所述第二金属层107的面积与所述第一金属层105的面积的差值。
在一种实施例中，当离子的注入量超过临界值时，则可能形成图2G所示的图案。
因此，所述第一掺杂区109和所述第二掺杂区110最终的图案可以多种，不限于本实施例中所列举的两种图案。
本申请通过形成不同的第一金属层和第二金属层，从而对所述有源层的第一掺杂区和第二掺杂区的大小进行一定的限定；但在实际生产中，当所述第二金属层不作为遮挡层时，所述第二金属层的大小可以与所述第一金属层的相同。
请参阅图4，图4本申请实施例一阵列基板第二种俯视图。图2H为图4中截面BB的剖视图。
本实施例与图3不同之处在于：
本实施例未以第二金属层107作为遮挡层进行第二次离子掺杂，而直接通过所述过孔111对所述有源层进行第二次离子掺杂。因此，调节第二次离子掺杂的离子浓度，使所述第二掺杂区的面积达到图2H所示的方案。
S104、在所述第三绝缘层108上形成源漏极112。
请参阅图2I，本步骤中，在所述第三绝缘层108上形成所述源漏极112。所述源漏极112的金属材料和所述第一金属层105及所述第二金属层107的材料可以相同。通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述源漏极112的金属材料可以为钛铝合金，所述源漏极112的厚度为400～600nm。
本步骤包括：对形成所述源漏极112的金属层采用第四光罩制程工艺，在该金属层上形成第四光阻层，采用掩模板(未画出)曝光，经显影以及第四蚀刻的构图工艺处理后，使该金属层形成所述源漏极112。
在一种实施例中，所述源漏极112通过所述过孔111与所述第一掺杂区109连接。
在所述第二源漏极112上形成平坦层113。所述平坦层113用于保证膜层结构的平整，形成图2J或图2K中的膜层结构。
最后，进行OLED等相关的工艺。
实施例二
请参阅图5，图5为本申请实施例二阵列基板的制作方法的步骤图。所述制作方法包括步骤：
S201、提供一基板201。
S202、在所述基板201上依次形成缓冲层202、有源层203、第一绝缘层204、第一金属层205。
请参阅图6A～6J，图6A～6J为本申请实施例二阵列基板的制作方法的工艺图。
请参阅图6A，所述步骤S201和所述步骤S202与具体实施例一相同，本实施例不再一一赘述。
S203、对部分所述有源层203进行第一次离子掺杂，使部分所述有源层203形成第二掺杂区210。
请参阅图6B，本步骤包括以所述第一金属层205作为阻挡层，对所述有源层203进行第一次离子注入形成掺杂区。
在一种实施例中，掺杂的离子为高浓度P-，所述第二掺杂区210也可被称为轻掺杂区，所述第二掺杂区210位于所述有源层203沟道区的两侧。
在一种实施例中，使所述第一金属层205图案化的光阻层也可与所述第一金属层205同时作为隔档层，完成离子注入后，剥离该光阻层。
S204、在所述第一金属层205上形成第二绝缘层。
S205、在所述第二绝缘层上依次形成第二金属层207和第三绝缘层208。
步骤S205主要包括：
S20511、在所述第二绝缘层上形成第二金属层207。
S20512、利用所述第二金属层207作为隔档层，对部分所述有源层203进行第二次离子掺杂，使部分所述有源层203形成第一掺杂区209。
请参阅图6C所示，本步骤包括利用所述第二金属层207作为隔档层，对部分所述有源层203进行离子注入，使部分的所述有源层203形成第一掺杂区209。
在一种实施例中，掺杂的离子为高浓度P+，所述第一掺杂区209也可被称为重掺杂区。
S20513、在所述第二金属层207上形成第三绝缘层208。
请参阅图6D所示，本步骤S2051，同样可以在形成第三绝缘层208之后，对部分所述有源层203进行离子注入。
本步骤还可以包括：
S20521、在所述第二绝缘层上形成第二金属层207。
本步骤中，形成所述第二金属层207的步骤与具体实施例一中相同，但是保留使所述第二金属层207图案化的光阻层214。
S20522、利用所述第二金属层207和使所述第二金属层207图案化的光阻层214作为隔档层，对部分所述有源层203进行第二次离子掺杂，使部分所述有源层203形成第一掺杂区209。
请参阅图6E，本步骤包括利用所述第二金属层207和使所述第二金属层207图案化的光阻层作为隔档层，对部分所述有源层203进行第二次离子注入。使部分的所述有源层203形成第一掺杂区209。
在一种实施例中，掺杂的离子为高浓度P+，所述第一掺杂区209也可被称为重掺杂区。
S20523、在所述第二金属层207上形成第三绝缘层208。
本步骤中，主要形成图6D所示图案。
本步骤还可以包括：
S20531、在所述第二绝缘层上形成第二金属层207和经图案化的第二绝缘层。
请参阅图6F，本步骤中，对形成所述第二金属层207的金属层和所述第二绝缘层同时进行图案化，形成所述第二金属层207和经图案化的第二绝缘层。
S20532、利用所述第二金属层207和经图案化的第二绝缘层作为隔档层，对部分所述有源层203进行第二次离子掺杂，使部分所述有源层203形成第一掺杂区209。
请参阅图6F，本步骤包括利用所述第二金属层207和经图案化的第二绝缘层作为隔档层，对部分所述有源层203进行第二次离子注入。使部分的所述第二掺杂区210形成第一掺杂区209。
在一种实施例中，掺杂的离子为高浓度P+，所述第一掺杂区209也可被称为重掺杂区。
S20533、在所述第二金属层207上形成第三绝缘层208。
请参阅图6G，在步骤S2053中，使所述第二金属层207图案化的光阻层，同样可以保留作为隔档层，完成第二次离子掺杂后，剥离该光阻层。
在步骤S205中，由于第一掺杂区209为高浓度硼离子，所述第二掺杂区210为低浓度硼离子。因此所述第一掺杂区209的离子浓度大于所述第二掺杂区210的离子浓度。
所述第一掺杂区209和所述第二掺杂区210最终的图案可以多种，与具体实施例一相同。完成离子注入，为了控制所述第一掺杂区209和第二掺杂区210的面积，可以采用预定工艺对掺杂区的离子浓度进行处理。
S206、在所述第三绝缘层208上形成过孔211。
请参阅图6H，在所述第三绝缘层208表面形成过孔211。所述过孔211贯穿所述第三绝缘层208、第二绝缘层206以及部分所述第一绝缘层204，使得部分所述第一掺杂区209裸露。
S207、在所述第三绝缘层208上形成源漏极212。
请参阅图6I，所述源漏极212通过所述过孔211与所述第一掺杂区209连接。
最后，在所述第二源漏极212上形成平坦层213，保证膜层结构的平正，形成如图6H或图2K所示的膜层结构。
最后，进入OLED等相关的工艺。
本申请提出了一种阵列基板的制作方法，所述制作方法为通过对所述有源层进行一次离子掺杂，利用特定工艺使经过掺杂的所述有源层形成第一掺杂区和第二掺杂区210。本申请通过在现有工艺以及未增加光罩的基础上，在AMOLED中增加PMOS的LDD结构，有效的降低了面板阵列制造过程中的周期，节省制作成本。
实施例三
请参阅图7，图7为本申请实施例三阵列基板的第一种膜层结构图。
所述阵列基板包括基板301、缓冲层、有源层303、第一绝缘层304、第一金属层305、第二绝缘层、第二金属层307、第三绝缘层308、源漏极312以及平坦化层。
所述基板301的可以为玻璃基板、石英基板、树脂基板等中的一种。
所述缓冲层形成于所述基板301上，主要用于缓冲膜层质结构之间的压力，并且还可以具有一定阻水氧的功能。
所述有源层303形成于所述缓冲层上，所述有源层303包括经离子掺杂的第一掺杂区309和第二掺杂区310。第一掺杂区309为高浓度硼离子，所述第二掺杂区310为低浓度硼离子。
在一种实施例中，所述第一掺杂区309的离子浓度大于所述第二掺杂区310的离子浓度。
所述第一绝缘层304形成于所述有源层303上。
在一种实施例中，所述第一绝缘层304为第一栅绝缘层，所述第一栅绝缘层将所述有源层303覆盖，所述第一栅绝缘层主要用于将所述有源层303与其他金属层隔离。
所述第一金属层305形成于所述第一绝缘层304上。所述第一金属层305的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种金属材料的组合物。
第二绝缘层306，形成于所述第一金属层305上。
在一种实施例中，所述第二绝缘层306为第二栅绝缘层，所述第一栅绝缘层将所述有源层303覆盖，所述第二栅绝缘层主要用于将所述第一金属层305和第二金属层307隔离。
在一种实施例中，所述第二绝缘层306的厚度为50～200nm。所述第二栅绝缘层的材料可以为氮化硅，也可以使用氧化硅和氮氧化硅等。
所述第二金属层307形成于所述第二绝缘层306上，所述第二金属层307的材料和所述第一金属层305的相同。
在一种实施例中，所述第一金属层305和所述第二金属层307的金属材料可以为钼。
形成所述第二金属层307的金属层经图案化处理，形成面积大于所述第一金属层305的所述第二金属层307。所述第一金属层305在所述第二金属层307上的正投影在所述第二金属层307内。
第三绝缘层308，形成于所述第二金属层307上。
在一种实施例中，所述第三绝缘层308为间绝缘层，所述间绝缘层将所述第二金属层307覆盖，所述间绝缘层主要用于将所述第二金属层307和源漏极312隔离。
在一种实施例中，所述间绝缘层的厚度为50～200nm。
过孔311形成于所述第三绝缘层308成表面。所述过孔311贯穿所述第三绝缘层308、所述第二绝缘层306以及部分所述第一绝缘层304。
在一种实施例中，所述过孔311的形状可以为多边形或圆形。
在一种实施例中，所述过孔311为圆形。
源漏极312形成于所述第三绝缘层308上，所述源漏极312的金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、铜或钛铝合金等金属，也可以使用上述几种金属材料的组合物。
在一种实施例中，所述源漏极312的金属材料可以为钛铝合金。所述源漏极312通过过孔311与所述第一掺杂区309连接。
平坦层313形成于所述源漏极312上，保证所述阵列基板膜层结构的平整性。
本实施例中，形成上述结构主要通过所述过孔311对裸露的部分所述有源层303进行一次离子注入，使部分所述有源层303形成第一掺杂区309。掺杂的离子为高浓度P+，所述第一掺杂区309也可被称为重掺杂区。
在一种实施例中，利用预定工艺对所述第一掺杂区309进行处理，所述预定工艺为高温活化和氢化工艺，使所述第一掺杂区309的部分离子向所述第一掺杂区309的四周扩散，使部分所述有源层303形成第二掺杂区310。
由于只有过孔311所对应的所述有源层303进行离子注入，因此所述第一掺杂区309的形状和所述过孔311的形状相同，即所述第一掺杂区309的形状为多边形或圆形。
在一种实施例中，所述第一掺杂区309为圆形。
当第一掺杂区309的离子注入量超过一定临界值时，该区域的硼离子将向四周扩散，导致所述第一掺杂区309的形状和所述过孔311的形状不相同，具体形状没有一定限制。
请参阅图7，所述过孔311靠近所述有源层303的边缘，即所述第二掺杂区310的面积等于所述第二金属层307的面积与所述第一金属层305的面积的差值。
请参阅图8，图8为本申请实施例三阵列基板的第二种膜层结构图。
所述第二掺杂区410包围所述第一掺杂区409，所述第二掺杂区410的面积大于所述第二金属层407的面积与所述第一金属层405的面积的差值。
所述第二掺杂区410主要用于承受电路中部分电压，即增大所述第二掺杂区410的面积，可更好的防止热电子退化效应，并且降低沟道漏电流的作用。
由于第一掺杂区和第二掺杂区的形状与离子浓度、离子注入量、有源层的形状、工艺以及人为因素等相关。因此，所述第一掺杂区和第二掺杂区的图案不限于本申请图5和图6所示的形状。
本申请提出了一种阵列基板及其制作方法，包括有源层；其中，所述有源层包括第一掺杂区和第二掺杂区，所述第二掺杂区的面积大于等于所述第二金属层的面积与所述第一金属层的面积的差值；即通过增大所述第二掺杂区的面积，更好的防止热电子退化效应，并且降低沟道漏电流的作用。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (14)

1.一种阵列基板的制作方法，其特征在于，包括步骤：
S101、提供一基板；
S102、在所述基板上依次形成缓冲层、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层以及第三绝缘层，
其中，所述第二金属层的面积大于所述第一金属层的面积；
S103、对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区和第二掺杂区，
所述第二掺杂区为所述第一掺杂区经预定工艺而形成；
S104、在所述第三绝缘层上形成源漏极。
2.根据权利要求1所述的制作方法，其特征在于，所述S103包括步骤：
S10311、利用第二金属层和第一金属层作为隔档层，对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区；
S10312、利用预定工艺对所述第一掺杂区进行处理，使所述第一掺杂区的部分离子向所述第一掺杂区的四周扩散，使部分所述有源层形成第二掺杂区，
其中，所述第一掺杂区的离子浓度大于所述第二掺杂区的离子浓度。
3.根据权利要求1所述的制作方法，其特征在于，所述第二掺杂区包围所述第一掺杂区。
4.根据权利要求1所述的制作方法，其特征在于，所述第二掺杂区的面积大于或等于所述第二金属层的面积与所述第一金属层的面积的差值。
5.根据权利要求1所述的制作方法，其特征在于，所述S103包括步骤：
S10321、在所述第三绝缘层上形成过孔，
其中，所述过孔贯穿所述第三绝缘层、第二绝缘层以及部分第一绝缘层，使部分所述有源层在所述过孔处裸露；
S10322、对所述有源层裸露的部分进行离子掺杂，以使部分所述有源层形成所述第一掺杂区；
S10323、利用预定工艺对所述第一掺杂区进行处理，使所述第一掺杂区的部分离子向所述第一掺杂区的四周扩散，使部分所述有源层形成所述第二掺杂区。
6.根据权利要求5所述的制作方法，其特征在于，所述第一掺杂区的形状和所述过孔的形状相同，所述第一掺杂区的形状为多边形或圆形。
7.根据权利要求1所述的制作方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区包括步骤：
利用所述第一金属层作为隔档层，对部分所述有源层进行第一次离子掺杂，使部分所述有源层形成第二掺杂区；
利用所述第二金属层作为隔档层，对部分所述有源层进行第二次离子掺杂，使部分所述有源层形成第一掺杂区。
8.根据权利要求7所述的制作方法，其特征在于，利用所述第二金属层作为隔档层，对部分所述有源层进行第二次离子掺杂还包括步骤：
利用所述第二金属层和使所述第二金属层图案化的光刻胶、所述第二金属层和经图案化的所述第二绝缘层、以及所述第二金属层、使所述第二金属层图案化的光刻胶和经图案化的所述第二绝缘作为隔档层，对部分所述有源层进行第二次离子掺杂，使部分所述有源层形成第一掺杂区。
9.一种阵列基板，其特征在于，包括基板、位于所述基板上的有源层、位于所述有源层上的第一金属层、及位于所述第一金属层上的第二金属层；
其中，所述有源层包括第一掺杂区和第二掺杂区，所述第二掺杂区的面积大于或等于所述第二金属层的面积与所述第一金属层的面积的差值。
10.根据权利要求9所述的阵列基板，其特征在于，所述第二金属层的面积大于所述第一金属层的面积。
11.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括至少两个过孔和源漏极层；
所述源漏极层通过所述过孔与所述第二掺杂区电连接。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一掺杂区的形状和所述过孔的形状相同，所述第一掺杂区的形状为多边形或圆形。
13.根据权利要求9所述的阵列基板，其特征在于，所述第二掺杂区包围所述第一掺杂区。
14.根据权利要求9所述的阵列基板，其特征在于，所述第一掺杂区的离子浓度大于所述第二掺杂区的离子浓度。
CN201811084408.6A 2018-09-18 2018-09-18 阵列基板及其制作方法 Pending CN109148366A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811084408.6A CN109148366A (zh) 2018-09-18 2018-09-18 阵列基板及其制作方法
US16/325,394 US20200127140A1 (en) 2018-09-18 2018-10-09 Array substrate, manufacturing method for same, and display panel
PCT/CN2018/109452 WO2020056805A1 (zh) 2018-09-18 2018-10-09 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811084408.6A CN109148366A (zh) 2018-09-18 2018-09-18 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN109148366A true CN109148366A (zh) 2019-01-04

Family

ID=64814655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811084408.6A Pending CN109148366A (zh) 2018-09-18 2018-09-18 阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US20200127140A1 (zh)
CN (1) CN109148366A (zh)
WO (1) WO2020056805A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534532A (zh) * 2019-09-04 2019-12-03 友达光电（昆山）有限公司 显示面板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889290A (en) * 1995-11-22 1999-03-30 Lg Electronics, Inc. Thin film transistor and manufacturing method thereof
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN105140130A (zh) * 2015-09-29 2015-12-09 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
CN105390451A (zh) * 2015-12-03 2016-03-09 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN107533981A (zh) * 2015-04-28 2018-01-02 夏普株式会社 半导体装置以及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
KR101679252B1 (ko) * 2014-09-30 2016-12-07 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR20180001638A (ko) * 2016-06-24 2018-01-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889290A (en) * 1995-11-22 1999-03-30 Lg Electronics, Inc. Thin film transistor and manufacturing method thereof
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN107533981A (zh) * 2015-04-28 2018-01-02 夏普株式会社 半导体装置以及其制造方法
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
CN105140130A (zh) * 2015-09-29 2015-12-09 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105390451A (zh) * 2015-12-03 2016-03-09 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534532A (zh) * 2019-09-04 2019-12-03 友达光电（昆山）有限公司 显示面板及其制造方法
CN110534532B (zh) * 2019-09-04 2022-03-04 友达光电（昆山）有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
US20200127140A1 (en) 2020-04-23
WO2020056805A1 (zh) 2020-03-26

Similar Documents

Publication Publication Date Title
US10211229B2 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
US5923961A (en) Method of making an active matrix type display
KR101078358B1 (ko) 비정질 실리콘 박막 트랜지스터 및 이를 제조하는 방법
CN100552977C (zh) 薄膜晶体管、平板显示装置及其制备方法
JP2008112909A (ja) 薄膜半導体装置及びその製造方法
TWI393247B (zh) 具有深溝結構之半導體裝置
US9917198B2 (en) Array substrate, manufacturing method thereof and display device
CN105304500B (zh) N型tft的制作方法
JP2009295966A (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
US11152490B2 (en) Array substrate and method for manufacturing same
US11527554B2 (en) Array substrate, manufacturing method thereof, and display device
CN108447822A (zh) Ltps tft基板的制作方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
US10170506B2 (en) LTPS array substrate and method for producing the same
KR101260147B1 (ko) 전계 효과형 트랜지스터의 제조 방법
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN109148366A (zh) 阵列基板及其制作方法
US9768324B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
US20180122840A1 (en) Ltps array substrate and method for producing the same
CN108598172A (zh) 一种低温多晶硅薄膜晶体管及其制作方法
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
CN105489499B (zh) Ltps薄膜晶体管制造方法
CN106033731A (zh) 半导体元件及其制作方法
KR20010041092A (ko) Ｃｍｏｓ 트랜지스터 및 관련 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104