CN109300991B - 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 - Google Patents
薄膜晶体管及其制备方法、阵列基板、显示面板及装置 Download PDFInfo
- Publication number
- CN109300991B CN109300991B CN201811158551.5A CN201811158551A CN109300991B CN 109300991 B CN109300991 B CN 109300991B CN 201811158551 A CN201811158551 A CN 201811158551A CN 109300991 B CN109300991 B CN 109300991B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- thin film
- film transistor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 133
- 230000007704 transition Effects 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 6
- 239000002245 particle Substances 0.000 abstract description 4
- 238000005036 potential barrier Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
本发明涉及显示技术领域，公开一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置，其中，薄膜晶体管包括依次层叠的有源层和源漏电极层，其中：所述有源层为多晶硅层；所述源漏电极层包括由非晶硅层和N型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为N型重掺杂非晶硅层。上述薄膜晶体管，可以避免热载流子效应过大，并且，过渡层中的交替叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(Ion)和关态电流(Ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置。
背景技术
多晶硅薄膜晶体管(p-Si TFT)中，有源层可以采用MLA区域化激光退火技术制备，即激光光束通过MLA(Micro Lens Array)掩膜板选择性对TFT沟道区域的a-Si进行激光退火，使其形成p-Si，该技术又被称为PLAS(Partial Laser Anneal Silicon)或SLA(Selective Laser-Annealing)。通过该技术形成的常规TFT结构，一般会在源漏电极的N+a-si层与p-Si之间增加a-Si层，以减小热载流子效应，避免Ioff太大；但是，这也导致出现以下问题：a-Si太厚，则会导致开态电流(Ion)太小，a-Si太薄则热载流子效应仍然很大，关态电流(Ioff)较大；因此，上述TFT结构的开关性能很难保证。
发明内容
本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置，目的是改善TFT结构的开关性能。
为达到上述目的，本发明提供以下技术方案：
一种薄膜晶体管，包括依次层叠的有源层和源漏电极层，其中：
所述有源层为多晶硅层；所述源漏电极层包括由非晶硅层和N型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为N型重掺杂非晶硅层。
上述薄膜晶体管，源漏电极层中采用a-Si/N+a-si/a-Si/N+a-si多层交替叠层结构组成过渡层，可以在有源层(p-Si)与金属层之间形成欧姆接触，而且，由于各N+a-si层与有源层(p-Si)之间设有a-Si层，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(Ioff)过大，并且，由于a-Si/N+a-si/a-Si/N+a-si交替叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(Ion)和关态电流(Ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。
可选的，所述过渡层包括两层非晶硅层和两层N型重掺杂非晶硅层。
可选的，所述有源层采用对一非晶硅层的沟道区域进行选择性激光退火形成。
可选的，所述过渡层中，所述非晶硅层的厚度之和为50-150nm，所述N型重掺杂非晶硅层的厚度之和为50-100nm。
可选的，所述薄膜晶体管还包括位于所述有源层和所述源漏电极之间的刻蚀阻挡层。
一种阵列基板，包括上述任一技术方案中所述的薄膜晶体管。
一种显示面板，包括上述技术方案中所述的阵列基板。
一种显示装置，包括上述技术方案中所述的显示面板。
一种薄膜晶体管的制备方法，包括以下步骤：
在基板上制备有源层，所述有源层为多晶硅层；
在所述有源层上制备源漏电极层，所述源漏电极层包括由非晶硅层和N型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为N型重掺杂非晶硅层；
通过构图工艺形成源漏电极图形。
可选的，所述在基板上制备有源层；包括：
在基板上制备非晶硅层，采用微透镜掩膜板对所述非晶硅层的沟道区域进行激光退火，使所述沟道区域形成多晶硅层。
可选的，所述通过构图工艺形成源漏电极图形，包括：
通过构图工艺，使所述沟道区域形成了多晶硅层的非晶硅层以及所述源漏电极层形成源漏电极的图形。
可选的，在有源层上制备源漏电极层之前，还包括：
在所述有源层上制备刻蚀阻挡层。
附图说明
图1为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的栅极和栅极绝缘层的制备过程示意图；
图3为本发明实施例提供的一种薄膜晶体管制备过程中形成了用于制备有源层的第一a-Si层后的示意图；
图4为本发明实施例提供的一种薄膜晶体管制备过程中在第一a-Si层的沟道区域形成p-Si结构后的示意图；
图5为本发明实施例提供的一种薄膜晶体管制备过程中形成过渡层后的示意图；
图6为本发明实施例提供的一种薄膜晶体管制备过程中形成金属层后的示意图；
图7为本发明实施例提供的一种薄膜晶体管的制备方法流程图；
图8为本发明另一实施例提供的一种薄膜晶体管的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种薄膜晶体管，包括依次层叠的有源层1和源漏电极层2，其中：
有源层1为多晶硅层(p-Si)；源漏电极层2包括由非晶硅层(a-Si)31和N型重掺杂非晶硅层(N+a-Si)32交替层叠组成的过渡层3、以及位于过渡层3上的金属层4；过渡层3中，与有源层(p-Si)1电接触的一侧为非晶硅层(a-Si)31，与金属层4电接触的一侧为N型重掺杂非晶硅层(N+a-Si)32。
上述薄膜晶体管，源漏电极层2中采用a-Si/N+a-si/a-Si/N+a-si多层交替叠层结构组成过渡层3，可以形成有源层(p-Si)1与金属层4之间的欧姆接触，而且，由于各N+a-si层32与有源层(p-Si)1之间设有a-Si层31，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(Ioff)过大，并且，由于a-Si/N+a-si/a-Si/N+a-si交替叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(Ion)和关态电流(Ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。
一种具体的实施例中，过渡层3中，各非晶硅层(a-Si)31的厚度之和可以为50-150nm，各N型重掺杂非晶硅层(N+a-Si)32的厚度之和可以为50-100nm。
一种具体的实施例中，过渡层3包括两层非晶硅层(a-Si)31和两层N型重掺杂非晶硅层(N+a-Si)32，即过渡层3共包括四层交替结构，该结构既可以使开态电流(Ion)和关态电流(Ioff)的大小达到均衡，又能够尽量较少制备工艺步骤，简化制备流程。
一种具体的实施例中，如图3和图4所示，有源层(p-Si)1可以是采用微透镜掩膜板对非晶硅层(a-Si)300的沟道区域进行选择性激光退火制备而成；即，本发明实施例提供的薄膜晶体管还包括与有源层(p-Si)1同层设置的一层非晶硅层(a-Si)300，该非晶硅层300的沟道区域形成了有源层1；本实施例提供的有源层1，在制备过程中无需构图工艺步骤，可以省略一道掩膜板，且如图1所示，与有源层1同层的非晶硅层(a-Si)300最终可以与源漏电极层2采用一道掩膜板进行构图，并最终形成源漏电极层2的一部分。
如图1所示，一种具体的实施例中，本发明实施例提供的薄膜晶体管还可以包括位于有源层(p-Si)1和源漏电极2之间的刻蚀阻挡层5。可选的，该刻蚀阻挡层5为SiO2层或SiNx层。
当然，该薄膜晶体管还可以包括栅极6、栅极绝缘层7以及钝化层等结构，再此不一一赘述。
本发明实施例还提供了一种阵列基板，该阵列基板包括上述任一实施例中的薄膜晶体管。
另外，本发明实施例还提供了一种显示面板和一种显示装置。具体的，显示面板包括上述实施例中的阵列基板。显示装置包括上述实施例中的显示面板。
如图7所示，本发明实施例还提供了一种薄膜晶体管的制备方法，该制备方法包括以下步骤：
步骤101，如图3和图4所示，在基板8上制备有源层1，该有源层1为多晶硅层(p-Si)；
步骤102，如图5和图6所示，在有源层(p-Si)1上制备源漏电极层，源漏电极层包括由非晶硅层(a-Si)310和N型重掺杂非晶硅层(N+a-Si)320交替层叠组成的过渡层30、以及位于过渡层30上的金属层40；过渡层30中，与有源层1电接触的一侧为非晶硅层(a-Si)310，与金属层40电接触的一侧为N型重掺杂非晶硅层(N+a-Si)320；
步骤103，如图1所示，通过构图工艺形成源漏电极图形。
上述薄膜晶体管的制备方法中，源漏电极层中采用a-Si/N+a-si/a-Si/N+a-si多层交替叠层结构组成过渡层30，可以形成有源层(p-Si)1与金属层4之间的欧姆接触，而且，由于各N+a-si层320与有源层(p-Si)1之间设有a-Si层310，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(Ioff)过大，并且，由于a-Si/N+a-si/a-Si/N+a-si多层叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(Ion)和关态电流(Ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。
具体的，本发明实施例中，构图工艺是指采用光刻胶涂覆、曝光、刻蚀、显影等一种或几种工艺制备形成结构图形。
一种具体的实施例中，步骤101，在基板8上制备有源层(p-Si)1；可以包括以下步骤：
如图3所示，在基板8上制备一非晶硅层(a-Si)300；
如图4所示，采用微透镜掩膜板(MLAMask)对上述非晶硅层(a-Si)300的沟道区域进行激光退火，以使其沟道区域形成多晶硅层(p-Si)，即形成了有源层(p-Si)1。
一种具体的实施例中，步骤102，具体包括：
如图5所示，在有源层1上形成由非晶硅层(a-Si)310和N型重掺杂非晶硅层(N+a-Si)320交替层叠组成的过渡层30；
如图6所示，在过渡层30上形成金属层40；
可选的，过渡层3中，各非晶硅层(a-Si)310的厚度之和可以为50-150nm，各N型重掺杂非晶硅层(N+a-Si)320的厚度之和可以为50-100nm。
进一步的，如图1所示，步骤103，具体可以为：通过构图工艺，使沟道区域已变为有源层1的非晶硅层(a-Si)300、以及其上的过渡层30和金属层40均形成源漏电极图形。
一种具体的实施例中，在步骤102之前，即在有源层(p-Si)1上制备源漏电极层之前，还可以包括以下步骤：
如图5所示，在有源层(p-Si)1上制备刻蚀阻挡层5。可选的，刻蚀阻挡层5可以为SiO2层或SiNx层。
另外，如图2所示，在步骤101之前，还可以包括在基板8上制备形成栅极6、栅极绝缘层7等结构的步骤，再此不一一赘述。
一种具体的实施例中，以过渡层3包括a-Si/N+a-si/a-Si/N+a-si共四层结构为例，对于本实施例中的TFT制备方法进行举例说明；具体的，如图8所示，此时，TFT制备方法可以包括以下步骤：
步骤201，如图2所示，在基板8上制备栅极6层，通过构图工艺形成栅极6图形；
步骤202，如图2所示，在栅极6上制备栅极绝缘层7；
步骤203，如图3和图4所示，在栅极绝缘层7上制备第一a-Si层300，采用MLAMask对第一a-Si层300的沟道区域进行高位置精度激光退火，使其形成p-Si，即形成有源层1；
步骤204，如图5所示，在第一a-Si层300上制备SiO2层，通过构图工艺形成刻蚀阻挡层5；
步骤205，如图5所示，在刻蚀阻挡层5上依次制备第二a-Si层310、第一N+a-si层320、第三a-Si层310、第二N+a-si层320；
步骤206，如图6所示，在第二N+a-si层320上制备金属层40；
步骤207，如图1所示，通过构图工艺，使第一a-Si层300、第二a-Si层310、第一N+a-si层320、第三a-Si层310、第二N+a-si层320和金属层40形成源漏电极图形。
步骤208，在源漏电极2上形成钝化层。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
在基板上制备有源层，所述有源层为多晶硅层；
在所述有源层上制备源漏电极层，所述源漏电极层包括由非晶硅层和N型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为N型重掺杂非晶硅层；
通过构图工艺形成源漏电极图形；
所述在基板上制备有源层；包括：
在基板上制备非晶硅层，采用微透镜掩膜板对所述非晶硅层的沟道区域进行激光退火，使所述沟道区域形成多晶硅层；
所述通过构图工艺形成源漏电极图形，包括：
通过构图工艺，使所述沟道区域形成了多晶硅层的非晶硅层以及所述源漏电极层形成源漏电极的图形。
2.如权利要求1所述的制备方法，其特征在于，在有源层上制备源漏电极层之前，还包括：
在所述有源层上制备刻蚀阻挡层。
3.一种薄膜晶体管，其特征在于，采用如权要求1或2所述的制备方法制备而成；所述薄膜晶体管包括依次层叠的有源层和源漏电极层，其中：
所述有源层为多晶硅层；所述源漏电极层包括由非晶硅层和N型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为N型重掺杂非晶硅层。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述过渡层包括两层非晶硅层和两层N型重掺杂非晶硅层。
5.如权利要求3所述的薄膜晶体管，其特征在于，所述有源层采用对一非晶硅层的沟道区域进行选择性激光退火形成。
6.如权利要求3所述的薄膜晶体管，其特征在于，所述过渡层中，所述非晶硅层的厚度之和为50-150nm，所述N型重掺杂非晶硅层的厚度之和为50-100nm。
7.如权利要求3-6任一项所述的薄膜晶体管，其特征在于，还包括位于所述有源层和所述源漏电极之间的刻蚀阻挡层。
8.一种阵列基板，其特征在于，包括权利要求3-7任一项所述的薄膜晶体管。
9.一种显示面板，其特征在于，包括权利要求8所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811158551.5A CN109300991B (zh) | 2018-09-30 | 2018-09-30 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811158551.5A CN109300991B (zh) | 2018-09-30 | 2018-09-30 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109300991A CN109300991A (zh) | 2019-02-01 |
| CN109300991B true CN109300991B (zh) | 2021-12-24 |
Family
ID=65161538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811158551.5A Active CN109300991B (zh) | 2018-09-30 | 2018-09-30 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109300991B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109884127A (zh) * | 2019-03-01 | 2019-06-14 | 京东方科技集团股份有限公司 | 一种检测器、检测系统及物质浓度的检测方法 |
| US11817460B2 (en) * | 2020-03-27 | 2023-11-14 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing the same, array substrate, and display device |
| CN113658869B (zh) * | 2021-08-16 | 2023-07-25 | 成都京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| CN102184967A (zh) * | 2010-12-01 | 2011-09-14 | 友达光电股份有限公司 | 薄膜晶体管 |
| US9053981B2 (en) * | 2011-12-16 | 2015-06-09 | International Business Machines Corporation | Hybrid CMOS nanowire mesh device and PDSOI device |
| CN105870198A (zh) * | 2016-05-11 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 |
-
2018
- 2018-09-30 CN CN201811158551.5A patent/CN109300991B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010113253A (ja) * | 2008-11-07 | 2010-05-20 | Hitachi Displays Ltd | 表示装置及び表示装置の製造方法 |
| CN102184967A (zh) * | 2010-12-01 | 2011-09-14 | 友达光电股份有限公司 | 薄膜晶体管 |
| US9053981B2 (en) * | 2011-12-16 | 2015-06-09 | International Business Machines Corporation | Hybrid CMOS nanowire mesh device and PDSOI device |
| CN105870198A (zh) * | 2016-05-11 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109300991A (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938351B2 (ja) | 電界効果トランジスタ | |
| US9362413B2 (en) | MOTFT with un-patterned etch-stop | |
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| CN109300991B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 | |
| US10468533B2 (en) | Semiconductor device and method for manufacturing same | |
| KR20070021436A (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| KR20010054739A (ko) | 박막 트랜지스터의 제조 방법 | |
| CN103456740A (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
| EP3602614A1 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| US6429485B1 (en) | Thin film transistor and method of fabricating thereof | |
| US10985281B2 (en) | Transistor, thin film transistor array panel, and related manufacturing method | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US11201247B2 (en) | LTPS type TFT and method for manufacturing same | |
| KR20010056037A (ko) | 박막트랜지스터 제조방법 | |
| CN108122991B (zh) | 薄膜晶体管及其制作方法 | |
| JP2005311037A (ja) | 半導体装置およびその製造方法 | |
| US7939830B2 (en) | Display device | |
| KR20160100035A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2699933B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JPH10326748A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100486116B1 (ko) | 고전압 트랜치 트랜지스터 및 그의 제조 방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| JP5414712B2 (ja) | 半導体装置 | |
| JPS62239579A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |