CN103021864B - 一种soi resurf超结器件结构及其制作方法 - Google Patents

Abstract

本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。

Description

一种SOI RESURF超结器件结构及其制作方法

技术领域

本发明介绍了一种横向SOIRESURF超结器件结构，属于微电子与固体电子学技术领域。

背景技术

功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。

对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。为了解决这一矛盾，前人提出了基于三维RESURF（降低表面电场）技术的漂移区由P、N柱相间构成的超结结构用于优化高压器件的漂移区电场分布。该结构在保持导通电阻不变的前提下，提高击穿电压，打破传统功率MOS器件理论的极限。该技术的理论基础是电荷补偿理论，当漂移区施加电压达到一定值时，漂移区达到完全耗尽，电场分布更加均匀，提高了器件的抗击穿能力。在保证击穿电压不变的前提下，可以大幅提高漂移区的掺杂浓度，减小导通电阻。超结结构的提出打破了传统功率MOSFET器件的“硅极限”。

超结结构最初应用于垂直VDMOS器件，后来扩展到横向LDMOS器件。横向结构更有利于新一代的高密度功率集成应用，是当代功率器件研究的热点。但是超结结构用于横向器件也带来了新的问题。第一，理想的能完全耗尽的p、n柱区工艺上难于形成。第二，衬底参与超结柱区的耗尽导致衬底辅助耗尽效应，而且耗尽层的宽度在器件的漏端到源端方向的不同位置不等，这就带来了漂移区电场分布不均的问题，需要对器件制作工艺和结构进行优化。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOIRESURF超结器件结构及其制备方法，用于解决现有技术中漂移区电场分布不均的问题。

为实现上述目的及其他相关目的，本发明提供一种SOIRESURF超结器件结构的制备方法，该方法包括以下步骤：提供一SOI衬底；在该SOI衬底的顶层硅上形成漂移区并在该漂移区两侧预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；将该第一掩膜版放置于所述漂移区之上，该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成沿源端到漏端方向N型载流子浓度呈线性增加的N型漂移区；提供一放置于漂移区之上并横向设有若干第二窗口的第二掩膜版；其中，所述第二窗口自所述漂移区左侧平齐起始，截止于所述第一掩膜版的起始位置；自该第二窗口向所述N型漂移区采用三次能量和剂量依次减小的方式进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连；最后形成沟道、源区、漏区和栅区域。

优选地，所述退火时间为600～1000分钟。

优选地，所述退火温度为1000～1400度。

优选地，所述P型离子注入的剂量为N型离子注入的1.5-2.5倍，优选2倍。

优选地，所述漏区为重掺杂N。

本发明还提供一种SOIRESURF超结器件结构，该结构包括SOI衬底；位于该衬底上的漂移区；位于该漂移区上方的栅区域、位于该漂移区两端的源端、漏端以及位于该源端和漏端之间间隔设置的若干P柱和N柱；所述漂移区除若干P柱和N柱以外的区域为线性N型漂移区。

优选地，所述栅区域包括栅介质层以及位于栅介质层上的栅极。

本发明一种具有半线性漂移区的SOIRESURF超结器件，横向SOI超结器件由于存在衬底辅助耗尽效应，导致从器件源端到漏端，P型柱区的剩余电荷逐渐增加，P型剩余电荷的存在，降低了器件耐压。因此，本发明中在横向超结功率器件结构中引入线性漂移区，将传统的超结漂移区靠近漏极的一段采用SOIRESURF结构，超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。

附图说明

图1a显示为本发明线性N型漂移区形成示意图。

图1b显示为第一掩膜版放置于漂移区上的俯视图。

图2显示为经退火再分布形成的线性N型漂移区结构示意图。

图3a显示为形成P柱区结构示意图。

图3b显示为第一第二掩膜版放置于漂移区上的俯视图。

图4显示为P阱注入形成沟道的结构示意图。

图5显示为栅极形成的结构示意图。

图6显示为形成重掺杂P区的结构示意图。

图7显示为形成重掺杂N区的结构示意图。

元件标号说明

衬底                1

漂移区              2

第一掩膜版          3

第一窗口            31

第二窗口            32

第三窗口            33

第二掩膜版上的窗口  4

栅介质层            51

栅极                52

底硅                11

埋层氧化层          12

长                  l

宽                  d

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1a至图7所示。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

一种SOIRESURF超结器件结构的制备方法，该方法包括以下步骤：提供一SOI衬底；在该SOI衬底的顶层硅上形成漂移区并在该漂移区两侧预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；将该第一掩膜版放置于所述漂移区之上，该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成沿源端到漏端方向N型载流子浓度呈线性增加的N型漂移区；提供一放置于漂移区之上并横向设有若干第二窗口的第二掩膜版；其中，所述第二窗口自所述漂移区左侧平齐起始，截止于所述第一掩膜版的起始位置；自该第二窗口向所述N型漂移区采用三次能量和剂量依次减小的方式进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连；最后形成沟道、源区、漏区和栅区域。

所述退火时间为600～1000分钟。所述退火温度为1000～1400度。所述P型离子注入的剂量为N型离子注入的1.5-2.5倍，优选2倍。所述衬底为硅或SOI。所述漏区为重掺杂N。

请参阅图1a～图7所示，本发明提供一种SOIRESURF超结器件结构的制备方法，该方法至少包括以下步骤：

首先实施步骤1），提供一SOI衬底1，其包括底硅11、位于低位上的埋层氧化层12，以及位于埋层氧化层12上的顶层硅。在所述顶层硅上形成漂移区2。

需要说明的是，在形成所述漂移区之前，还可以包括在所述SOI衬底1上形成缓冲层（未图示），以防止在阻断电压时耗尽层到达所述SOI衬底1，且所述缓冲层用于控制半导体衬底向缓冲区注入少数载流子的能力，即控制所述半导体衬底1的注入效率。

请参阅图1a所示，在该漂移区2两侧预设源端和漏端（未图示）。

然后提供第一掩膜版3，该第一掩膜版上设有若干第一窗口，请参阅图1b所示，其为第一掩膜版3放置于设有漂移区2的SOI衬底1上方的俯视图。本实施例中，所述第一窗口为若干个长度一致的矩形，该若干个第一窗口自源端到漏端的方向上宽度逐渐增大。换句话说，掩膜版遮挡部分的宽度自源端到漏端的方向上逐渐减小。即沿源端到漏端方向排列中，第二个窗口32的宽度比第一个窗口31的宽度大；第三个窗口33的宽度比第二个窗口32的宽度大，以此类推。换句话说，沿源端到漏端方向排列中，第一个遮挡部的宽度大于第二个遮挡部的宽度，第二个遮挡部的宽度大于第三个遮挡部的宽度，以此类推。只要所述窗口的宽度线性逐渐增大都能实现本发明。

当然，遮挡部的位置取决于N型离子注入的位置，本实施例中，N型离子注入从漂移区中部开始，即漂移区左侧（近源端的位置是有一定的间隔）不注入离子，换句话说，漂移区左侧被遮挡住。

具体的，本实施例中，第一个窗口的宽度大致为0.6um，第二个窗口的宽度大致为0.9um，第三个窗口的宽度大致为1.8um，第四个窗口的宽度大致为2.3um，第五个窗口（未图示）的宽度大致为3.2um，第六个窗口（未图示）的宽度大致为4.5um，第七个窗口（未图示）的宽度大致为6.2um，第八个窗口（未图示）的宽度大致为9.5um，第九个窗口（未图示）的宽度大致为15.8um。以此类推。

第一个遮挡部的宽度大致为14.7um，第二个遮挡部的宽度大致为10.6um，第三个遮挡部的宽度大致为7.5um，第四个遮挡部的宽度大致为5.2um，第五个遮挡部的宽度大致为3.1um，第六个遮挡部（未图示）的宽度大致为1.9um，第七个遮挡部（未图示）的宽度大致为1.1um，第八个遮挡部（未图示）的宽度大致为0.6um。以此类推。

将该第一掩膜版放置在所述漂移区2之上，该第一掩膜版和该漂移区中部平齐（与近源端的位置设有一定的间距，该区域无N型离子注入），自上述窗口向该漂移区进行N型离子注入后退火，由于自源端到漏端方向排列中，第一个窗口31到第二个窗口32之间的距离大于第三个窗口33到第二个窗口32的距离，所以退火后N型离子扩散，第一个窗口和第二个窗口之间的扩散区离子浓度小于第三个窗口和第二个窗口之间的扩散区离子浓度，以此类推，在整个漂移区形成离子浓度自源端到漏端方向上呈线性分布的N型漂移区。如图2所示。

本实施例中，进行N型离子注入后退火的时间为600～900分钟。最好是900分钟。退火温度为1000～1200度。最好是1200度。

提供一放置于漂移区2之上并横向设有若干窗口4的第二掩膜版（未图示）；其中，第二掩膜版的放置位置为上述与近源端的位置设有的间距中，即所述窗口自所述漂移区左侧平齐起始，截止于所述第一掩膜版的起始位置。

自所述第二掩膜版的窗口采用三次能量和剂量依次减小的方式进行P型离子注入，请参照图3a所示。具体的，第一次P型离子注入的能量为3E12-5E12，优选的是4E12，剂量为300-500kev，优选的是400kev；第二次P型离子注入的能量为2E12-4E12，优选的是3E12；剂量为200-300kev，优选的为250kev；第三次P型离子注入的能量为0.5E12-2E12，优选的是1E12，剂量为50-100kev，优选的是80kev。

该P型离子三次注入的剂量总和为该N型离子注入剂量的1.5-2.5倍，最好是2倍的剂量。这样就形成了P柱N柱、P柱N柱间隔的出现的区域。所述第二掩膜版上的窗口不贯通漂移区，即该第二掩膜版的窗口离漏端有一定的距离，从而使得P柱不和漏端相连。由于P型柱区离漏端有一定的距离，因此降低了电荷不平衡对器件性能的影响，提高器件可靠性。

接下来经过一个10-30分钟（最好是20分钟左右）的高温退火，形成超结的漂移区。高温退火形成超结的漂移区属于本领域的公知常识，在此不再赘述。

接着请参照图4所示，制备P阱。在预设的源端进行P离子注入，形成P阱。

然后在P阱、P柱和N柱近源端的上方制备栅区域，该栅区域包括栅介质层51以及位于栅介质层51上的栅极52。本实施例中栅介质层的材质为二氧化硅、氮化硅等本领域常用材质。请参照图5所示。

接着在源端靠近栅区域的位置进行重掺杂P型注入，形成P+区域。请参照图6所示。

最后，请参照图7所示，在P阱上、P⁺区域的一侧（远离栅区域的一侧）以及漏端进行重掺杂N型离子注入，各自分别形成N⁺区域。所述漏区为重掺杂N。该部分属于本领域的公知常识，在此不再赘述。

本发明提出了一新的器件结构，传统超结器件漂移区中交替存在的P和N柱区，为了提高耐压，要求N柱区和P柱区达到电荷平衡，在器件反向耐压时漂移区实现全耗尽，但是由于存在衬底辅助耗尽效应，引起P型柱区出现剩余电荷，本发明中，采用RESURF结构来取代传统的均匀分布的N型和P型漂移区，由于衬底辅助耗尽效应，在靠近器件漏端时，需要更多的N型载流子补偿衬底耗尽，这一部分采用线性的N型区可以消除衬底辅助耗尽效应，同时，在靠近源端处仍然采用超结结构，可以提高N型区浓度，降低器件的开态电阻，改善了传统功率器件中耐压和导通电阻之间的折衷关系。

综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种SOI RESURF超结器件结构的制备方法，其特征在于，该方法包括以下步骤：

提供一SOI衬底；在该SOI衬底的顶层硅上形成漂移区并在该漂移区两侧预设源端和漏端；

提供一设有多个第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；

将该第一掩膜版放置于所述漂移区之上，该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有间隔，

自上述第一窗口向所述漂移区进行N型离子注入；

退火，在该漂移区形成沿源端到漏端方向N型载流子浓度呈线性增加的N型漂移区；

提供一放置于漂移区之上并横向设有多个第二窗口的第二掩膜版；其中，所述第二窗口自所述漂移区左侧平齐起始，截止于所述第一掩膜版的起始位置；

自该第二窗口向所述N型漂移区采用三次能量和剂量依次减小的方式进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连；

最后形成沟道、源区、漏区和栅区域。

2.根据权利要求1所述的SOI RESURF超结器件结构的制备方法，其特征在于，退火时间为600～1000分钟。

3.根据权利要求1所述的SOI RESURF超结器件结构的制备方法，其特征在于，退火温度为1000～1400度。

4.根据权利要求1所述的SOI RESURF超结器件结构的制备方法，其特征在于，所述P型离子注入的剂量为N型离子注入的1.5-2.5倍。

5.根据权利要求1所述的SOI RESURF超结器件结构的制备方法，其特征在于，所述漏区为重掺杂N。