CN104637800B - 控制多指型半导体器件参数波动的制造方法 - Google Patents
控制多指型半导体器件参数波动的制造方法 Download PDFInfo
- Publication number
- CN104637800B CN104637800B CN201510024572.8A CN201510024572A CN104637800B CN 104637800 B CN104637800 B CN 104637800B CN 201510024572 A CN201510024572 A CN 201510024572A CN 104637800 B CN104637800 B CN 104637800B
- Authority
- CN
- China
- Prior art keywords
- region
- jfet
- refers
- hyperphalangeal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001413 cellular effect Effects 0.000 claims description 23
- 238000010276 construction Methods 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种控制多指型半导体器件参数波动的制造方法，包括步骤：步骤一、提供一硅衬底，在器件区形成多个多指型半导体器件。步骤二、对各多指型半导体器件的参数进行预估并得到预估值。步骤三、进行正面金属层后形成各多指型半导体器件的电极金属指，各电极金属指的数目根据步骤二中的预估值调整。本发明能够将多指型半导体器件参数控制在工艺要求范围内，提升产品的可生产性。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种控制多指型半导体器件参数波动的制造方法。
背景技术
在半导体集成电路中，同一硅衬底上往往需要集成众多半导体器件，即使采用相同的生长工艺进行生长，位于硅衬底的不同位置上的半导体器件的参数往往有偏差，而采用相同工艺生长在不同硅衬底上的半导体器件的参数也更加会有偏差。现有工艺中，往往通过对半导体器件的各掺杂区的生长工艺条件进行严格控制来控制半导体器件的参数波动，但是，由于生产设备的限制，控制各半导体器件的参数波动往往需要较大成本且有一定的控制极限，超过这个极限则无法再进一步控制参数波动。
现以JFET器件为例来说明对参数波动的控制的不易。如图1所示，是JFET器件的剖面结构图；以N型JFET器件为例，在P型硅衬底(P_Sub)101上形成有P阱(PW)102，P阱102也能由掺杂相同的P型外延层替代，P阱102的掺杂较浓；在P阱102上形成有采用离子注入的方法形成的N阱(NW)103。在N阱103表面源区104a和漏区104b以及栅区105，源区104a和漏区104b都为N型重掺杂注入区(NP)，栅区105为P型重掺杂注入区(PP)。导电的沟道区由栅区105和P阱102相夹而形成。该JFET器件为常开器件，栅区105和P型硅衬底101相连接从背面引出作为器件的栅极，于栅区105两侧形成的源区104a和漏区104b分别通过正面金属引出源极和漏极。该JFET器件主要使用于音频采集放大等应用场景。
由于JFET器件特殊性，沟道区掺杂由两次反向注入杂质混合叠加(counter dope)而成即P阱102和N阱103叠加形成，沟道区的高度h更是由两次注入和扩散而形成。而从原理上讲，该JFET器件的主要参数漏极工作电流(IDSS)和沟道区的杂质浓度成平方关系，与沟道区的高度h成立方关系。所以制造JFET器件的最大困难就在于指定工艺范围(spec)内的器件可重复生产性。比如某应用指定IDSS值范围为200μA～350μA，但是在控制较好的生产线经过大量的限定机台等严格控制方法，重复生产也只能做到使IDSS范围为100μA～600μA。使得该JFET器件的生产制造极为困难。
发明内容
本发明所要解决的技术问题是提供一种控制多指型半导体器件参数波动的制造方法，能够将多指型半导体器件参数控制在工艺要求范围内，从而能提升产品的可生产性。
为解决上述技术问题，本发明提供的控制多指型半导体器件参数波动的制造方法包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的器件区形成多个多指型半导体器件，各所述多指型半导体器件都为由多个半导体器件单元结构组成的多指结构，每个所述半导体器件单元结构的第一掺杂区和第二掺杂区都为指状结构，同一所述多指型半导体器件的各所述半导体器件单元结构的第一掺杂区和第二掺杂区交叉排列。
步骤二、对各所述多指型半导体器件的参数进行预估并得到预估值。
步骤三、进行正面金属层后，采用金属层光罩对所述正面金属层进行刻蚀形成各所述多指型半导体器件的电极金属指，各所述多指型半导体器件的电极金属指用于和对应的所述第一掺杂区和所属第二掺杂区的指状结构相连，各所述多指型半导体器件的电极金属指的数目根据步骤二中的预估值调整，使形成所述电极金属指后的各所述多指型半导体器件的参数达到工艺要求值。
进一步的改进是，所述多指型半导体器件为JFET器件，步骤一中形成的所述JFET器件都为由多个JFET单元结构组成的多指结构，每一个JFET单元结构的源区、漏区和栅区都呈条形的指状结构，所述JFET单元结构的源区对应于所述第一掺杂区，所述JFET单元结构的漏区对应于所述第二掺杂区；令各所述JFET单元结构的源区为源区指、各所述JFET单元结构的漏区为漏区指、各所述JFET单元结构的栅区为栅区指，所述栅区指为第一导电类型掺杂，所述源区指和所述漏区指都为第二导电类型掺杂且位于所述栅区指两侧；同一个所述JFET器件中各所述源区指和各所述漏区指交替排列，两个相邻的所述源区指和所述漏区指之间间隔有一个所述栅区指，由两个相邻的所述源区指和所述漏区指和之间的所述栅区指组成一个所述JFET单元结构；每一个所述JFET器件的源区指数等于漏区指数。
进一步的改进是，步骤二中采用如下分步骤实现对各所述多指型半导体器件的参数进行预估：
步骤21、在划片槽区形成和各所述JFET器件对应的第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区的掺杂类型和各所述源区指以及各所述漏区指的掺杂类型相同，各所述第一重掺杂区和对应的所述JFET器件的各源区指都相连，各所述第二重掺杂区和对应的所述JFET器件的各漏区指都相连。
步骤22、在所述硅衬底上形成层间膜后，进行接触孔刻蚀将各所述JFET器件对应的所述第一重掺杂区和所述第二重掺杂区顶部的层间膜打开。
步骤23、通过对各所述JFET器件的所述第一重掺杂区和所述第二重掺杂区进行扎硅测试得到各所述JFET器件的预估值。
进一步的改进是，步骤23中扎硅测试得到为各所述JFET器件的漏极工作电流的预估值。
进一步的改进是，步骤三中形成的所述电极金属指包括源极金属指和漏极金属指，各所述JFET器件的源极金属指引出对应的源区指、漏极金属指引出对应的漏区指；各所述JFET器件的源极金属指和漏极金属指的数目根据步骤23中测得的漏极工作电流预估值确定，当步骤23中测得的漏极工作电流大于工艺要求的最大值时，通过减少对应的所述JFET器件的源极金属指和漏极金属指的数目来使所述JFET器件的漏极工作电流减少到工艺要求的最大值以下。
进一步的改进是，不同所述JFET器件的源区指数都相同。
进一步的改进是，步骤一中在所述器件区形成多个JFET器件包括如下分步骤：
步骤11、在所述硅衬底上形成第一导电类型阱；
步骤12、在所述第一导电类型阱表面形成第二导电类型阱；
步骤13、在所述第二导电类型阱的选定区域中形成各所述JFET器件的源区指、漏区指和栅区指，对于各所述JFET器件的每一个JFET单元结构，所述栅区指和所述第一导电类型阱所夹区域的所述第二导电类型阱组成沟道区。
进一步的改进是，通过提高步骤12中所形成的所述第二导电类型阱的掺杂浓度提高各所述JFET器件的漏极工作电流，使得步骤23测试得到的各所述JFET器件的漏极工作电流都大于等于工艺要求的最低值要求。
进一步的改进是，各所述JFET器件为N型JFET器件，第一导电类型为P型，第二导电类型为N型；或者，各所述JFET器件为P型JFET器件，第一导电类型为N型，第二导电类型为P型。
本发明方法通过在多指型半导体器件的掺杂区形成之后，对多指型半导体器件的参数值进行预估，之后在根据预估值来调整多指型半导体器件的电极金属指的数目，利用多指型半导体器件的电极金属指的数目不同多指型半导体器件的参数也会不同的特性，使形成电极金属指后的各多指型半导体器件的参数达到工艺要求值，由于对多指型半导体器件的电极金属指的数目仅需采用光罩工艺定义即可，非常精确，不存在多指型半导体器件的各掺杂区的形成工艺受注入、退火激活、扩散等诸多因数影响而造成的参数容易漂移的问题，所以本发明能够非常精确的补偿多指型半导体器件制造过程中产生的各种参数漂移，实现对多指型半导体器件参数波动的良好控制，且本发明的成本低，控制方便且精确，大大提升了产品的可生产性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是JFET器件的剖面结构图；
图2是本发明实施例方法流程图；
图3是本发明实施例方法所采用的多指结构的JFET器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；本发明实施例的多指型半导体器件以N型JFET为例进行说明，本发明实施例控制多指型半导体器件参数波动的制造方法包括如下步骤：
步骤一、如图3所示，是本发明实施例方法所采用的多指结构的JFET器件结构示意图提供一硅衬底101，所述硅衬底101分为划片槽和器件区，在所述器件区形成多个JFET器件，每一个所述JFET器件都为由多个JFET单元结构组成的多指结构，每一个JFET单元结构的源区、漏区和栅区都呈条形的指状结构；令各所述JFET单元结构的源区为源区指1、各所述JFET单元结构的漏区为漏区指2、各所述JFET单元结构的栅区为栅区指3，所述栅区指3为P型掺杂，所述源区指1和所述漏区指2都为N型掺杂且位于所述栅区指3两侧；同一个所述JFET器件中各所述源区指1和各所述漏区指2交替排列，两个相邻的所述源区指1和所述漏区指2之间间隔有一个所述栅区指3，由两个相邻的所述源区指1和所述漏区指2和之间的所述栅区指3组成一个所述JFET单元结构；每一个所述JFET器件的源区指数等于漏区指2数，不同所述JFET器件的源区指数都相同。
如图1所示，是JFET器件的剖面结构图，以N型JFET器件为例说明如下：在所述器件区形成多个JFET器件包括如下分步骤：
步骤11、在所述硅衬底101上形成P型阱102。
步骤12、在所述P型阱102表面形成N型阱103。本发明实施例中可以通过提高所形成的所述N型阱103的掺杂浓度提高各所述JFET器件的漏极工作电流，使得后续步骤23测试得到的各所述JFET器件的漏极工作电流都大于等于工艺要求的最低值要求。
步骤13、在所述N型阱103的选定区域中形成各所述JFET器件的源区指1、漏区指2和栅区指3，图1剖面结构中，源区指1为源区104a，漏区指2为漏区104b，栅区指3为栅区105。对于各所述JFET器件的每一个JFET单元结构，所述栅区指3即栅区105和所述P型阱102所夹区域的所述N型阱103组成沟道区。
步骤二、对各所述JFET器件的参数进行预估并得到预估值，包括如下分步骤：
步骤21、如图3所示，在所述划片槽区形成和各所述JFET器件对应的第一重掺杂区4和第二重掺杂区5，所述第一重掺杂区4和所述第二重掺杂区5的掺杂类型和各所述源区指1以及各所述漏区指2的掺杂类型相同，各所述第一重掺杂区4和对应的所述JFET器件的各源区指1都相连，各所述第二重掺杂区5和对应的所述JFET器件的各漏区指2都相连。
步骤22、在所述硅衬底101上形成层间膜后，进行接触孔刻蚀将各所述JFET器件对应的所述第一重掺杂区4和所述第二重掺杂区5顶部的层间膜打开。
步骤23、通过对各所述JFET器件的所述第一重掺杂区4和所述第二重掺杂区5进行扎硅测试得到各所述JFET器件的漏极工作电流。
步骤三、进行正面金属层后，采用金属层光罩对所述正面金属层进行刻蚀形成各所述JFET器件的电极金属指，电极金属指包括源极金属指和漏极金属指，各所述JFET器件的源极金属指引出对应的源区指1、漏极金属指引出对应的漏区指2；各所述JFET器件的源极金属指和漏极金属指的数目根据步骤23中测得的漏极工作电流确定，当步骤23中测得的漏极工作电流大于工艺要求的最大值时，通过减少对应的所述JFET器件的源极金属指和漏极金属指的数目来使所述JFET器件的漏极工作电流减少到工艺要求的最大值以下。
本发明实施例中可以多设计几张金属层光罩，以对应不同的电极金属指数目。
如果栅极采用通过从正面金属层引出的方法，则在步骤三中形成的所述电极金属指还包括栅极金属指，所述栅极金属指引出对应的栅区指3。
如果栅极采用从背面金属层层引出的方法，则还包括步骤四、形成背面金属层，各所述JFET器件的所述栅区指3和所述硅衬底101连接并通过所述背面金属层引出栅极。
下面以一Spec为IDSS处于200μA～350μA的具体产品为例说明如下：
1、假设该产品为6根指(Finger)，即每个JFET器件的源区指或漏区指分别为6根。
2、假设工艺波动所致产品IDSS范围为200μA～350μA。
3、假设调节金属层光罩(Metal Mask)共四张，分别为6Finger，5Finger，4Finger和3Finger，即引出JFET器件电极金属指如源极金属指或漏极金属指的数目分别为6,5,4,3。
由表一所示，对于扎硅预估值为100μA至600μA中的每一个值，随着电极金属指的降低，相应的IDSS会降低，这样可以根据扎硅测试结构来选定电极金属指的数目，如对于测试值为200μA时，选用6F即6Finger；为300μA时，可以选用6F、5F或4F之一；为400μA时，可以选用5F、4F或3F之一；为500μA时，可以选用4F或3F之一；为600μA时，选用3F。所以对于处于350μA以上的产品，通过Metal Mask对Finger数的调节，均可调节至Sepc之内。
表一
本发明实施例方法中通过调节金属层光罩来调节Finger数能使IDSS偏大时降低到spec内。但是无法调节IDSS低于spec范围的情形，这时可通过主动的工艺调节使得工艺波动范围下限变大，如本发明实施例中可以通过加浓N型阱103的注入，使得工艺波动后的IDSS范围为200μA～700μA，如表二所示，然后通过金属层光罩的调节使得最终产品都处于spec之内。
表二
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种控制多指型半导体器件参数波动的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的器件区形成多个多指型半导体器件，各所述多指型半导体器件都为由多个半导体器件单元结构组成的多指结构，每个所述半导体器件单元结构的第一掺杂区和第二掺杂区都为指状结构，同一所述多指型半导体器件的各所述半导体器件单元结构的第一掺杂区和第二掺杂区交叉排列；
步骤二、对各所述多指型半导体器件的参数进行预估并得到预估值；
采用如下分步骤实现对各所述多指型半导体器件的参数进行预估：
步骤21、在划片槽区形成和各JFET器件对应的第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区的掺杂类型和各源区指以及各漏区指的掺杂类型相同，各所述第一重掺杂区和对应的所述JFET器件的各源区指都相连，各所述第二重掺杂区和对应的所述JFET器件的各漏区指都相连；
步骤22、在所述硅衬底上形成层间膜后，进行接触孔刻蚀将各所述JFET器件对应的所述第一重掺杂区和所述第二重掺杂区顶部的层间膜打开；
步骤23、通过对各所述JFET器件的所述第一重掺杂区和所述第二重掺杂区进行扎硅测试得到各所述JFET器件的预估值；
步骤三、进行正面金属层后，采用金属层光罩对所述正面金属层进行刻蚀形成各所述多指型半导体器件的电极金属指，各所述多指型半导体器件的电极金属指用于和对应的所述第一掺杂区和所属第二掺杂区的指状结构相连，各所述多指型半导体器件的电极金属指的数目根据步骤二中的预估值调整，使形成所述电极金属指后的各所述多指型半导体器件的参数达到工艺要求值。
2.如权利要求1所述的控制多指型半导体器件参数波动的制造方法，其特征在于：所述多指型半导体器件为JFET器件，步骤一中形成的所述JFET器件都为由多个JFET单元结构组成的多指结构，每一个JFET单元结构的源区、漏区和栅区都呈条形的指状结构，所述JFET单元结构的源区对应于所述第一掺杂区，所述JFET单元结构的漏区对应于所述第二掺杂区；令各所述JFET单元结构的源区为源区指、各所述JFET单元结构的漏区为漏区指、各所述JFET单元结构的栅区为栅区指，所述栅区指为第一导电类型掺杂，所述源区指和所述漏区指都为第二导电类型掺杂且位于所述栅区指两侧；同一个所述JFET器件中各所述源区指和各所述漏区指交替排列，两个相邻的所述源区指和所述漏区指之间间隔有一个所述栅区指，由两个相邻的所述源区指和所述漏区指和之间的所述栅区指组成一个所述JFET单元结构；每一个所述JFET器件的源区指数等于漏区指数。
3.如权利要求1所述的控制多指型半导体器件参数波动的制造方法，其特征在于：步骤23中扎硅测试得到为各所述JFET器件的漏极工作电流的预估值。
4.如权利要求3所述的控制多指型半导体器件参数波动的制造方法，其特征在于：步骤三中形成的所述电极金属指包括源极金属指和漏极金属指，各所述JFET器件的源极金属指引出对应的源区指、漏极金属指引出对应的漏区指；各所述JFET器件的源极金属指和漏极金属指的数目根据步骤23中测得的漏极工作电流预估值确定，当步骤23中测得的漏极工作电流大于工艺要求的最大值时，通过减少对应的所述JFET器件的源极金属指和漏极金属指的数目来使所述JFET器件的漏极工作电流减少到工艺要求的最大值以下。
5.如权利要求2所述的控制多指型半导体器件参数波动的制造方法，其特征在于：不同所述JFET器件的源区指数都相同。
6.如权利要求2所述的控制多指型半导体器件参数波动的制造方法，其特征在于：步骤一中在所述器件区形成多个JFET器件包括如下分步骤：
步骤11、在所述硅衬底上形成第一导电类型阱；
步骤12、在所述第一导电类型阱表面形成第二导电类型阱；
步骤13、在所述第二导电类型阱的选定区域中形成各所述JFET器件的源区指、漏区指和栅区指，对于各所述JFET器件的每一个JFET单元结构，所述栅区指和所述第一导电类型阱所夹区域的所述第二导电类型阱组成沟道区。
7.如权利要求6所述的控制多指型半导体器件参数波动的制造方法，其特征在于：通过提高步骤12中所形成的所述第二导电类型阱的掺杂浓度提高各所述JFET器件的漏极工作电流，使得步骤23测试得到的各所述JFET器件的漏极工作电流都大于等于工艺要求的最低值要求。
8.如权利要求2所述的控制多指型半导体器件参数波动的制造方法，其特征在于：各所述JFET器件为N型JFET器件，第一导电类型为P型，第二导电类型为N型；或者，各所述JFET器件为P型JFET器件，第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024572.8A CN104637800B (zh) | 2015-01-19 | 2015-01-19 | 控制多指型半导体器件参数波动的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024572.8A CN104637800B (zh) | 2015-01-19 | 2015-01-19 | 控制多指型半导体器件参数波动的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637800A CN104637800A (zh) | 2015-05-20 |
| CN104637800B true CN104637800B (zh) | 2017-06-06 |
Family
ID=53216399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510024572.8A Active CN104637800B (zh) | 2015-01-19 | 2015-01-19 | 控制多指型半导体器件参数波动的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637800B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986283A (en) * | 1998-02-25 | 1999-11-16 | Advanced Micro Devices | Test structure for determining how lithographic patterning of a gate conductor affects transistor properties |
| JP2001168112A (ja) * | 1999-12-03 | 2001-06-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN101127434A (zh) * | 2006-06-20 | 2008-02-20 | 索尼株式会社 | 半导体器件及其制造方法 |
| JP2009070877A (ja) * | 2007-09-11 | 2009-04-02 | Nec Electronics Corp | 半導体装置および半導体装置の評価方法 |
| CN102646701B (zh) * | 2012-05-04 | 2015-09-02 | 上海先进半导体制造股份有限公司 | 一种jfet器件及其形成方法 |
-
2015
- 2015-01-19 CN CN201510024572.8A patent/CN104637800B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637800A (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008032547B4 (de) | Grabenisoliertes Gate-MOS-Halbleiterbauelement | |
| DE10000754B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE102014110681B4 (de) | Rückwärts leitender igbt und herstellungsverfahren dafür | |
| DE102017131354A1 (de) | Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand | |
| DE102016226235A1 (de) | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer stlsziumcarbid-halbleitervorrichtung | |
| DE19809554A1 (de) | Siliziumkarbidhalbleitervorrichtung | |
| DE102009033313A1 (de) | Reduzierte Prozessempfindlichkeit von Elektroden-Halbleiter-Gleichrichtern | |
| DE112016005210T5 (de) | Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE102013007215A1 (de) | Leistungsvorrichtung und Herstellungsverfahren hierfür | |
| DE102015110112A1 (de) | Ladungskompensationsstruktur und entsprechende fertigung | |
| DE102014113989A1 (de) | Seibipolartransistor | |
| DE112012000611T5 (de) | Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung | |
| DE102016118543A1 (de) | Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| DE102016226237A1 (de) | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung | |
| DE102017128243A1 (de) | Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren | |
| DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
| DE102018213635B4 (de) | Halbleitervorrichtung | |
| CN105321819A (zh) | 半导体装置的制造方法 | |
| DE112020002227T5 (de) | Halbleitervorrichtung | |
| DE112014000565T5 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| JP2013069786A (ja) | 電力用半導体装置 | |
| DE102012107988A1 (de) | Halbleiterbauelement mit vergrabener Elektrode | |
| DE102011010112A1 (de) | Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation | |
| CN104637800B (zh) | 控制多指型半导体器件参数波动的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |