CN102420240A - 超级结器件的终端保护结构及制造方法 - Google Patents

超级结器件的终端保护结构及制造方法 Download PDF

Info

Publication number
CN102420240A
CN102420240A CN2011101860694A CN201110186069A CN102420240A CN 102420240 A CN102420240 A CN 102420240A CN 2011101860694 A CN2011101860694 A CN 2011101860694A CN 201110186069 A CN201110186069 A CN 201110186069A CN 102420240 A CN102420240 A CN 102420240A
Authority
CN
China
Prior art keywords
type
field plate
protection structure
terminal protection
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101860694A
Other languages
English (en)
Other versions
CN102420240B (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110186069 priority Critical patent/CN102420240B/zh
Publication of CN102420240A publication Critical patent/CN102420240A/zh
Application granted granted Critical
Publication of CN102420240B publication Critical patent/CN102420240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种超级结器件的终端保护结构,采用多晶硅场板和金属场板的组合结构,一多晶硅场板覆盖终端介质膜的台阶结构,且多晶硅场板还覆盖有另两种不同厚度的介质层,能够缓和器件表面的电场。本发明在场板下保持一个浓度较高P型环,能够提高器件在感性电路中应用时的电流处理能力。本发明的终端保护结构中P型柱和N型柱的结构设置,能够保证在感性电路中应用时器件关断并发生电流过冲时,终端保护结构中的类雪崩击穿发生的位置保证在靠近硅片正面的位置,提高器件抗过冲电流能力。本发明还公开了一种超级结器件的终端保护结构及制造方法。本发明能提高器件的耐压特性、电流处理能力和可靠性且不增加工艺成本。

Description

超级结器件的终端保护结构及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种超级结器件的终端保护结构;本发明还涉及一种超级结器件的终端保护结构的制造方法。
背景技术
超级结MOSFET采用新的耐压层结构,利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽,实现电荷相互补偿,从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压,从而同时获得低导通电阻和高击穿电压,打破传统功率MOSFET理论极限。同已有的DMOS器件一样,一个超级结MOSFET是由很多的单元重复排列形成的;由于各单元的一致性,处于器件中间的并联的单元之间表面电位基本一致,通常不存在电压击穿的问题,但最外圈的单元与衬底表面电位有差异,特别是在工作于截止状态下,电压差较大,易于发生击穿;在器件的外周单元的外周要增加终端保护结构,而且该技术十分重要。
对已有的器件如高压VDMOS,已有扩散保护环技术,场板技术如浮空场板技术、电阻场板技术,等位环技术,场限环技术,结终端扩展技术等;但对于超级结器件,由于器件单元的耐压方式与传统的VDMOS的耐压方式有很大的不同,相应的高可靠性的终端保护结构需要另行设计。已经有一些关于超级结MOSFET的终端保护结构,在终端也采用交替排列的P型和N型柱加上其上的场板,需要时加上截止环。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的终端保护结构,能提高器件的耐压特性、电流处理能力和可靠性,还不增加工艺成本。本发明还提供一种超级结器件的终端保护结构的制造方法。
为解决上述技术问题,本发明提供一种超级结器件的终端保护结构,在一N+硅基片上形成有一N型硅外延层,超级结器件的中间区域为电流流动区,所述电流流动区包含交替排列的形成于所述N型硅外延层中的P型区域和N型区域,一P型背栅形成于各所述P型区域上部或所述P型背栅形成于各所述P型区域上部并延伸到各所述P型区域上部两侧的所述N型区域中,一源区形成于各所述P型背栅中,在所述电流流动区的所述N型硅外延层上部形成有栅氧、栅极以及源极,在所述N+硅基片的背面形成有漏极;在俯视平面上,所述超级结器件的终端保护结构环绕于所述电流流动区的外周并包括至少一P型环、多个P型柱、一沟道截止环、一终端介质膜、至少一多晶硅场板以及至少一金属场板;所述P型环、所述P型柱和所述沟道截止环都呈环状结构、并由内往外依次环绕于所述电流流动区的外周。
各所述P型柱由填充于沟槽中的P型硅组成,各所述P型柱形成于所述终端保护结构区域的所述N型硅外延层中、且各所述P型柱依次排列于所述电流流动区的最外侧P型区域和所述沟道截止环间,各所述P型柱和各所述P型柱间的N型硅外延层组成P型柱和N型柱交替式结构。
所述P型环形成于所述终端保护结构区域的所述N型硅外延层的表面层中且和所述最外侧P型区域相邻。
所述沟道截止环形成于最外侧P型柱外侧的所述N型硅外延层的表面层中。
所述终端介质膜形成于所述终端保护结构区域的所述N型硅外延层上,所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构,所述终端介质膜覆盖了所述台阶结构底部的P型柱到所述最外侧P型柱间的所有所述P型柱。
所述多晶硅场板形成于所述终端介质膜上,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有栅氧和第二介质层,所述第二介质层的厚度大于所述栅氧的厚度,所述第二介质层至少要覆盖被所述多晶硅场板的延伸部分所覆盖的各所述P型柱的中心区域。由于各所述P型柱是由填充于沟槽中的P型硅组成,在所述沟槽中填P型硅的过程中,在从下往上长的同时、也从所述沟槽的两个侧面往里长,底部生长上来的P型硅和侧面生长过来的P型硅会在所述沟槽的中心位置处连接并缝合在一起,各所述P型柱的中心区域即为所述P型硅的连接缝合的区域。
一层间膜形成于所述终端保护结构区域的所述N型硅外延层、所述终端介质膜和所述多晶硅场板上;各所述金属场板形成在所述层间膜上。
进一步的改进是,在俯视平面上所述P型柱和所述P型环的环状结构都为四方形、或所述P型柱和所述P型环的环状结构为四方形的四角有圆弧的结构。
进一步的改进是,所述电流流动区的外侧到所述台阶结构间的所述层间膜上含有一个所述金属场板,且该金属场板覆盖住所述台阶结构;或者所述电流流动区的外侧到所述台阶结构间的所述层间膜上没有所述金属场板。
进一步的改进是,所述P型环的载流子浓度比所述P型柱的载流子浓度高一个数量级以上。
进一步的改进是,所述第二介质层的厚度比所述栅氧的厚度大500埃以上。
进一步的改进是,至少一个所述P型柱的深度比所述电流流动区的P型区域的深度浅。
进一步的改进是,至少一组所述P型柱的宽度和相邻的所述N型柱的宽度比值大于所述电流流动区的所述P型区域的宽度和相邻的所述N型区域的宽度比值。
进一步的改进是,沿所述电流流动区往所述沟道截止环方向所述P型柱的宽度和所述N型柱的宽度比值相同或递减。
进一步的改进是,沿所述电流流动区往所述沟道截止环方向所述P型柱的深度相同或递减。
进一步的改进是,所述P型环从所述电流流动区中最外侧P型区域往外覆盖至少一个所述P型柱和一个相邻的所述N型柱。
进一步的改进是,所述P型环的杂质工艺条件和所述P型背栅的杂质工艺条件相同。
进一步的改进是,位于所述P型环上的所述层间膜上的所述金属场板至少有一部分全部覆盖或部分覆盖所述P型环。
进一步的改进是,位于所述P型环上的所述层间膜上的所述金属场板和所述源极相连或悬浮于所述层间膜上。
进一步的改进是,所述多晶硅场板和所述栅极相连或悬浮于所述终端介质膜上。
进一步的改进是,所述多晶硅场板和位于其上且位于所述台阶结构外侧并不和所述源极相连的所述金属场板相连或不相连。
进一步的改进是,所述台阶结构的倾斜角为10度~75度。
进一步的改进是,在所述沟道截止环上覆盖有所述金属场板或所述多晶硅场板,覆盖于所述沟道截止环上的所述金属场板或所述多晶硅场板和所述沟道截止环相连接或悬浮。
进一步的改进是,在所述沟道截止环上覆盖悬浮的所述多晶硅场板、且在所述多晶硅场板上覆盖有金属场板,所述金属场板和所述多晶硅场板相连或悬浮。
进一步的改进是,在所述P型柱的环状结构的四角形成有附加P型柱。
进一步的改进是,所述附加P型柱和所述P型柱相连或隔开。
为解决上述技术问题,本发明提供一种超级结器件的终端保护结构的制造方法,包括如下步骤:
步骤一、在一N+硅基片上形成N型硅外延层,在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环。
步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽。
步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱。
步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域形成终端介质膜;所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构。
步骤五、形成第二介质层,采用淀积工艺并利用光刻刻蚀工艺形成,所述第二介质层位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上,所述第二介质层的厚度大于后续要形成的栅氧的厚度;所述第二介质层至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板所覆盖的各所述P型柱的中心区域。
步骤六、在所述N+硅基片上形成栅氧和多晶硅,利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有所述栅氧和所述第二介质层。
步骤七、利用光刻和离子注入工艺形成源区和沟道截止环。
步骤八、淀积形成层间膜。
步骤九、进行光刻刻蚀形成接触孔。
步骤十、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触。
步骤十一、在所述N+硅基片表面淀积金属层,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板,各所述金属场板分别位于所述P型环上或所述P型柱上的所述层间膜上。
步骤十二、对所述N+硅基片进行背面减薄。
步骤十三、在所述N+硅基片背面进行金属化形成漏极。
为解决上述技术问题,本发明提供一种超级结器件的终端保护结构的制造方法,包括如下步骤:
步骤一、在一N+硅基片上形成N型硅外延层,在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环。
步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽。
步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱。
步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域同时形成终端介质膜和第二介质层;所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构;所述第二介质层位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上,所述第二介质层的厚度大于后续要形成的栅氧的厚度;所述第二介质层至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板所覆盖的各所述P型柱的中心区域。
步骤五、在所述N+硅基片上形成栅氧和多晶硅,利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有所述栅氧和所述第二介质层。
步骤六、利用光刻和离子注入工艺形成源区和沟道截止环。
步骤七、淀积形成层间膜。
步骤八、进行光刻刻蚀形成接触孔。
步骤九、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触。
步骤十、在所述N+硅基片表面淀积金属层,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板,各所述金属场板分别位于所述P型环上或所述P型柱上的所述层间膜上。
步骤十一、对所述N+硅基片进行背面减薄。
步骤十二、在所述N+硅基片背面进行金属化形成漏极。
本发明通过结合利用P/N薄层的电荷补偿、场板技术和等位环技术,特别是通过在最外周单元即电流流动区的最外周P型区与终端保护结构之间的结合部的优化,能提高器件耐压特性并得到高的电流处理能力。具体原因如下:在终端保护结构中存在三种不同厚度的介质膜即栅氧、第二介质层和终端介质膜;其中较栅氧要厚的所述第二介质层至少覆盖各所述P型柱的中心区域,由于各所述P型柱的中心区域即为形成于沟槽中的所述P型硅的连接缝合的区域,故各所述P型柱的中心区域的性能要比各所述P型柱的其它不是连接缝合区域的性能要差,在各所述P型柱的中心区域上覆盖了较栅氧要厚的所述第二介质层后,能够缓解各所述P型柱的中心区域的的表面电场、提该处的耐压性能;终端介质膜具有一台阶结构也能够良好的缓解表面电场;所以上述设置能够在不增加工艺成本的条件下能够良好的缓解表面电场,能使器件在感性元件存在的电路中的抗过冲电流能力加强;并提高器件的可靠性。终端保护结构中采用在与单元最外周距离最近的区域形成高浓度P区的结构,能够进一步提高器件的电流能力;终端保护结构中采用的不同步进、不同深度的P柱结构,能进一步优化器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例超级结器件的终端保护结构的俯视图一;
图2是本发明实施例超级结器件的终端保护结构的俯视图二;
图3-图9是本发明实施例一至七超级结器件的终端保护结构的沿图1中AA’的截面图。
具体实施方式
如图1所示,是本发明实施例超级结器件的终端保护结构的俯视图一。在俯视图上,本发明实施例可以分为1区、2区和3区。1区为超级结器件的中间区域为电流流动区,所述电流流动区包含交替排列的形成于所述N型硅外延层中的P型区域25和N型区域;在所述电流流动区电流会通过N型区域由源极经过沟道到达漏极,而所述P型区域25是在反向截止状态下与所述N型区域形成耗尽区一起承受电压。2区和3区为所述超级结器件的终端保护结构区域,在器件导通时所述终端保护结构不提供电流,在反向截止状态用于承担从1区外周单元即外周P型区域25的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。2区中有至少一个P型环24,图1中为一个P型环24,该P型环24一般与1区的P型背栅连接在一起;在2区中还具有用于减缓表面电场急剧变化的多晶场板片P1和金属场板P2,以及P型柱23。3区是由P型柱23与由N型硅外延层组成的N型柱交替形成的电压承担区,3区中有金属场板P1,3区中可以有P型环24也可以没有,有P型环24时该处的P型环是不与电流流动区的P型背栅连接相连的(悬浮的);在3区的最外端有沟道截止环21,所述沟道截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成;在所述P型柱23在四个角处可以有附加的小P型柱22,用以更好的实现电荷平衡。由图1可以看出,所述电流流动区的单元结构即所述P型区域25和N型区域都为条形结构;所述终端保护结构环绕于所述电流流动区的外周且所述P型环24、所述P型柱23和所述沟道截止环21都呈四方形的环状结构,也可以呈四方形的四角有圆弧的环状结构。
如图2所示,是本发明实施例超级结器件的终端保护结构的俯视图二,和如图1所示的结构不同之处在于,在所述电流流动区的单元结构即所述P型区域25和N型区域都为四方形结构,即由四方形的所述P型区域25和N型区域在二维方向上整齐排列组成所述电流流动区的单元阵列。所述P型区域25和N型区域也能为六边形、八边形和其它形状,所述P型区域25和N型区域的排列方式也能在X,和Y方向进行一定的错位;只要保证整个排列是按一定的规则,进行重复出现就可以。
图1和图2中四角的附加的小P型柱22,可按照局域电荷平衡最佳化的要求来设计,如果所述P型柱23的宽度为a,所述P型柱23和所述P型柱23之间的距离也为a,那么所述小P型柱22能采用边长为0.3~0.5a的方型P型孔。
如图3所示,是本发明实施例一超级结器件的终端保护结构的沿图1中AA’的截面图。在一N+硅基片1上形成有一N型硅外延层2,1区为本发明实施例一超级结器件的中间区域为电流流动区,所述电流流动区包含交替排列的形成于所述N型硅外延层2中的P型区域25和N型区域,所述P型区域25即为图3中形成于沟槽41中的P型柱51;一P型背栅3形成于各所述P型区域25上部或所述P型背栅3形成于各所述P型区域25上部并延伸到各所述P型区域25上部两侧的所述N型区域中;一源区11形成于各所述P型背栅3中,所述源区11由N+注入区组成;在所述电流流动区的所述N型硅外延层2上部形成有栅氧7、栅极即由多晶硅栅8引出以及源极即由源区11引出,金属层13通过接触孔10和所述多晶硅栅8或所述源区11引出所述栅极或源极,P+离子注入区12在所述P型背栅3和后续金属层间形成欧姆接触;在所述N+硅基片1的背面形成有背面金属层14并引出漏极。
2区和3区为本发明实施例一超级结器件的终端保护结构区域。本发明实施例一超级结器件的终端保护结构绕于所述电流流动区的外周并包括至少一P型环24,多个P型柱23,一沟道截止环21,一终端介质膜6、至少一多晶硅场板P1以及至少一个金属场板P2。所述P型柱23由填充于沟槽中的P型硅组成,所述P型柱23在2区为形成于沟槽42中的P型柱52、3区内侧的P型柱23为形成于沟槽43中的P型柱53、3区外侧的P型柱23为形成于沟槽44中的P型柱54。
各所述P型柱52、53、54即所述P型柱23形成于所述终端保护结构区域的所述N型硅外延层2中、且各所述P型柱52、53、54依次排列于所述电流流动区的最外侧P型区域25和所述沟道截止环21间,各所述P型柱23和各所述P型柱23间的N型硅外延层组成P型柱和N型柱交替式结构。所述P型区域25和所述P型柱52、53、54都是在所述N型硅外延层中形成沟槽后再在所述沟槽中填充P型硅形成的。至少一个所述P型柱23的深度比所述电流流动区的P型区域25的深度浅。
所述P型环24形成于所述终端保护结构区域的2区中的所述N型硅外延层2的表面层中且和所述最外侧P型区域25相邻。所述P型环24覆盖有多个所述P型柱52。所述P型环24的掺杂浓度大于所述P型柱52的掺杂浓度、且所述P型环24的载流子浓度比所述P型52柱的载流子浓度高一个数量级以上。所述P型环24从所述电流流动区中最外侧P型区域25往外覆盖至少一个所述P型柱52和一个相邻的所述N型柱。所述P型环24的杂质工艺条件和所述P型背栅的杂质工艺条件相同即所述P型环24和所述P型背栅3是同时注入形成,所述P型环24也可以采用单独一次注入形成。
所述沟道截止环21形成于最外侧P型柱54外侧的所述N型硅外延层2的表面层中。
所述终端介质膜6形成于所述终端保护结构区域的所述N型硅外延层2上,所述终端介质膜6的靠近所述电流流动区的一侧具有一台阶结构,所述终端介质膜6覆盖了所述台阶结构底部的P型柱到所述最外侧P型柱间的所有所述P型柱23。所述台阶结构的倾斜角为10度~75度。
所述多晶硅场板P1形成于所述终端介质膜6上,所述多晶硅场板P1完全覆盖所述台阶结构并覆盖部分所述终端介质膜6。所述多晶硅场板P1还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上、且所述多晶硅场板P1的延伸部分覆盖有一个或多个所述P型柱23,所述多晶硅场板P1的延伸部分和其底部的所述N型硅外延层2间隔离有栅氧7和第二介质层7A,所述第二介质层7A的厚度大于所述栅氧7的厚度、且所述第二介质层7A的厚度比所述栅氧7的厚度大500埃以上。所述第二介质层7A覆盖了位于2区中的各所述P型柱52。所述多晶硅场板P1和所述多晶硅栅8相连接。
一层间膜9形成于所述终端保护结构区域的所述N型硅外延层2、所述终端介质膜6和所述多晶硅场板P1上,1区中也形成有所述层间膜9并隔离于所述电流流动区和金属层间。2区和3区中,多个金属场板P2本实施一中有5个形成在所述层间膜9上,所述金属场板P2由金属层13光刻刻蚀而成,各所述金属场板P2分别位于所述P型环24上或所述P型柱53、54或所述沟道隔离环21上的所述层间膜6上,其中一个所述金属场板P2完全覆盖于所述台阶结构上即T1框中的所述金属场板P2完全覆盖于所述台阶结构上。T1框中的所述金属场板P2和源极相相隔一段距离且不连接,T1框中的所述金属场板P2的一部分完全覆盖了所述P型环24。所述多晶硅场板P1和位于其上所述金属场板P2不相连,两者间也可以通过一接触孔10相连。
2区中的所述P型环24下由所述P型柱52和N型硅外延层2形成的交替排列的所述P型柱和所述N型柱的步进小于等于1区中的所述P型区和所述N型区的步进,2区中的所述P型柱和所述N型柱的宽度比值大于等于1区中的所述P型区和所述N型区的宽度比值;例如:当1区中的所述P型区的宽度为5微米和所述N型区为宽度10微米时,2区中所述P型柱和所述N型柱能为7微米和8微米、或6微米和9微米、或5微米和10微米。3区中的所述P型柱53、54和N型硅外延层形成交替排列的所述P型柱和所述N型柱结构并作为电压承担区,3区的所述P型柱和所述N型柱结构上也形成金属场板P2、也可以形成有多晶硅场板P1;从最靠近2区的3区到最外端的3区间所述P型柱53、54的步进能变化,所述P型柱53、54中的总杂质量与同等深度的所述N型柱的N杂质总量的比也能变化的,而且从里到外即从所述电流流动区往所述沟道截止区的方向按照比例变小的方式进行变化调整,例如:在最里边的比为1~1.35,在最外侧能为1~0.65。在3区的最外端有所述沟道截止环21,所述沟道截止环21由N+注入区或N+注入区再加形成于其上的金属构成,本发明实施例中所述沟道截止环21的N+注入区和所述源区11的形成工艺相同;在本发明实施例一中所述沟道截止环21上形成有金属场板P2、并通过接触孔10和所述金属场板P2连接;所述沟道截止环21也可以和其上的所述金属场板P2不连接从而使该金属场板P2悬浮,该金属场板P2也可以设置多晶硅场板P1,本发明实施例一中未设置多晶硅场板P1。
如图4所示,是本发明实施例二超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例二和实施例一的区别是:2区中所述第二介质层7A为间断的结构,各所述第二介质层7A的间断的结构分别覆盖了位于2区中的各所述P型柱52的中心区域,所述P型柱52的中心区域之外的区域由所述栅氧7覆盖。各所述P型柱52的中心区域即为形成于沟槽中的所述P型硅的连接缝合的区域。
如图5所示,是本发明实施例三超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例三和本发明实施例二的区别是:从所述台阶结构到所述沟道截止环21间的所述层间膜9上未形成有所述金属场板P2。
如图6所示,是本发明实施例四超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例四和本发明实施例三的区别是:2区中未形成金属场板P2即T1框图中未形成金属场板P2。
如图7所示,是本发明实施例五超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例四和本发明实施例四的区别是:在位于电流流动区最外侧的单元的所述背栅3中未形成有源区11,也即最靠近2区的所述背栅3中未进行N+注入形成所述源区11,该处的只有所述背栅3以及P+离子注入区12A。
如图8所示,是本发明实施例六超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例六和本发明实施例一的区别是:在T1框图标示的位置处,所述台阶结构和所述2区外侧相隔一段距离,所述第二介质层7A位于所述2区外侧和所述台阶结构之间,且所述第二介质层7A覆盖了所述2区外侧和所述台阶结构之间所有区域;所述多晶硅场板P1和所述多晶硅栅8隔离有一段距离。T1框图中的覆盖所述台阶结构的所述金属场板P2和所述源极相连接;所述多晶硅场板P1和位于其上的且不和所述源极相连的另一所述金属场板P2通过接触孔10相连接。
如图9所示,是本发明实施例七超级结器件的终端保护结构的沿图1中AA’的截面图。本发明实施例七和本发明实施例三的区别是:2区中所述第二介质层7A的材料和厚度和所述终端介质膜6的相同。
对于如图3~图9所示的各种结构的器件,当器件的击穿电压要求大于600V时,其中所述N型硅外延层2的厚度为40微米~60微米,1区中所述P型区域25的深度为35微米~50微米;栅氧7的厚度800埃~1200埃,多晶硅8的厚度为3000埃~0000埃,所述终端介质膜6的厚度为5000埃~15000埃,所述层间膜9的厚度为5000埃~15000埃。
如图3~图8所示,本发明实施例一所述超级结器件的终端保护结构的制造方法包括如下步骤:
步骤一、在一N+硅基片1上形成N型硅外延层2,在所述N型硅外延层2上形成电流流动区的P型背栅3以及终端保护结构区域的P型环24。
步骤二、利用光刻刻蚀在所述电流流动区即1区形成沟槽41,和在所述终端保护结构区域即2区和3区形成沟槽42、43和44。所述沟槽41、42、43和44的深度到达N+硅基片1上、或只保留在所述N型硅外延层2。
2区和3区的所述沟槽42、43和44的至少有一个的深度小于1区的所述沟槽41的深度。能采用两次光刻和刻蚀的方向分别形成不同深度的所述沟槽41和2区和3区的所述沟槽42、43和44;也能利用刻蚀的微负载效应来实现1区和2、3区间的不同深度的沟槽的形成,例如:对1区中5微米宽的沟槽41,在其深度达到45微米时,2和3区中2微米宽的沟槽42、43和44,其深度只有约25微米,这样通过在2区和3区采用宽度与1区不同的沟槽,就能得到不同深度的沟槽结构。
步骤三、在所述沟槽41、42、43和44中形成P型硅并将所述N型硅外延层2表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱。
步骤四、淀积介质膜并利用光刻刻蚀将1区的膜去掉从而在所述终端保护结构区域形成终端介质膜6;所述终端介质膜6的靠近所述电流流动区的一侧具有一台阶结构。
步骤五、形成第二介质层7A,采用淀积工艺并利用光刻刻蚀工艺形成,所述第二介质层7A位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上,所述第二介质层7A的厚度大于后续要形成的栅氧7的厚度。所述第二介质层7A至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板P1所覆盖的所述P型柱的中心区域。如图3和图8所示,所述第二介质层7A为覆盖了位于其下的所有所述N型硅外延层2区域;如图4至图7所示,所述第二介质层7A为间断的结构,各所述第二介质层7A的间断的结构分别覆盖了位于2区中的各所述P型柱23的中心区域。
步骤六、在所述N+硅基片1上形成栅氧7和多晶硅8,利用光刻刻蚀在所述电流流动区形成由所述多晶硅8组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板P1,所述多晶硅场板P1完全覆盖所述台阶结构并覆盖部分所述终端介质膜6;所述多晶硅场板P1还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上、且所述多晶硅场板P1的延伸部分覆盖有一个或多个所述P型柱23,所述多晶硅场板P1的延伸部分和其底部的所述N型硅外延层2间隔离有所述栅氧7和所述第二介质层7A。
步骤七、利用光刻和离子注入工艺形成源区11和沟道截止环21,注入离子为N+离子。
步骤八、淀积形成层间膜9。
步骤九、进行光刻刻蚀形成接触孔10。
步骤十、进行P+离子注入形成所述P型背栅3和后续金属层13的欧姆接触。
步骤十一、在所述N+硅基片1表面淀积金属层13,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板P2,各所述金属场板P2分别位于所述P型环24上或所述P型柱23即所述P型柱52、53和54上的以及所述沟道截止环21上的所述层间膜9上。图3、图4和图5中的位于T1框图中的所述金属场板P2完全覆盖于所述台阶结构上、且该处的所述金属场板P2不和源极相连;图6和图7中从所述电流流动区的外侧边缘到所述沟道截止环21间没有所述金属场板P2;图8中的位于T1框图中的所述金属场板P2完全覆盖于所述台阶结构上、且该处的所述金属场板P2不和源极相连,所述多晶硅场板P1和位于其上的且不和所述源极相连的另一所述金属场板P2通过接触孔10相连接。
步骤十二、对所述N+硅基片1进行背面减薄。
步骤十三、在所述N+硅基片1背面生长背面金属层14并形成漏极。
如图9所示,本发明实施例二所述超级结器件的终端保护结构的制造方法包括如下步骤:
步骤一、在一N+硅基片1上形成N型硅外延层2,在所述N型硅外延层2上形成电流流动区的P型背栅3以及终端保护结构区域的P型环24。
步骤二、利用光刻刻蚀在所述电流流动区即1区形成沟槽41,和在所述终端保护结构区域即2区和3区形成沟槽42、43和44。所述沟槽41、42、43和44的深度到达N+硅基片1上、或只保留在所述N型硅外延层2。
2区和3区的所述沟槽42、43和44的至少有一个的深度小于1区的所述沟槽41的深度。能采用两次光刻和刻蚀的方向分别形成不同深度的所述沟槽41和2区和3区的所述沟槽42、43和44;也能利用刻蚀的微负载效应来实现1区和2、3区间的不同深度的沟槽的形成,例如:对1区中5微米宽的沟槽41,在其深度达到45微米时,2和3区中2微米宽的沟槽42、43和44,其深度只有约25微米,这样通过在2区和3区采用宽度与1区不同的沟槽,就能得到不同深度的沟槽结构。
步骤三、在所述沟槽41、42、43和44中形成P型硅并将所述N型硅外延层2表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱。
步骤四、淀积介质膜并利用光刻刻蚀同时形成终端介质膜6和第二介质层7A。所述终端介质膜6位于2区或3区中,所述终端介质膜6靠近所述电流流动区的一侧具有一台阶结构。所述第二介质层7A位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上,所述第二介质层7A的厚度大于后续要形成的栅氧7的厚度。所述第二介质层7A至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板P1所覆盖的所述P型柱的中心区域。如图9所示,所述第二介质层7A为间断的结构,各所述第二介质层7A的间断的结构分别覆盖了位于2区中的各所述P型柱23的中心区域。
步骤五、在所述N+硅基片1上形成栅氧7和多晶硅8,利用光刻刻蚀在所述电流流动区形成由所述多晶硅8组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板P1,所述多晶硅场板P1完全覆盖所述台阶结构并覆盖部分所述终端介质膜6;所述多晶硅场板P1还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层2上、且所述多晶硅场板P1的延伸部分覆盖有一个或多个所述P型柱23,所述多晶硅场板P1的延伸部分和其底部的所述N型硅外延层2间隔离有所述栅氧7和所述第二介质层7A。
步骤六、利用光刻和离子注入工艺形成源区11和沟道截止环21,注入离子为N+离子。
步骤七、淀积形成层间膜9。
步骤八、进行光刻刻蚀形成接触孔10。
步骤九、进行P+离子注入形成所述P型背栅3和后续金属层13的欧姆接触。
步骤十、在所述N+硅基片1表面淀积金属层13,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板P2,各所述金属场板P2分别位于所述P型环24上或所述P型柱23即所述P型柱52、53和54上的以及所述沟道截止环21上的所述层间膜9上。图9中的位于T1框图中的所述金属场板P2完全覆盖于所述台阶结构上、且该处的所述金属场板P2不和源极相连;从所述台阶结构到所述沟道截止环21间没有所述金属场板P2。
步骤十二、对所述N+硅基片1进行背面减薄。
步骤十三、在所述N+硅基片1背面生长背面金属层14并形成漏极。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (22)

1.一种超级结器件的终端保护结构,在一N+硅基片上形成有一N型硅外延层,超级结器件的中间区域为电流流动区,所述电流流动区包含交替排列的形成于所述N型硅外延层中的P型区域和N型区域,一P型背栅形成于各所述P型区域上部或所述P型背栅形成于各所述P型区域上部并延伸到各所述P型区域上部两侧的所述N型区域中,一源区形成于各所述P型背栅中,在所述电流流动区的所述N型硅外延层上部形成有栅氧、栅极以及源极,在所述N+硅基片的背面形成有漏极;其特征在于:
在俯视平面上,所述超级结器件的终端保护结构环绕于所述电流流动区的外周并包括至少一P型环、多个P型柱、一沟道截止环、一终端介质膜、至少一多晶硅场板以及至少一金属场板;所述P型环、所述P型柱和所述沟道截止环都呈环状结构、并由内往外依次环绕于所述电流流动区的外周;
各所述P型柱由填充于沟槽中的P型硅组成,各所述P型柱形成于所述终端保护结构区域的所述N型硅外延层中、且各所述P型柱依次排列于所述电流流动区的最外侧P型区域和所述沟道截止环间,各所述P型柱和各所述P型柱间的N型硅外延层组成P型柱和N型柱交替式结构;
所述P型环形成于所述终端保护结构区域的所述N型硅外延层的表面层中且和所述最外侧P型区域相邻;
所述沟道截止环形成于最外侧P型柱外侧的所述N型硅外延层的表面层中;
所述终端介质膜形成于所述终端保护结构区域的所述N型硅外延层上,所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构,所述终端介质膜覆盖了所述台阶结构底部的P型柱到所述最外侧P型柱间的所有所述P型柱;
所述多晶硅场板形成于所述终端介质膜上,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有栅氧和第二介质层,所述第二介质层的厚度大于所述栅氧的厚度,所述第二介质层至少要覆盖被所述多晶硅场板的延伸部分所覆盖的各所述P型柱的中心区域;
一层间膜形成于所述终端保护结构区域的所述N型硅外延层、所述终端介质膜和所述多晶硅场板上;各所述金属场板形成在所述层间膜上。
2.如权利要求1所述超级结器件的终端保护结构,其特征在于:在俯视平面上所述P型柱和所述P型环的环状结构都为四方形、或所述P型柱和所述P型环的环状结构为四方形的四角有圆弧的结构。
3.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述电流流动区的外侧到所述台阶结构间的所述层间膜上含有一个所述金属场板,且该金属场板覆盖住所述台阶结构;或者所述电流流动区的外侧到所述台阶结构间的所述层间膜上没有所述金属场板。
4.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述P型环的载流子浓度比所述P型柱的载流子浓度高一个数量级以上。
5.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述第二介质层的厚度比所述栅氧的厚度大500埃以上。
6.如权利要求1所述超级结器件的终端保护结构,其特征在于:至少一个所述P型柱的深度比所述电流流动区的P型区域的深度浅。
7.如权利要求1所述超级结器件的终端保护结构,其特征在于:至少一组所述P型柱的宽度和相邻的所述N型柱的宽度比值大于所述电流流动区的所述P型区域的宽度和相邻的所述N型区域的宽度比值。
8.如权利要求1所述超级结器件的终端保护结构,其特征在于:沿所述电流流动区往所述沟道截止环方向所述P型柱的宽度和所述N型柱的宽度比值相同或递减。
9.如权利要求1所述超级结器件的终端保护结构,其特征在于:沿所述电流流动区往所述沟道截止环方向所述P型柱的深度相同或递减。
10.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述P型环从所述电流流动区中最外侧P型区域往外覆盖至少一个所述P型柱和一个相邻的所述N型柱。
11.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述P型环的杂质工艺条件和所述P型背栅的杂质工艺条件相同。
12.如权利要求1所述超级结器件的终端保护结构,其特征在于:位于所述P型环上的所述层间膜上的所述金属场板至少有一部分全部覆盖或部分覆盖所述P型环。
13.如权利要求1所述超级结器件的终端保护结构,其特征在于:位于所述P型环上的所述层间膜上的所述金属场板和所述源极相连或悬浮于所述层间膜上。
14.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述多晶硅场板和所述栅极相连或悬浮于所述终端介质膜上。
15.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述多晶硅场板和位于其上且位于所述台阶结构外侧并不和所述源极相连的所述金属场板相连或不相连。
16.如权利要求1所述超级结器件的终端保护结构,其特征在于:所述台阶结构的倾斜角为10度~75度。
17.如权利要求1所述超级结器件的终端保护结构,其特征在于:在所述沟道截止环上覆盖有所述金属场板或所述多晶硅场板,覆盖于所述沟道截止环上的所述金属场板或所述多晶硅场板和所述沟道截止环相连接或悬浮。
18.如权利要求1所述超级结器件的终端保护结构,其特征在于:在所述沟道截止环上覆盖悬浮的所述多晶硅场板、且在所述多晶硅场板上覆盖有金属场板,所述金属场板和所述多晶硅场板相连或悬浮。
19.如权利要求1所述超级结器件的终端保护结构,其特征在于:在所述P型柱的环状结构的四角形成有附加P型柱。
20.如权利要求17所述超级结器件的终端保护结构,其特征在于:所述附加P型柱和所述P型柱相连或隔开。
21.一种如权利要求1所述超级结器件的终端保护结构的制造方法,其特征在于,包括如下步骤:
步骤一、在一N+硅基片上形成N型硅外延层,在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环;
步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽;
步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱;
步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域形成终端介质膜;所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构;
步骤五、形成第二介质层,采用淀积工艺并利用光刻刻蚀工艺形成,所述第二介质层位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上,所述第二介质层的厚度大于后续要形成的栅氧的厚度;所述第二介质层至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板所覆盖的各所述P型柱的中心区域;
步骤六、在所述N+硅基片上形成栅氧和多晶硅,利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有所述栅氧和所述第二介质层;
步骤七、利用光刻和离子注入工艺形成源区和沟道截止环;
步骤八、淀积形成层间膜;
步骤九、进行光刻刻蚀形成接触孔;
步骤十、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触;
步骤十一、在所述N+硅基片表面淀积金属层,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板,各所述金属场板分别位于所述P型环上或所述P型柱上的所述层间膜上;
步骤十二、对所述N+硅基片进行背面减薄;
步骤十三、在所述N+硅基片背面进行金属化形成漏极。
22.一种如权利要求1所述超级结器件的终端保护结构的制造方法,其特征在于,包括如下步骤:
步骤一、在一N+硅基片上形成N型硅外延层,在所述N型硅外延层上形成电流流动区的P型背栅以及终端保护结构区域的P型环;
步骤二、利用光刻刻蚀在所述电流流动区和所述终端保护结构区域的所述N型硅外延层上形成沟槽;
步骤三、在所述沟槽中形成P型硅并将所述N型硅外延层表面的硅去掉,从而在所述电流流动区中形成交替排列的所述P型区域和N型区域、在所述终端保护结构区域形成交替排列的所述P型柱和所述N型柱;
步骤四、淀积介质膜并利用光刻刻蚀在所述终端保护结构区域同时形成终端介质膜和第二介质层;所述终端介质膜的靠近所述电流流动区的一侧具有一台阶结构;所述第二介质层位于所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上,所述第二介质层的厚度大于后续要形成的栅氧的厚度;所述第二介质层至少要覆盖后续将要被延伸到所述电流流动区的外侧到所述台阶结构间多晶硅场板所覆盖的各所述P型柱的中心区域;
步骤五、在所述N+硅基片上形成栅氧和多晶硅,利用光刻刻蚀在所述电流流动区形成由所述多晶硅组成的栅极图形,在所述终端保护结构区域形成至少一多晶硅场板,所述多晶硅场板完全覆盖所述台阶结构并覆盖部分所述终端介质膜;所述多晶硅场板还延伸到所述电流流动区的外侧到所述台阶结构间的所述N型硅外延层上、且所述多晶硅场板的延伸部分覆盖有一个或多个所述P型柱,所述多晶硅场板的延伸部分和其底部的所述N型硅外延层间隔离有所述栅氧和所述第二介质层;
步骤六、利用光刻和离子注入工艺形成源区和沟道截止环;
步骤七、淀积形成层间膜;
步骤八、进行光刻刻蚀形成接触孔;
步骤九、进行P+离子注入形成所述P型背栅和后续金属层的欧姆接触;
步骤十、在所述N+硅基片表面淀积金属层,并进行光刻刻蚀形成所述源极和所述栅极的电极图形、并形成多个金属场板,各所述金属场板分别位于所述P型环上或所述P型柱上的所述层间膜上;
步骤十一、对所述N+硅基片进行背面减薄;
步骤十二、在所述N+硅基片背面进行金属化形成漏极。
CN 201110186069 2011-07-05 2011-07-05 超级结器件的终端保护结构及制造方法 Active CN102420240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110186069 CN102420240B (zh) 2011-07-05 2011-07-05 超级结器件的终端保护结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110186069 CN102420240B (zh) 2011-07-05 2011-07-05 超级结器件的终端保护结构及制造方法

Publications (2)

Publication Number Publication Date
CN102420240A true CN102420240A (zh) 2012-04-18
CN102420240B CN102420240B (zh) 2013-09-11

Family

ID=45944553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110186069 Active CN102420240B (zh) 2011-07-05 2011-07-05 超级结器件的终端保护结构及制造方法

Country Status (1)

Country Link
CN (1) CN102420240B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646701A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
CN102646712A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种ldmos器件及其制造方法
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
CN103515438A (zh) * 2012-06-20 2014-01-15 株式会社东芝 半导体装置
CN103681780A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高压超结终端结构
CN106992212A (zh) * 2015-11-30 2017-07-28 英飞凌科技奥地利有限公司 具有增大的栅‑漏电容的晶体管器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法
CN101752375A (zh) * 2009-12-29 2010-06-23 无锡新洁能功率半导体有限公司 一种具有改进型终端保护结构的沟槽型功率mos器件
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
CN101667590A (zh) * 2008-09-04 2010-03-10 三洋电机株式会社 半导体器件及其制造方法
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
CN101752375A (zh) * 2009-12-29 2010-06-23 无锡新洁能功率半导体有限公司 一种具有改进型终端保护结构的沟槽型功率mos器件

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN102646712B (zh) * 2012-05-04 2015-05-06 上海先进半导体制造股份有限公司 一种ldmos器件及其制造方法
CN102646712A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种ldmos器件及其制造方法
CN102646701A (zh) * 2012-05-04 2012-08-22 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
CN102646701B (zh) * 2012-05-04 2015-09-02 上海先进半导体制造股份有限公司 一种jfet器件及其形成方法
CN103515438B (zh) * 2012-06-20 2016-05-11 株式会社东芝 半导体装置
CN103515438A (zh) * 2012-06-20 2014-01-15 株式会社东芝 半导体装置
CN103681780A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 一种高压超结终端结构
CN103681780B (zh) * 2012-09-17 2016-08-17 中国科学院微电子研究所 一种高压超结终端结构
CN103050523B (zh) * 2012-12-14 2015-10-14 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管及其制造方法
CN103050523A (zh) * 2012-12-14 2013-04-17 上海华虹Nec电子有限公司 绝缘栅双极型晶体管及其制造方法
CN106992212A (zh) * 2015-11-30 2017-07-28 英飞凌科技奥地利有限公司 具有增大的栅‑漏电容的晶体管器件
CN106992212B (zh) * 2015-11-30 2020-10-16 英飞凌科技奥地利有限公司 具有增大的栅-漏电容的晶体管器件

Also Published As

Publication number Publication date
CN102420240B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN102420240B (zh) 超级结器件的终端保护结构及制造方法
CN102867842B (zh) 超级结器件及制造方法
CN102214689B (zh) 超级结器件的终端保护结构及其制造方法
JP5718627B2 (ja) 半導体装置
JP5741567B2 (ja) 半導体装置
US8525261B2 (en) Semiconductor device having a split gate and a super-junction structure
US9219142B2 (en) Semiconductor device having element region and termination region surrounding element region
CN102412260B (zh) 超级结半导体器件的终端保护结构及制作方法
US8653586B2 (en) Superjunction device and method for manufacturing the same
CN101645458A (zh) 半导体器件和制造半导体器件的方法
CN104051540A (zh) 超级结器件及其制造方法
TWI565059B (zh) Semiconductor device
CN101866951A (zh) 半导体器件
CN102184952A (zh) 一种垂直电容耗尽型功率器件及制作方法
CN103077970B (zh) 超级结器件及其制造方法
CN106711191B (zh) 具有终端保护区的超结半导体器件及其制造方法
CN102694029B (zh) 半导体元件
JP2012160752A (ja) 電力用半導体素子
CN110010694B (zh) 一种高压多次外延型超结mosfet的结构及制造方法
KR20170042596A (ko) 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN102738207B (zh) 超级结器件的终端保护结构及制造方法
JP5691550B2 (ja) 半導体装置
JP2013243272A (ja) 炭化珪素半導体装置およびその製造方法
CN209981223U (zh) 一种高压深沟槽型超结mosfet的结构
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.