CN103515438A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103515438A
CN103515438A CN201210461390.3A CN201210461390A CN103515438A CN 103515438 A CN103515438 A CN 103515438A CN 201210461390 A CN201210461390 A CN 201210461390A CN 103515438 A CN103515438 A CN 103515438A
Authority
CN
China
Prior art keywords
mentioned
electrode
semiconductor device
semiconductor regions
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210461390.3A
Other languages
English (en)
Other versions
CN103515438B (zh
Inventor
小野昇太郎
泉沢优
大田浩史
山下浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103515438A publication Critical patent/CN103515438A/zh
Application granted granted Critical
Publication of CN103515438B publication Critical patent/CN103515438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种提高可靠性的半导体装置。半导体装置具备：第1半导体区域；第2半导体区域；设置于第2半导体区域，在相对第1半导体区域和第2半导体区域的叠层方向大致正交的第1方向并排设置的多个第3半导体区域；设置在元件区域的多个第3半导体区域上的第4半导体区域；设置在第4半导体区域上的第5半导体区域；隔着第1绝缘膜与第2半导体区域、第4半导体区域及第5半导体区域相接的第1电极；与第4半导体区域及第5半导体区域电连接的第2电极；与第1半导体区域电连接的第3电极；在接合终端区域的多个第3半导体区域及第2半导体区域上并排设置在第1方向的多个第4电极；与第3电极电连接，设置在多个第4电极的至少1个上的第5电极。

Description

半导体装置
关联申请
本申请享受以日本专利申请2012-139012号（申请日：2012年6月20日）为基础申请的优先权。本申请通过参照该基础申请，而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
功率MOSFET（Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管）、IGBT（Insulated GateBipolar Transistor，绝缘栅双极晶体管）等的功率半导体元件具有高速开关特性、反向阻断耐压，广泛用于家用电器、通信设备、车载用电机等中的电力变换、控制。为了提高这些设备的效率，降低功耗，在半导体元件内交替排列p型半导体区域和n型半导体区域的超结结构受到关注。
在这样的半导体元件中，为了在向源极漏极之间施加电压时耗尽层延伸到终端区域，除了元件区域外，有时还在位于元件区域的外侧的终端区域形成超结结构。如果是这样的结构，则在截止时耗尽层扩大到元件区域以及终端区域来维持高耐压。
但是，超结结构的高耐压性是以平衡调整p型半导体区域和n型半导体区域各自的电荷量为前提。因而，如果各自的电荷量受来自外部的影响而变化，那么还存在其可靠性（例如，耐压）大幅度降低的情况。因此，在具备超结结构的半导体元件中，除了调整p型半导体区域和n型半导体区域的电荷量外，还需要充分抑制来自外部的电荷的影响。
发明内容
本发明要解决的课题在于提供一种可以提高可靠性的半导体装置。
实施方式的半导体装置是具有元件区域以及包围上述元件区域的接合终端区域的纵型的半导体装置。半导体装置具备：设置于上述元件区域以及上述接合终端区域的第1导电型的第1半导体区域；设置于上述第1半导体区域之上的第1导电型的第2半导体区域；设置于上述第2半导体区域，且在相对于上述第1半导体区域和上述第2半导体区域的叠层方向大致正交的第1方向并排设置的第2导电型的多个第3半导体区域。
另外，实施方式的半导体装置具备：设置在上述元件区域的上述多个第3半导体区域的至少一个之上的第2导电型的第4半导体区域；设置在上述第4半导体区域之上的第1导电型的第5半导体区域。
另外，实施方式的半导体装置具备：隔着第1绝缘膜与上述第2半导体区域、上述第4半导体区域、以及上述第5半导体区域相接的第1电极；与上述第4半导体区域以及上述第5半导体区域电连接的第2电极；与上述第1半导体区域电连接的第3电极。
另外，实施方式的半导体装置具备：在上述接合终端区域的上述多个第3半导体区域之上以及上述接合终端区域的上述第2半导体区域之上，隔着第2绝缘膜在上述第1方向并排设置的多个第4电极；与上述第3电极电连接，隔着第3绝缘膜设置在上述多个第4电极的至少一个之上的第5电极。
附图说明
图1是第1实施方式所涉及的半导体装置的示意图，图（a）是半导体装置的超结结构部的平面示意图，图（b）是图（a）的A-A'剖面的剖面示意图。
图2是用于说明半导体装置的作用的示意图，图（a）是表示半导体装置的剖面示意图，图（b）是表示半导体装置表面的电荷与耐压的关系的示意图。
图3是用于说明半导体装置的作用的剖面示意图。
图4是第2实施方式所涉及的半导体装置的剖面示意图。
图5是第3实施方式所涉及的半导体装置的剖面示意图。
图6是第4实施方式所涉及的半导体装置的剖面示意图。
图7是第5实施方式所涉及的半导体装置的剖面示意图。
图8是第6实施方式所涉及的半导体装置的剖面示意图。
符号说明
1、2、3、4、5、6、100：半导体装置
80：元件区域
81：终端区域
10：漏极区
11、15：漂移区域
11n：n型柱区域
12p：p型柱区域
15u：上表面
17：外端
18：表面
20：基极区
21：源极区
30：栅电极
31：栅绝缘膜
40、45、46：场板电极
41、42：绝缘膜
50：屏蔽电极
51、52：电极
53：配线层
90：源极电极
91：漏极电极
101：场截止电极
102：切割线
103：耗尽层
103L：外延线
具体实施方式
以下，参照附图说明实施方式。在以下的说明中，对同一构件附加同一符号，对于已说明过的构件适宜地省略其说明。
（第1实施方式）
图1是第1实施方式所涉及的半导体装置的示意图，图（a）是半导体装置的超结结构部的平面示意图，图（b）是图（a）的A-A'剖面的剖面示意图。
第1实施方式所涉及的半导体装置1具有上下电极结构（纵型）的MOSFET。半导体装置1具有元件区域80、设置于元件区域80的外侧的接合终端区域81（以下，仅称为终端区域81）。元件区域80由终端区域81所包围。在元件区域80设置有晶体管等。
在半导体装置1中，n+型的漏极区10（第1半导体区域）设置于元件区域80以及终端区域81。在漏极区10之上设置有n型的漂移区域11（第2半导体区域）。在漂移区域11插入多个p型柱区域12p（第3半导体区域）。多个p型柱区域12p在相对漏极区10和漂移区域11的叠层方向（图中的Z方向）大致正交的方向（第1方向（图中的X方向））上以规定的间隔并排设置。
这里所谓“规定的间隔”作为一个例子假设是等间隔。另外，在第1实施方式中，将夹在多个p型柱区域12p各自之间的漂移区11称为n型柱区域11n。半导体装置1具有在X方向上交替排列p型柱区域12p和n型柱区域11n的超结结构。该超结结构除了元件区域80外还设置于终端区域81。另外，多个p型柱区域12p的各自、以及多个n型柱区域11n的各自在与Z方向以及X方向大致正交的Y方向上延伸。
在半导体装置1中，在元件区域80，在多个p型柱区域12p的至少1个之上设置有p型的基极区20（第4半导体区域）。在基极区20之上设置有n+型的源极区21（第5半导体区域）。栅电极30（第1电极）隔着栅绝缘膜31（第1绝缘膜）与漂移区域11、基极区20、以及源极区21相接。栅电极30位于相邻的基极区20之间。栅电极30的下端位于基极区20的下侧的漂移区域11。在第1实施方式中，示例了沟槽栅型结构的栅电极30，但是，栅电极30也可以是平面型结构。
源极电极90（第2电极）与源极区21以及基极区20电连接。漏极电极91（第3电极）与漏极区10电连接。
另外，在半导体装置1上，在终端区域81，在多个p型柱区域12p之上以及漂移区域11（或者，n型柱区域11n）之上隔着绝缘膜41（第2绝缘膜）设置有多个场板电极40（第4电极）。多个场板电极40在X方向上并排设置。多个场板电极40的各自在Y方向上延伸。多个场板电极40分别被设置在多个p型柱区域12p的各自和n型柱区域11n的接合界面之上。多个场板电极40由绝缘膜42（第3绝缘膜）覆盖。
在多个场板电极40的至少一个之上隔着绝缘膜42设置有屏蔽电极50（第5电极）。屏蔽电极50包围元件区域80，与漏极电极91电连接。屏蔽电极50也可以称为等电位环（EQP，Equi Potential Ring）电极。
与漏极电极91电连接的屏蔽电极50和源极电极90以不发生电气短路的程度隔开。设置在屏蔽电极50和源极电极90之间的多个场板电极40各自处于浮置电位的状态。多个场板电极40各自的电位处于屏蔽电极50的电位和源极电极90的电位之间的电位。
在半导体装置1中，在截止时对源极电极90施加接地电位或者负电位，对漏极电极91以及屏蔽电极50施加正电位。在保持对源极电极90和漏极电极91之间施加电压的状态下，栅电极30的电位变成了阈值电位以上时，在源极电极90和漏极区10之间经由漂移区域11流过电流（导通状态）。
漏极区10、漂移区域11、p型柱区域12p、基极区20、以及源极区21的主成分例如是硅（Si）。栅绝缘膜31、绝缘膜41、以及绝缘膜42的材料例如是氧化硅（SiO2）。栅电极30以及场板电极40的材料例如是聚硅（poly-Si）。源极电极90、屏蔽电极50以及漏极电极91的材料例如是铝（Al）等的金属。
漏极区10、漂移区域11、p型柱区域12p、基极区20、以及源极区21的各自含有杂质元素。例如，n型、n-型以及n+型（第1导电型）的杂质元素是磷（P）、砷（As）等，p型（第2导电型）的杂质元素是硼（B）等。
说明第1实施方式所涉及的半导体装置1的作用。
为了说明半导体装置1的作用，从图2示例的半导体装置的作用来进行说明。首先从半导体装置的截止时的作用来进行说明。
图2是用于说明半导体装置的作用的示意图，图（a）是半导体装置的剖面示意图，图（b）是表示半导体装置表面的电荷与耐压的关系的示意图。
图2（a）所示例的半导体装置100是上下电极结构的半导体装置。但是，在半导体装置100未设置上述的超结结构以及场板电极40。而且，在终端区域81代替屏蔽电极50设置场截止电极101。在X方向上的场截止电极101的宽度比屏蔽电极50的宽度还窄。这样设置的目的在于：该场截止电极101在半导体装置100处于截止状态时，不使耗尽层到达作为终端区域81的外端的切割线102。另外，半导体装置100的漂移区域15变成杂质浓度比上述的漂移区域11还低的n-型半导体区域。
在半导体装置100中，如果在截止状态下在源极电极90和漏极电极91之间施加高电压（以下，仅称为施加高电压），则从漂移区域15驱除载流子，其一部分耗尽化，在漂移区域15中保持高电压。在半导体装置100中，仅在元件区域80设置源极区21以及栅电极30，在漏极区10侧在其整个面设置漏极电极91。因而，在半导体装置100中除了元件区域80外在终端区域81也需要维持高耐压。
左右终端区域81中的耐压的主要原因之一有在施压高电压时的终端区域81中的耗尽层的延伸程度。例如，如果在施加高电压时耗尽层103到达切割线102，则半导体装置100的耐压发生变化、发生泄漏。因而，需要设计终端区域，使得在施加高电压时消耗层103难以到达切割线102。
例如，扩大在终端区域81的X方向上的宽度的方法就是这种例子。通过扩大在终端区域81的X方向上的宽度，耗尽层103将难以到达切割线102。但是，扩大终端区域81的宽度将招致半导体装置的大型化。进而如果半导体装置变得大型化则其成品率将降低。因而，对于终端区域81的宽度，需要估计所希望的施加电压、生产率而设计成必要且充分的值。另外，设置上述的场截止电极101，使耗尽层103难以达到切割线102的方法也是有效的。
但是，终端区域81的表面用绝缘膜41、42覆盖。另外，在实际的器件中，也有用保护膜（聚酰亚胺膜、氮化硅（SiN）膜等）、密封树脂材料等被覆终端区域81的表面的情况。
在这样的绝缘材料中大多包含离子成分。例如，如果将器件暴露在高温高湿条件下，则密封树脂吸收大气中的水分，氢离子等残留在密封树脂内。而后，有时这样的离子成分在施加高电压时在绝缘材料内移动。如果这样的离子成分（以下，称为外部电荷）在施加高电压时在绝缘材料内移动，则在施加高电压时对终端区域81的电场分布产生影响。这是因为包含在绝缘材料中的离子电荷因静电耦合而对终端区域81的电场产生作用的缘故。
例如，即使在源极漏极之间每次施加同样的高电压，耗尽层103的外延103L如图2（a）的箭头所示的那样，移动到元件区域80侧，或者移动到与元件区域80相反侧。即，耗尽层103的外延103L的位置在每次施加高电压时发生变化，半导体装置的耐压变得不稳定。
图2（b）表示半导体装置表面的电荷与耐压的关系。所谓半导体装置表面的电荷例如是指半导体装置100的漂移区域15的上表面15u附近的带电。从图2（b）可以看出，如果半导体装置表面的电荷转移到正电荷侧，或者转移到负电荷侧，则半导体装置的耐压（V）大幅度变化。这样，半导体装置的耐压容易受来自半导体层以外的外部构件（例如，绝缘层、保护膜、密封树脂等）的影响。
即，在估计期望的施加电压、生产率而将终端区域81的宽度设计成必要且充分的值，或者简单地设置场截止电极101的方法中，在耐压提高方面会产生限度。
进而，在具备超结结构的半导体装置中，如果考虑上述的半导体装置表面电荷的影响，则终端区域的设计变得更难。这是因为在超结结构中以平衡调整n型柱区域11n以及p型柱区域12p各自的电荷量为前提的。例如，如果一方的电荷量因外部电荷的影响而变化，则具备超结结构的半导体装置的耐压会更大地变化。
在第1实施方式涉及的半导体装置1中，除了n型柱区域11n以及p型柱区域12p各自的电荷量的调整外，还将超结结构的表层的电荷的影响抑制到最小限度。
图3是用于说明半导体装置的作用的剖面示意图。
例如，在半导体装置100中，当代替场截止电极101而具备宽度宽的屏蔽电极50的情况下，由外部电荷引起的对终端区域81的Si表面电场的作用被屏蔽电极50屏蔽。由此，抑制耗尽层103的延伸变化，耗尽层103的外延103L变得难以变化。例如，耗尽层103的外延103L如图3示例那样在屏蔽电极50的下方被固定。
在第1实施方式所涉及的半导体装置1中，具备该屏蔽电极50。屏蔽电极50从半导体装置1的外端17在元件区域80的方向上延伸。另外，屏蔽电极50的宽度调整成屏蔽电极50覆盖从外端17侧排列的多个场板电极40的至少一个的程度。
即，当从Z方向观察了半导体装置1的情况下，在半导体装置1中，在屏蔽电极50和在终端区域81中位于最外侧的场板电极40之间没有形成间隙。通过设置这样的屏蔽电极50，在半导体装置1中抑制耗尽层的外延的变化，使半导体装置的耐压更稳定化。
另外，半导体装置1除了屏蔽电极50外，具备多个场板电极40。还利用多个场板电极40屏蔽上述的外部电荷对Si表面电场的作用，抑制耗尽层的外延变化。例如，超结结构的表面18附近的p型柱区域12p以及n型柱区域11n变得难以受到外部电荷的影响。由此，将超结结构的表层的电荷影响抑制到最小限度。
另外，通过设置多个场板电极40，在终端区域81，在施加高电压时耗尽层从超结结构的表面18向漏极电极91侧延伸。多个场板电极40的各自位于p型柱区域12p和n型柱区域11n的接合界面之上。因而，该耗尽层与p型柱区域12p和n型柱区域11n的接合部分的耗尽层高效率地连接。即，在终端区域81，促进p型柱区域12p和n型柱区域11n的耗尽化。由此，缓和了在p型柱区域12p和n型柱区域11n的接合界面附近发生的电场的强度。其结果，在终端区域81的超结结构的表层的电场被缓和，终端区域81的耐压进一步稳定。
而且，在向源极电极90和漏极电极91之间施加了高电压的状态下，如果对栅电极30施加阈值以上的电位，则沿着基极区20和漂移区域11的界面在基极区20形成通道，在源极电极90和漏极电极91之间经由漂移区域11流过电流。即，半导体装置1变成导通状态。
（第2实施方式）
图4是第2实施方式所涉及的半导体装置的剖面示意图。
第2实施方式所涉及的半导体装置2的基本结构与半导体装置1相同。但是，在半导体装置2中，将多个场板电极的至少1个架设在多个p型柱区域12p的至少2个之上。例如，在多个场板电极中的场板电极45架设在2个p型柱区域12p之上。另外，场板电极46架设在3个p型柱区域12p之上。
如果是这样的结构，则由场板电极带来的超结结构的表面被覆率进一步增加。由此，由上述外部电荷所带来的对终端区域81的Si表面电场的作用被进一步屏蔽。其结果，能够提供耐压更稳定，可靠性更高的半导体装置。
（第3实施方式）
图5是第3实施方式所涉及的半导体装置的剖面示意图。
第3实施方式所涉及的半导体装置3的基本结构与半导体装置1相同。但是，在半导体装置3中，在漂移区域11并排设置多个p型柱区域12p的结构（超结结构）从元件区域80到达终端区域81的外端17。
在超结结构中，在施加高电压时能够从p型柱区域12p和n型柱区域11n的接合界面延伸耗尽层。因为交替排列p型柱区域12p和n型柱区域11n，所以p型柱区域12p被一对n型柱区域11n夹着，n型柱区域11n被一对p型柱区域12p夹着。由此，如果该耗尽层延伸到各自的柱区域12p、11n的宽度（X方向的宽度）的一半的长度左右，则能够跨越超结结构整体扩展耗尽层。
但是，在终端区域81的途中超结结构中断了的结构中，位于最靠近外端17的p型柱区域12p和外端17之间的漂移区域11变成未被p型柱区域12p夹着的结构。在这样的结构中，在位于最靠近外端17的p型柱区域12p和外端17之间的漂移区域11处，耗尽层有可能未充分延伸。如果耗尽层未充分延伸，则还存在发生电场局部增强的部分、耐压降低的情况。
对此，在第3实施方式所涉及的半导体装置3中，超结结构从元件区域80到达终端区域81的外端17。如果是这样的结构，则耗尽层能够扩大到终端区域81的外端17附近，电场强度缓和与该耗尽层扩大的量相应的量。其结果，耐压更稳定。
（第4实施方式）
图6是第4实施方式所涉及的半导体装置的剖面示意图。
第4实施方式所涉及的半导体装置4的基本结构与半导体装置1相同。但是，半导体装置4进一步具备多个电极51、52（第6电极）。电极51、52还可以称为盖电极。电极51、52在位于源极电极90和屏蔽电极50之间的多个场板电极40之上隔着绝缘膜42设置。电极51、52的材料与源极电极90的材料相同。多个电极51各自的电位处于浮置状态。
根据这样的结构，不仅由多个场板电极40，而且还由多个电极51、52屏蔽上述的外部电荷对Si表面电场的作用。其结果，耗尽层的外延变化受到进一步抑制。因而，提供耐压更稳定，可靠性更高的半导体装置。
（第5实施方式）
图7是第5实施方式所涉及的半导体装置的剖面模式图。
第5实施方式所涉及的半导体装置5的基本结构与半导体装置4相同。但是，半导体装置5进一步具备配线层53。配线层53设置在多个电极51、52的各自和绝缘膜42之间。另外，配线层53还设置在源极电极90和绝缘膜42之间、以及屏蔽电极50和绝缘膜42之间。在半导体装置5中，进一步增加在终端区域81的导电层的表面被覆率。
配线层53例如是包含钛（Ti）以及钨（W）的至少一种的单层膜，或者是叠层包含钛（Ti）以及钨（W）的至少一种的膜的膜。X方向的配线层53的宽度比X方向的多个电极51、52的各自宽度还宽。
根据这样的结构，不仅通过多个场板电极40、多个电极51、52，还通过配线层53增加Si表面上的屏蔽被覆率，由此屏蔽上述的外部电荷对Si表面电场的作用。其结果，耗尽层的外延的变化受到进一步抑制。因而，能够提供耐压更稳定，可靠性更高的半导体装置。
（第6实施方式）
图8是第6实施方式所涉及的半导体装置的剖面示意图。
第6实施方式所涉及的半导体装置6的基本结构与半导体装置4相同。但是，在半导体装置6中，多个电极51、52各自通过电阻与源极电极90电连接。例如，电极51通过电阻R1与源极电极90连接，电极52通过R2与电极51连接。作为电阻R1、R2不使用电阻元件，而使用未图示的宽度窄的引线。或者，多个电极51、52各自还可以通过电阻与屏蔽电极50电连接。
如果是这样的结构，则多个电极51、52各自的电位变成固定电位。因而，因为终端区域81被固定电位的电极51、52所覆盖，所以变得更难受到外部电荷的影响。因而，能够提供耐压更稳定，可靠性更高的半导体装置。
而且，在各实施方式的半导体装置中说明了上下电极结构的MOSFET，但半导体装置也可以是在漏极电极91和漂移区域11之间设置了p+型层的IGBT。这种情况下，源极称为发射极，漏极称为集电极。
以上，对于可靠性高的半导体装置参照具体例子说明了实施方式。但是，实施方式并不限于这些具体例子。即，只要具备实施方式的特征，本领域的技术人员向这些具体例子增加适当的设计变更的方案都包含在实施方式的范围中。上述各具体例子具备的各要素以及其配置、材料、条件、形状、尺寸等并不限于示例的例子，可以进行适当地变更。
另外，上述各实施方式具备的各要素只要在技术上可行就可以结合，组合它们的结果只要包含实施方式的特征就包含在实施方式的范围中。此外，在实施方式的思想范畴中，如果是本领域技术人员，则可以想到各种变更例子以及修正例子，这些变更例子以及修正例子也理解为属于实施方式的范围。
虽然说明了本发明的几种实施方式，但这些实施方式是作为例子示例的，并非意图限定发明的范围。这些新的实施方式可以用其他的各种形态实施，在不脱离发明的主旨的范围中，可以进行各种省略、置换、变更。这些实施方式、其变形包含在发明的范围和主旨中，与此同时包含在记载于权利要求书中的发明和其均等的范围中。

Claims (7)

1.一种半导体装置，是具有元件区域以及包围上述元件区域的接合终端区域的纵型的半导体装置，该半导体装置具备：
第1导电型的第1半导体区域，设置于元件区域以及上述接合终端区域；
第1导电型的第2半导体区域，设置在上述第1半导体区域之上；
第2导电型的多个第3半导体区域，被插入上述第2半导体区域，且并排设置在相对于上述第1半导体区域和上述第2半导体区域的叠层方向大致正交的第1方向；
第2导电型的第4半导体区域，设置在上述元件区域的上述多个第3半导体区域的至少1个之上；
第1导电型的第5半导体区域，设置在上述第4半导体区域之上；
第1电极，隔着第1绝缘膜与上述第2半导体区域、上述第4半导体区域、以及上述第5半导体区域相接；
第2电极，与上述第4半导体区域以及上述第5半导体区域电连接；
第3电极，与上述第1半导体区域电连接；
多个第4电极，在上述接合终端区域的上述多个第3半导体区域之上以及在上述接合终端区域的上述第2半导体区域之上，隔着第2绝缘膜并排设置于上述第1方向；以及
第5电极，与上述第3电极电连接，隔着第3绝缘膜设置在上述多个第4电极的至少一个之上。
2.根据权利要求1所述的半导体装置，其特征在于：
上述多个第4电极分别设置在上述多个第3半导体区域的每一个、和由上述多个第3半导体区域分别所夹着的上述第2半导体区域的接合界面之上。
3.根据权利要求1所述的半导体装置，其特征在于：
上述多个第4电极的至少1个架设在上述多个第3半导体区域的至少2个之上。
4.根据权利要求1~3中的任意一项所述的半导体装置，其特征在于：
在上述第2半导体区域并排设置有上述多个第3半导体区域的结构从上述元件区域到达上述接合终端区域的外端。
5.根据权利要求1~3中的任意一项所述的半导体装置，其特征在于，进一步具备：
多个第6电极，设置在上述第2电极和上述第5电极之间，并且隔着上述第3绝缘膜设置在上述多个第4电极之上。
6.根据权利要求5所述的半导体装置，其特征在于，进一步具备：
配线层，设置在上述多个第6电极的每一个和上述第3绝缘膜之间，
上述第1方向的上述配线层的宽度比上述第1方向的上述多个第6电极各自的宽度还宽。
7.根据权利要求5所述的半导体装置，其特征在于：
上述多个第6电极分别与上述第2电极或者上述第5电极电连接。
CN201210461390.3A 2012-06-20 2012-11-16 半导体装置 Active CN103515438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-139012 2012-06-20
JP2012139012A JP5863574B2 (ja) 2012-06-20 2012-06-20 半導体装置

Publications (2)

Publication Number Publication Date
CN103515438A true CN103515438A (zh) 2014-01-15
CN103515438B CN103515438B (zh) 2016-05-11

Family

ID=49773712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210461390.3A Active CN103515438B (zh) 2012-06-20 2012-11-16 半导体装置

Country Status (3)

Country Link
US (2) US8759938B2 (zh)
JP (1) JP5863574B2 (zh)
CN (1) CN103515438B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374856A (zh) * 2014-08-12 2016-03-02 英飞凌科技股份有限公司 具有屏蔽结构的半导体器件
CN106104808A (zh) * 2014-03-20 2016-11-09 株式会社电装 半导体装置
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN108847422A (zh) * 2018-06-15 2018-11-20 济南大学 带有耦合场板的高电子迁移率晶体管
CN109219889A (zh) * 2016-06-10 2019-01-15 三菱电机株式会社 半导体装置和半导体装置的制造方法
WO2019085835A1 (zh) * 2017-10-30 2019-05-09 济南大学 一种适用于功率半导体器件的超级场板结构及其应用
CN110061051A (zh) * 2014-05-12 2019-07-26 英飞凌科技股份有限公司 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN113471291A (zh) * 2021-06-21 2021-10-01 安建科技(深圳)有限公司 一种超结器件及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
JP6168961B2 (ja) * 2013-10-10 2017-07-26 三菱電機株式会社 半導体装置
JP6160477B2 (ja) * 2013-12-25 2017-07-12 トヨタ自動車株式会社 半導体装置
JP6210913B2 (ja) * 2014-03-20 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
JP6479533B2 (ja) * 2015-03-31 2019-03-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2017090183A1 (ja) * 2015-11-27 2017-06-01 サンケン電気株式会社 半導体装置
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
DE102017123285A1 (de) 2017-10-06 2019-04-11 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
JP6833778B2 (ja) * 2018-09-11 2021-02-24 株式会社東芝 半導体装置
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
US10985242B2 (en) * 2019-03-06 2021-04-20 Littelfuse, Inc. Power semiconductor device having guard ring structure, and method of formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512268B1 (en) * 1999-08-23 2003-01-28 Fuji Electric Co., Ltd. Super-junction semiconductor device
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102412260A (zh) * 2010-09-25 2012-04-11 上海华虹Nec电子有限公司 超级结半导体器件的终端保护结构及制作方法
CN102420240A (zh) * 2011-07-05 2012-04-18 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221489B2 (ja) 1999-03-26 2001-10-22 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP4393144B2 (ja) 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP2008177328A (ja) 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置
JP5484138B2 (ja) * 2010-03-12 2014-05-07 ルネサスエレクトロニクス株式会社 電子回路装置
JP5269852B2 (ja) * 2010-10-04 2013-08-21 三菱電機株式会社 半導体装置
JP2014003200A (ja) * 2012-06-20 2014-01-09 Renesas Electronics Corp 縦型パワーｍｏｓｆｅｔおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512268B1 (en) * 1999-08-23 2003-01-28 Fuji Electric Co., Ltd. Super-junction semiconductor device
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102412260A (zh) * 2010-09-25 2012-04-11 上海华虹Nec电子有限公司 超级结半导体器件的终端保护结构及制作方法
CN102420240A (zh) * 2011-07-05 2012-04-18 上海华虹Nec电子有限公司 超级结器件的终端保护结构及制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104808A (zh) * 2014-03-20 2016-11-09 株式会社电装 半导体装置
CN110061051A (zh) * 2014-05-12 2019-07-26 英飞凌科技股份有限公司 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN110061051B (zh) * 2014-05-12 2022-08-12 英飞凌科技股份有限公司 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN105374856B (zh) * 2014-08-12 2018-04-13 英飞凌科技股份有限公司 具有屏蔽结构的半导体器件
CN105374856A (zh) * 2014-08-12 2016-03-02 英飞凌科技股份有限公司 具有屏蔽结构的半导体器件
CN109219889B (zh) * 2016-06-10 2021-07-06 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN109219889A (zh) * 2016-06-10 2019-01-15 三菱电机株式会社 半导体装置和半导体装置的制造方法
WO2019085835A1 (zh) * 2017-10-30 2019-05-09 济南大学 一种适用于功率半导体器件的超级场板结构及其应用
CN107680997B (zh) * 2017-10-30 2020-04-14 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN108847422A (zh) * 2018-06-15 2018-11-20 济南大学 带有耦合场板的高电子迁移率晶体管
CN108847422B (zh) * 2018-06-15 2021-08-06 济南大学 带有耦合场板的高电子迁移率晶体管
CN113471291A (zh) * 2021-06-21 2021-10-01 安建科技(深圳)有限公司 一种超结器件及其制造方法

Also Published As

Publication number Publication date
JP5863574B2 (ja) 2016-02-16
US20140284756A1 (en) 2014-09-25
JP2014003233A (ja) 2014-01-09
US20130341751A1 (en) 2013-12-26
CN103515438B (zh) 2016-05-11
US8759938B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN103515438A (zh) 半导体装置
US7791134B2 (en) Power semiconductor device and manufacturing method therefor
CN102842576B (zh) 半导体装置
CN103094321B (zh) 二维屏蔽栅晶体管器件及其制备方法
US9018700B2 (en) Direct-drain trench FET with source and drain isolation
EP3076435B1 (en) Semiconductor device
CN105448961B (zh) 超结器件的终端保护结构
JP5128100B2 (ja) 電力用半導体装置
US20220321118A1 (en) Semiconductor device
US8227868B2 (en) Semiconductor device having a plurality of spaced-apart field plates formed on a field insulating film
US10453916B2 (en) Semiconductor device
US10068972B2 (en) Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage
US10056374B2 (en) Switching device
CN107546274A (zh) 一种具有阶梯型沟槽的ldmos器件
US9041142B2 (en) Semiconductor device and operating method for the same
CN105990437A (zh) 半导体装置
JP5446404B2 (ja) 半導体装置
CN103681821A (zh) 半导体器件
CN105140279B (zh) 具备载流子存储的平面栅igbt器件
US20100001315A1 (en) Semiconductor device
CN110212033B (zh) 一种栅控双极-场效应复合碳化硅ldmos
CN209607740U (zh) 一种绝缘栅双极晶体管
CN209249463U (zh) 半导体组件
JP2012142628A (ja) 電力用半導体装置
JP2024077717A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant