CN102412260A

CN102412260A - 超级结半导体器件的终端保护结构及制作方法

Info

Publication number: CN102412260A
Application number: CN2010102904515A
Authority: CN
Inventors: 肖胜安; 韩峰
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-09-25
Filing date: 2010-09-25
Publication date: 2012-04-11
Anticipated expiration: 2030-09-25
Also published as: CN102412260B

Abstract

本发明公开了一种超级结半导体器件的终端保护结构，包括：保护环、场板、沟道截止环，位于该沟道截止环内的电荷平衡补偿P型沟槽环；其中：所述电荷平衡补偿P型沟槽环至少具有两种不同深度的沟槽。本发明还公开了一种超级结半导体器件的制作方法。本发明能在不增加工艺复杂性的情况下，提高器件的耐压特性和可靠性。

Description

超级结半导体器件的终端保护结构及制作方法

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种超级结半导体器件的终端保护结构。本发明还涉及所述超级结半导体器件的制作方法。

背景技术

超级结MOSFET(金属氧化物半导体场效应晶体管)采用新的耐压层结构，利用一系列交替排列的P型和N型半导体薄层(或称半导体柱层)，在截止状态且较低电压下就将P型区和N型区耗尽，实现电荷相互补偿，使P型区和N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。同已有的DMOS(双扩散金属氧化物半导体晶体管)器件一样，一个超级结MOSFET是由很多的单元重复排列形成的。由于各单元的一致性，单元之间通常不存在电压击穿的问题，但最外圈的单元与衬底之间，存在着电压差，易于发生击穿；因此器件的终端保护技术十分重要。

对已有的器件如高压VDMOS(纵向双扩散金属氧化物半导体晶体管)，已有扩散保护环技术、场板技术(包括浮空场板技术、电阻场板技术)、等位环技术、场限环技术、结终端扩展技术等；但对于超级结器件，由于器件单元的耐压方式与传统的VDMOS的耐压方式有很大的不同，相应的高可靠性的终端保护技术需要另行设计。

发明内容

本发明要解决的技术问题是提供一种超级结半导体器件的终端保护结构，在不增加工艺复杂性的情况下，能提高器件的耐压特性和可靠性；为此，本发明还要提供一种超级结半导体器件的制作方法。

为解决上述技术问题，本发明的半导体器件的终端保护结构包括：保护环，场板，沟道截止环，位于该沟道截止环内的电荷平衡补偿P型沟槽环；其中：所述P型沟槽环至少具有两种不同深度的沟槽。

所述超级结半导体器件的制作方法，包括如下步骤：

步骤一、在N+硅基板上形成N-外延层，在该N-外延层上端有源区和终端区利用光刻和离子注入分别形成P阱和P型环；其中，还包括：

步骤二、利用光刻和刻蚀在所述N-外延层中的有源区和终端区形成不同深度的多组沟槽；

步骤三、在所述沟槽中形成P型硅，再通过回刻或化学机械研磨将沟槽表面的P型硅去除，使沟槽表面平坦化；

步骤四、在所述N-外延层和沟槽的表面淀积一层栅氧化膜，并在该栅氧化膜上淀积一层多晶硅栅膜；光刻和刻蚀所述多晶硅栅膜，在有源区形成栅极层的图形；

步骤五、在有源区的P阱中形成N+源区和沟道截止环；

步骤六、在所述栅氧化膜、栅极层、N+源区的表面形成层间介质膜；

步骤七、进行光刻和刻蚀，在所述层间介质膜中形成接触孔；

步骤八、在所述接触孔中通过P+离子注入形成P+接触；

步骤九、在所述接触孔中、层间介质膜的表面淀积表面金属膜，并通过光刻和刻蚀形成栅电极和源电极图形；

步骤十、将N+硅基板背面减薄到需要的厚度，并在N+硅基板背面完成背面金属的淀积，形成背面金属层，并在该背面金属层上形成器件的漏电极。

本发明通过结合利用P/N薄层的电荷补偿、场板技术和等位环技术，采用至少有两种不同深度的沟槽，且最外端处的沟槽深度不深于内侧的沟槽，减少器件体内P/N结的弯曲弧度从而减少内建电场，在不为终端保护结构的制作增加新的工艺步骤的情况下获得高的器件耐压特性并得到高可靠性的器件，器件耐压可提高80伏以上。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的超级结半导体器件的平面简图；

图2是按图1中的AA′方向的截面示意图；

图3是本发明的超级结半导体器件实施例一的平面简图；

图4是按图3中的AA′方向的截面示意图；

图5是超级结半导体器件终端保护结构进行TCAD模拟的结果图；

图6是本发明的超级结半导体器件实施例二的平面简图；

图7是本发明的超级结半导体器件实施例三的截面示意图；

图8是本发明的超级结半导体器件实施例四的截面示意图；

图9是本发明的超级结半导体器件实施例五的截面示意图；

图10是本发明的超级结半导体器件实施例六的截面示意图；

图11-13是本发明的超级结半导体器件一实施例制作流程示意图。

具体实施方式

参见图1所示，现有的超级结半导体器件中有源区是器件导通时有电流导通的区域，其中电流会通过N区由源极经过沟道到达漏极，而P区即有源区沟槽25是在反向截止状态下与N区一起形成耗尽区一起承受电压。终端区在器件导通时不提供电流，在反向截止状态用于承担从有源区最外端到器件最外端的电压。终端区中有至少一个P型环24，该P型环24一般与有源区的P阱连接在一起，终端区中有场板和环形沟槽23；终端区的横向电压是由P型的环形沟槽23、22与N层交替形成的区域来承担。一般内侧的P型的环形沟槽22与外侧的环形沟槽23宽度和深度一致，环形沟槽23、22共同作为电荷平衡补偿P型沟槽环。在终端区的最外端有沟道截止环21，它是由N+注入层(与形成器件N+源区时进行的N+注入同时注入完成)或在N+注入层上加悬浮金属板构成的。在图1中四个角处可以有附加的小P型沟槽(即P型材料填充的沟槽，图中未示)，用以更好的实现电荷平衡。

再参见图2所示，其中终端区上有场板(包括金属场板和多晶硅场板，终端区的表面金属层13作为金属场板，终端区栅氧化膜7上的多晶硅作为多晶硅场板8′)，所述金属场板围绕器件有源区并与栅极区8相连。所述金属场板可以同时做为栅极区8的一部分，用以减低栅电极的电阻，使器件特性得到提高。所述多晶硅场板8′悬浮(指不加电压，即不与源极，栅极和漏极任何电极电相连)置于栅氧化膜7之上(栅氧化膜7的膜厚为500-2000埃)，并覆盖在终端区中几个交替排列的P/N薄层之上(覆盖在P/N薄层的结合部)；在终端区的最外端有沟道截止环，该沟道截止环是由N+注入层6构成或由N+注入层6加悬浮金属板构成。

图2中，14为背面金属层，12为P+接触，3为P阱，11为N+源区，10为接触孔，9为层间介质膜，4为沟槽，5为P型硅，2为N-外延层。

本发明所述的超级结半导体器件的终端保护结构如下：

实施例一，参见图3、4所示，本实施例的超级结半导体器件的终端保护结构包括：位于终端区最外端的沟道截止环21，位于所述沟道截止环21内的P型的环形沟槽23，位于所述环形沟槽23内侧的P型的环形沟槽22(一般是多个沟槽)，位于所述P型的环形沟槽22内的P型环24；所述环形沟槽23至少具有两个深度一样的沟槽，沟槽23的深度至少与沟槽22中的一组沟槽具有两种不同深度。位于有源区的有源区沟槽25设置在所述P型环24内。所述沟道截止环21、环形沟槽23、环形沟槽22、P型环24均为四方形且其四个边角为直角形。P型的环形沟槽23、22共同作为电荷平衡补偿P型沟槽环。

本实施例与图1、2所示的超级结半导体器件的终端保护结构不同之处是，将终端区的同一深度的环形沟槽改成深度不一致的环形沟槽(参见图4)。有源区的沟槽深度为35微米，有源区的沟槽宽度为5微米，有源区的沟槽和与其相邻的终端区的沟槽之间的间距为10微米。终端区深度不一致的环形沟槽由有源区到终端区最外侧深度分别为35微米、30微米、25微米、20微米；沟槽的宽度为5微米，同组的沟槽之间的间距为4微米，不同组沟槽之间的相邻沟槽的间距为10微米。终端区表面金属膜13(即作为金属场板)下面的层间介质膜9的厚度为0.45-1.5微米。终端区外侧的场板为多晶硅场板8′，位于其下面的栅氧化膜7厚度为500-2000埃。金属场板13和多晶硅场板8′的位置与图1和图2所示的器件一致。

将图3、4所示的终端保护结构和图1、2所示的终端保护结构进行TCAD(计算机辅助设计技术)模拟，得到的等势线的情况如图5(a)和图5(b)所示。其中图5(a)是图1、2所示结构的模拟结果，图5(b)是图3、4所示结构的模拟结果。从图中可以看到，最外侧的几条等势线的弯曲程度[图5(a)的圆圈标出的区域]在图3、4所示的器件中得到了很好的改善[结合图5(b)]，提高了器件的可靠性；结果表明终端区的击穿电压也同时得到了改善(对设计耐压为600伏的器件，提高了90伏)。

实施例二，如图6所示，本实施例与实施例一的不同之处在于，对终端区结构中环形沟槽23，环形沟槽22的形状进行了改进，由实施例一中四个边角为直角形改进成为有一定弧度的圆弧形，以进一步降低转角处的电场强度，提高器件的击穿电压。本实施例将P型环24的四个边角也改为有一定弧度的圆弧形。

实施三，如图7所示，基于实施例一和实施例二的平面图(参见图3、6)，对多晶硅场板8′的位置进行改善，在终端区外侧的每个P/N薄层的结合部(即P型半导体薄层和N型半导体薄层的结合部)上方盖上多晶硅场板8′，以稳定表面电场，提高器件的击穿电压和可靠性。

实施四，如图8所示，基于实施例三，对终端区不同深度的环形沟槽，采用宽度不同的沟槽，并调整不同组沟槽之间的间距。这里沟槽的宽度和深度的关系可以通过沟槽刻蚀的实验数据得到(例如图8所示的沟槽深度和沟槽宽度的关系：在同一刻蚀工艺下，沟槽深度随沟槽宽度的减小而变浅)，同组中相邻沟槽间隔的距离，不同组中相邻沟槽间隔的距离可以根据电荷平衡的要求进行设定；一般要求同一深度处每个P/N单元(一个P型半导体薄层和一个相邻的N型半导体薄层)中N型载流子和P型载流子的偏差不要大于其中N型载流子总量的30％。

实施例五，如图9所示，在实施例三的基础上，将终端区的场板全部改为金属场板，即取消位于栅氧化膜7上方的多晶硅场板8′，在终端区的外侧的层间介质膜9的上方每个P/N薄层的结合部设置金属场板13′。

实施例六，如图10所示，在实施例五的基础上，将终端区的外侧的层间介质膜9的厚度减小(大于1500埃)，以增加场板的效果，提高器件的击穿电压。

结合图10-13所示，在一实施例中所述超级结半导体器件的制作工艺方法如下：

步骤一、结合图11所示，在N+硅基板上形成N-外延层2，在该N-外延层2上有源区(电流通过区)利用光刻和离子注入形成P阱3图形和P型环3′。

步骤二、利用光刻和刻蚀在有源区和终端区的N-型外延层2中形成不同深度的多组沟槽4。有源区的沟槽4的底部可以与所述N+硅基板的表面相连，也可以位于N-外延层2中，即不到达N+硅基板的表面，如图11所示。不同深度的沟槽可以利用刻蚀的微负载效应，通过在掩膜版上设计不同尺寸的沟槽宽度来实现；如果沟槽的宽度是一致的，那么可以通过多次刻蚀的工艺方法来得到不同的沟槽深度。进行沟槽刻蚀时可以利用介质膜做刻蚀掩膜，也可以利用光刻胶作为刻蚀掩膜。

步骤三、在所述沟槽4中形成P型硅5，再通过回刻或化学机械研磨将沟槽4表面的P型硅去掉，使沟槽4表面平坦化。P型硅5可以是单晶硅、多晶硅或无定形硅；也可以是在沟槽4侧壁淀积介质膜之后再淀积P型多晶硅或P型无定形硅。

步骤四、结合图12所示，在所述N-外延层2和沟槽4的表面淀积一层栅氧化膜7，并在该栅氧化膜7上淀积一层多晶硅；光刻和刻蚀所述多晶硅，在有源区形成栅极层8的图形。

所述栅氧化膜7的厚度为500-2000埃。所述栅极层8可以是多晶硅，也可以是无定形硅，厚度为3000-5000埃，多晶硅或无定形硅可以是原位掺杂的，也可以是利用N型注入来掺杂的，掺杂后的多数载流子杂质浓度要高于E19/CM³；还可以在多晶硅或无定形硅之上再淀积金属钨或钨硅来降低栅极的电阻。

步骤五、结合图12所示，利用光刻在有源区的P阱3中形成N+源区图形，在终端区的最外端形成沟道截止环图形；再通过N+离子注入形成N+源区11，同时在终端区的最外端形成N+注入层6，该N+注入层6即可作为沟道截止环。在进行N+离子注入前按照需要可以将注入区的栅氧化膜7部分刻蚀掉，只需保留用于减少离子注入损伤的栅氧化膜7即可。在终端区，除作为沟道截止环的N+注入层6之外，其余区域的栅氧化膜7的厚度保持不变。所述N+离子注入，注入的离子可以是砷，也可以是磷，或它们的组合。

步骤六、结合图13所示，在所述栅氧化膜7、栅极层8、N+源区11的表面形成层间介质膜9。该层间介质膜9的厚度为4000-15000埃。

步骤七、结合图13所示，进行光刻和刻蚀，在所述层间介质膜9中形成接触孔10。在该步骤中利用刻蚀的微负载效应，在终端区形成的接触孔10其宽度远大于有源区的接触孔10，终端区接触孔10的刻蚀深度将小于有源区接触孔10的刻蚀深度，从而在将有源区接触孔10内的层间介质膜9和栅氧化膜7全部刻蚀去处的前提下，使终端区接触孔10内的层间介质膜9没有被全部去除，其下的栅氧化膜7也不被损伤，层间介质膜9被刻蚀后在该处留下的介质膜15的厚度比栅氧化膜7的厚度大1-2陪。这样在终端区形成两种厚度的层间介质膜15、9，厚的层间介质膜9的厚度大于终端区其他部分层间介质膜15的厚度。这样可以使最终形成在终端区层间介质膜15上的金属场板发挥更大的效果，提高器件终端区的击穿电压。

所述接触孔10的刻蚀可以停在硅表面(如N+源区的表面)也可以将硅部分刻蚀掉，纵向硅的刻蚀量可以在2000埃以下。

步骤八、结合图13所示，在P阱3中通过P+离子注入形成P+接触12，以实现P阱3与后续步骤中形成的表面金属膜13的欧姆接触。所述的P+离子注入可以提高器件的电流处理能力，注入的离子可以是硼或二氟化硼(BF2)。

步骤九、结合图10所示，在所述接触孔10中、层间介质膜9和位于终端区的接触孔10中的层间介质膜15表面淀积表面金属膜，通过光刻和刻蚀形成表面金属层13以及位于终端区外侧的层间介质膜9的上方每个P/N薄层结合部的金属场板13′，并通过光刻和刻蚀形成栅电极和源电极图形。在所述N+注入层6上可以设置悬浮金属板16，该悬浮金属板16与N+注入层6共同作为金属场板。

步骤十、将N+硅基板背面减薄到需要的厚度，并在N+硅基板背面完成背面金属的淀积，形成背面金属层14，并在背面金属层14上形成器件的漏电极。

在上述的制作流程中，要注意做好P型区和N型区的电荷平衡。

一方面，假设有源区的N型区的多数载流子杂质浓度为Cn，沟槽中的P型硅的多数载流子杂质浓度为Cp，那么需要有，

(A1*Cn-B1*Cp)/(A1*Cn+B1*Cp)的绝对值小于15％；同样，

(A2*Cn-B2*Cp)/(A2*Cn+B2*Cp)的绝对值小于15％；

(A3*Cn-B3*Cp)/(A3*Cn+B3*Cp)的绝对值小于15％；

(A4*Cn-B4*Cp)/(A4*Cn+B4*Cp)的绝对值小于15％；

(A5*Cn-B5*Cp)/(A5*Cn+B5*Cp)的绝对值小于15％。

(A6*Cn-B6*Cp)/(A6*Cn+B6*Cp)的绝对值小于30％。

上式中A1是有源区中P/N薄层中N层的宽度，B1是有源区中P/N薄层中P层的宽度；A2是终端区最里侧(毗邻有源区)一组P/N薄层中N层的宽度，B2是该处的P/N薄层中P层的宽度；A3、A4、A5、A6依次是终端区从里到外(如图10从左至右)的多组P/N薄层中N层的宽度，B3、B4、B5、B6依次是相应的P层的宽度。

另一方面，对相邻的不同深度的沟槽之间的间距要进行优化，例如图中的C1-C3，应该使2C1/(B2+A3)的比值在0.9和1.1之间；2C2/(B3+A4)的比值在0.9和1.1之间；2C3/(B4+A5)的比值在0.9和1.1之间。

以上通过实施例和具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种超级结半导体器件的终端保护结构，包括：保护环，场板，沟道截止环，位于该沟道截止环内的电荷平衡补偿P型沟槽环；其特征在于：所述P型沟槽环至少具有两种不同深度的沟槽。

2.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环为四方形且其四个角为直角形，或者所述P型沟槽环为四方形且其四个角为圆弧形。

3.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环最外端的沟槽深度要小于或者等于与它相邻的但靠近有源区沟槽的深度。

4.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环最外端的一组沟槽至少包含有两个同样深度的沟槽。

5.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环最外端的一组沟槽的宽度小于或者等于与它相邻的但靠近有源区沟槽的宽度。

6.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环的深度沿从有源区沟槽到终端区最外端的方向单调减少或相等。

7.如权利要求1所述的终端结构，其特征在于：所述P型沟槽环的宽度沿从有源区沟槽到终端区最外端的方向单调减少或相等。

8.一种超级结半导体器件的制作方法，包括如下步骤：

步骤一、在N+硅基板上形成N-外延层，在该N-外延层上端有源区和终端区利用光刻和离子注入分别形成P阱和P型环；其特征在于，还包括：

步骤五、在有源区的P阱中形成N+源区和沟道截止环；

步骤八、在所述接触孔中通过P+离子注入形成P+接触；

9.如权利要求8所述的制作方法，其特征在于：终端区的接触孔宽度远大于有源区的接触孔宽度，所述接触孔刻蚀完成后位于终端区的层间介质膜厚度大于1500埃，在终端区外端的表面金属膜完成图形化形成金属场板。