CN102760647A - 超结功率器件制造方法以及半导体器件制造方法 - Google Patents

Abstract

超结功率器件制造方法以及半导体器件制造方法。生长第一外延层；利用掺杂掩膜版在第一外延层表面形成第一光阻层；形成第一柱状掺杂区；在第一外延层的表面形成第二外延层；在第二外延层表面形成重复光阻层；形成第二柱状掺杂区；在第二外延层表面形成硬掩膜层和第二光阻层；形成位于第一柱状掺杂区和第二柱状掺杂间及两侧的沟槽；通过热氧化形成栅氧层；在沟槽内填入栅电极层；去除位于表面的栅电极层；形成体区；形成负光阻层，采用掺杂掩膜版曝光显影从而使得形成图案的负光阻层的图案对应于第一柱状掺杂区和第二柱状掺杂区的区域，并且掺杂掩膜版的图案与形成图案的负光阻层的图案互补；利用掺杂掩膜版形成的负光阻层图案注入粒子，形成源区。

Description

超结功率器件制造方法以及半导体器件制造方法

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种超结功率器件制造方法、以及采用了该超结功率器件制造方法的半导体器件制造方法。

背景技术

传统VDMOSFET（垂直双扩散金属-氧化物半导体场效应晶体管）的导通电阻包括以下几项：源极接触电阻、源区的电阻、沟道电阻、JFET（结晶型场效应晶体管）电阻、漂移层电阻、衬底电阻。

传统高压功率VDMOSFET器件用漂移层作电压支持层，其导通电阻主要就是漂移层电阻。漂移层的耐压能力由其厚度和掺杂浓度决定。所以，为了提高击穿电压，必须同时增加漂移层厚度和降低其掺杂浓度。这就使得漂移层的电阻不断增加。在导通状态时，尤其是高压时，漂移层电阻占导通电阻的主要部分。因此，如何在保证击穿电压的前提下使导通电阻，尤其是漂移层电阻，降低更多，直至突破硅限，已成为人们竞相研究的热门领域。

1988年，飞利浦美国公司申请美国专利，第一次给出了在横向高压MOSFET中采用交替的pn结构代替传统功率器件中低掺杂漂移层作电压支持层的方法。1997年提出了超结(super junction)理论概念。

图1至图11示意性地示出了根据现有技术的超结功率器件制造方法。如图1至图11所示，根据现有技术的超结功率器件制造方法包括：首先，在硅衬1表面生长第一外延层2，衬底和第一外延层具有第一掺杂类型，例如N型掺杂，如图1所示。

此后，在第一外延层2表面的切割道区刻蚀形成初始位置对准标记，称为第一标记M1，如图2所示。

此后，以第一标记M1为位置基准，利用掺杂掩膜版在第一外延层表面形成第一光阻层PR1，然后利用第一光阻层PR1执行多次注入高能离子形成第一柱状掺杂区A1；图3示出了执行3次注入高能离子形成第一柱状掺杂区A1的情况。

此后，去掉第一光阻层PR1，在第一外延层2的表面形成第二外延层3，其中在第二外延层3上的对应位置形成一个与第一标记M1相对应的第二标记M2；然后利用掺杂掩膜版，以第二外延层上的第二标记M2为基准，再次形成与第一光阻层PR1相同的重复光阻层PR10，然后利用重复光阻层PR10执行多次（例如3次）注入高能离子形成第二柱状掺杂区A2。第一柱状掺杂区A1和第二柱状掺杂区A2采用同一块掩膜版（掺杂掩膜版），并且，第一柱状掺杂区A1和第二柱状掺杂区A2都具有第二掺杂类型，例如P型掺杂，所得到的结构如图4所示。

此后，去除重复光阻层PR10，所得到的结构如图5所示。

此后，在第二外延层表面3形成硬掩膜层4和光阻层PR2，以第二标记为M2基准，采用沟槽掩膜版曝光显影并刻蚀，形成沟槽T1、T2、T3，所得到的结构如图6所示。

此后，去掉第二光阻层PR2和硬掩膜层4，所得到的结构如图7所示。

此后，在沟槽侧壁和底部以及第二外延层3表面，通过热氧化形成栅氧层5；再填入栅电极层6。在此过程中，柱状掺杂层（A1、A2）会扩散，彼此连接。从而形成PN相间的载流子漂移区，所得到的结构如图8所示。

此后，通过例如化学研磨或刻蚀工艺，除去表面的栅电极层6，所得到的结构如图9所示。

此后，以体区掺杂掩膜版在表面形成第三光阻层PR3，注入粒子，形成体区8。体区8掺杂为第二类型掺杂，体区8和柱状掺杂层连接。体区掩膜层的注入还会在元胞最外围的区域形成击穿保护环9，所得到的结构如图10所示。

此后，以源区掺杂掩膜版在表面形成第四光阻层PR4，注入粒子，形成源区10，其掺杂类型为第一掺杂类型，所得到的结构如图11所示。

但是，上述工艺过程需要使用较多的掩膜版。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少掩膜版数量的超结功率器件制造方法、以及采用了该超结功率器件制造方法的半导体器件制造方法。

根据本发明的第一方面，提供了一种超结功率器件制造方法，其特征在于包括：在硅衬表面生长第一外延层，衬底和第一外延层具有第一掺杂类型；在第一外延层表面的切割道区刻蚀形成第一标记；以第一标记为位置基准，利用掺杂掩膜版在第一外延层表面形成第一光阻层；利用第一光阻层执行多次注入离子形成第一柱状掺杂区；去除第一光阻层；在第一外延层的表面形成第二外延层，其中在第二外延层上形成与第一标记相对应的第二标记；利用掺杂掩膜版，以第二外延层上的第二标记为基准，再次形成与第一光阻层相同的重复光阻层，然后利用重复光阻层执行多次注入高能离子形成第二柱状掺杂区，第一柱状掺杂区和第二柱状掺杂区都具有第二掺杂类型；去除重复光阻层；在第二外延层表面形成硬掩膜层和第二光阻层；以第二标记为基准，采用沟槽掩膜版曝光显影并刻蚀，以形成位于第一柱状掺杂区和第二柱状掺杂之间及两侧的沟槽，并且最外围的若干沟槽位于第一柱状掺杂区和第二柱状掺杂区外，还产生位于体区边缘和外围柱状掺杂区之间的多个附加沟槽；去掉第二光阻层层和硬掩膜层；在沟槽侧壁和底部以及第二外延层表面，通过热氧化形成栅氧层；再向沟槽内填入栅电极层，其中，第一柱状掺杂区和第二柱状掺杂区扩散，从而彼此连接，由此形成PN相间的载流子漂移区；去除位于表面的栅电极层；以体区掺杂掩膜层在表面形成第三光阻层，并注入粒子，以形成体区，其中体区的掺杂类型为第二掺杂类型，并且体区和柱状掺杂层连接；在表面形成第四负光阻层，以掺杂掩膜版曝光显影从而使得形成图案的第四负光阻层的图案对应于第一柱状掺杂区和第二柱状掺杂区的区域，并且掺杂掩膜版的图案与形成图案的第四负光阻层的图案互补；以及利用掺杂掩膜版以及形成图案的第四负光阻层注入粒子，形成源区，其中源区的掺杂类型为第一掺杂类型。

优选地，体区掩膜层的注入还会在元胞最外围的区域形成击穿保护环，并且，击穿保护环处于附加沟槽之间。

优选地，第一掺杂类型是N型掺杂，第二掺杂类型是P型掺杂。可替换地，第一掺杂类型是P型掺杂，第二掺杂类型是N型掺杂。

优选地，通过执行3次注入离子形成第一柱状掺杂区，并且通过执行3次注入离子形成第二柱状掺杂区。

优选地，通过化学研磨或刻蚀去除表面的栅电极层。

根据本发明的第二方面，提供了一种采用了根据本发明的第一方面所述的超结功率器件制造方法的半导体器件制造方法。

根据本发明，可以通过改变光阻类型的方法，实现相对于现有技术少用一块掩膜版的技术效果。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1至图11示意性地示出了根据现有技术的超结功率器件制造方法。

图12至图17示意性地示出了根据本发明优选实施例的超结功率器件制造方法。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图12至图17示意性地示出了根据本发明优选实施例的超结功率器件制造方法。

接下来，将结合图1至图5以及图12至图17来描述根据本发明优选实施例的超结功率器件制造方法。

如图所示，根据本发明优选实施例的超结功率器件制造方法包括：

首先，在硅衬底1表面生长第一外延层2，衬底和第一外延层具有第一掺杂类型，例如N型掺杂，如图1所示。

此后，在第一外延层2表面的切割道区刻蚀形成初始位置对准标记，称为第一标记M1，如图2所示。

此后，以第一标记M1为位置基准，利用柱状的掺杂掩膜版在第一外延层表面形成第一光阻层PR1，然后利用第一光阻层PR1执行多次注入高能离子形成第一柱状掺杂区A1；图3示出了执行3次注入高能离子形成第一柱状掺杂区A1的情况。

此后，去掉第一光阻层PR1，在第一外延层2的表面形成第二外延层3，其中在第二外延层3上的对应位置形成一个与第一标记M1相对应的第二标记M2；此后然后利用掺杂掩膜版，以第二外延层上的第二标记M2为基准，用掺杂掩膜版，再次形成与第一光阻层PR1相同的重复光阻层PR10，然后利用重复光阻层PR10执行多次（例如3次）注入高能离子形成第二柱状掺杂区A2。第一柱状掺杂区A1和第二柱状掺杂区A2采用同一块掩膜版（掺杂掩膜版），并且，第一柱状掺杂区A1和第二柱状掺杂区A2都具有第二掺杂类型，例如P型掺杂，所得到的结构如图4所示。

此后，去除重复光阻层PR10，所得到的结构如图5所示。

此后，在第二外延层表面3形成硬掩膜层4和第二光阻层PR2，以第二标记为M2基准，采用沟槽掩膜版曝光显影并刻蚀，形成位于第一柱状掺杂区和第二柱状掺杂之间及两侧的多个沟槽T1、T2、T3；但是，与现有技术不同的是，在第一柱状掺杂区A1和第二柱状掺杂区A2外，还产生位于体区边缘和外围柱状掺杂区之间的多个附加沟槽T4和T5，所得到的结构如图12所示。

此后，去掉第二光阻层PR2和硬掩膜层4，所得到的结构如图13所示。

此后，在沟槽侧壁和底部以及第二外延层3表面，热通过氧化形成栅氧层5；再填入栅电极层6。在此过程中，第一柱状掺杂区A1和第二柱状掺杂区A2扩散，从而彼此连接；由此形成PN相间的载流子漂移区，所得到的结构如图14所示。

此后，通过例如化学研磨或刻蚀，除去表面的栅电极层6，所得到的结构如图15所示。

此后，以体区掺杂掩膜层在表面形成第三光阻层PR3，注入粒子，形成体区8。体区8掺杂为第二类型掺杂，体区8和柱状掺杂层连接。体区掩膜层的注入还会在元胞最外围的区域形成击穿保护环9，所得到的结构如图17所示。但是，本发明实施例与现有技术不同的是，击穿保护环9处于附加沟槽T4和T5之间。

此后，在体区8表面形成第四负光阻层PR4，以第二柱状掺杂掩膜版HM1曝光显影从而使得形成图案的第四负光阻层PR4的图案对应于第一柱状掺杂区A1和第二柱状掺杂区A2的区域，其中掺杂掩膜版版HM1的图案与形成图案的第四负光阻层PR4的图案互补，并且利用第二掺杂掩膜版HM1以及形成图案的第四负光阻层PR4注入粒子，形成源区10，源区10的掺杂类型为第一掺杂类型。可选地，最外围的若干沟槽位于体区边缘和最外围柱状掺杂区之间，所得到的结构如图17所示。这样，可以通过改变光阻类型的方法，实现相对于现有技术少用一块掩膜版的技术效果。

此后，可以如现有技术的方法那样形成接触区以及金属层。

根据本发明的另一优选实施例，本发明还提供了一种采用了上述超结功率器件制造方法的半导体器件制造方法；由此，根据本发明的另一优选实施例的半导体器件制造方法可用于制造具有超结功率器件的半导体器件。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种超结功率器件制造方法，其特征在于包括：

在硅衬表面生长第一外延层，衬底和第一外延层具有第一掺杂类型；

在第一外延层表面的切割道区刻蚀形成第一标记；

以第一标记为位置基准，利用掺杂掩膜版在第一外延层表面形成第一光阻层；

利用第一光阻层执行多次注入离子形成第一柱状掺杂区；

去除第一光阻层；

在第一外延层的表面形成第二外延层，其中在第二外延层上形成与第一标记相对应的第二标记；

利用掺杂掩膜版，以第二外延层上的第二标记为基准，再次形成与第一光阻层相同的重复光阻层，然后利用重复光阻层执行多次注入高能离子形成第二柱状掺杂区，第一柱状掺杂区和第二柱状掺杂区都具有第二掺杂类型；

去除重复光阻层；

在第二外延层表面形成硬掩膜层和第二光阻层；

以第二标记为基准，采用沟槽掩膜版曝光显影并刻蚀，以形成位于第一柱状掺杂区和第二柱状掺杂之间及两侧的沟槽，并且最外围的若干沟槽位于第一柱状掺杂区和第二柱状掺杂区外，还产生位于体区边缘和外围柱状掺杂区之间的多个附加沟槽；

去掉第二光阻层和硬掩膜层；

在沟槽侧壁和底部以及第二外延层表面，通过热氧化形成栅氧层；再向沟槽内填入栅电极层，其中，第一柱状掺杂区和第二柱状掺杂区扩散，从而彼此连接，由此形成PN相间的载流子漂移区；

去除位于表面的栅电极层；

以体区掺杂掩膜层在表面形成第三光阻层，并注入粒子，以形成体区，其中体区的掺杂类型为第二掺杂类型，并且体区和柱状掺杂层连接；

在表面形成第四负光阻层，以掺杂掩膜版曝光显影从而使得形成图案的第四负光阻层的图案对应于第一柱状掺杂区和第二柱状掺杂区的区域，并且掺杂掩膜版的图案与形成图案的第四负光阻层的图案互补；以及

利用掺杂掩膜版版以及形成的第四负光阻层图案注入粒子，形成源区，其中源区的掺杂类型为第一掺杂类型。

2.根据权利要求1所述的超结功率器件制造方法，其特征在于，体区掩膜层的注入还会在元胞最外围的区域形成击穿保护环，并且，击穿保护环处于附加沟槽之间。

3.根据权利要求1或2所述的超结功率器件制造方法，其特征在于，第一掺杂类型是N型掺杂，第二掺杂类型是P型掺杂；或者，第一掺杂类型是P型掺杂，第二掺杂类型是N型掺杂。

4.根据权利要求1或2所述的超结功率器件制造方法，其特征在于，通过执行3次注入离子形成第一柱状掺杂区，并且通过执行3次注入离子形成第二柱状掺杂区。

5.根据权利要求1或2所述的超结功率器件制造方法，其特征在于，通过化学研磨或刻蚀去除表面的栅电极层。

6.一种半导体器件制造方法，用于制造具有超结功率器件的半导体器件，其特征在于采用了根据权利要求1至5之一所述的超结功率器件制造方法。

Images