CN105140279B - 具备载流子存储的平面栅igbt器件 - Google Patents
具备载流子存储的平面栅igbt器件 Download PDFInfo
- Publication number
- CN105140279B CN105140279B CN201510583542.0A CN201510583542A CN105140279B CN 105140279 B CN105140279 B CN 105140279B CN 201510583542 A CN201510583542 A CN 201510583542A CN 105140279 B CN105140279 B CN 105140279B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- layer
- carrier accumulation
- accumulation layer
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009825 accumulation Methods 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 230000000694 effects Effects 0.000 description 8
- 238000007743 anodising Methods 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Abstract
本发明涉及一种具备载流子存储的平面栅IGBT器件，其包括具备第一导电类型的漂移区以及形成于漂移区正面的平面型元件单元，所述平面型元件单元包括第二导电类型基区以及位于所述第二导电类型基区下方的载流子存储层，载流子存储层的导电类型与漂移区的导电类型相一致，且第二导电类型基区以及载流子存储层均位于漂移区内的上部，所述平面型元件单元还包括用于对载流子存储层进行包裹的第二导电类型掩埋层，所述第二导电类型掩埋层在漂移区内邻接载流子存储层，且第二导电类型掩埋层仅包裹载流子存储层拐角处至所述载流子存储层的底部对应的区域。本发明结构简单紧凑，提高IGBT器件的击穿电压，降低IGBT器件的关断损耗以及导通压降。
Description
技术领域
本发明涉及一种IGBT器件，尤其是一种具备载流子存储的平面栅IGBT器件，属于平面IGBT的技术领域。
背景技术
IGBT的全称是Insulated Gate Bipolar Transistor，即绝缘栅双极晶体管。它兼具MOSFET和晶体管的多项优点，极大的扩展了功率半导体器件的应用领域。作为新型电力半导体器件的主要代表，IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。
由于平面栅IGBT器件相比于沟槽栅IGBT器件具有优越的可靠性，平面栅IGBT在具有较高可靠性要求的领域得到了大规模的应用。在平面栅IGBT器件中，具有载流子存储层的平面栅IGBT，由于载流子存储层的存在，与N型漂移区形成了NN-的空穴势垒，可以阻挡空穴进入P阱区，同时又可以增强电子的注入，使IGBT器件靠近发射极侧的N型漂移区的载流子浓度大大的提高，优化了器件的载流子分布，从而提高了N型漂移区的电导调制效应，使得IGBT可以获得更低的导通压降。随着N型载流子存储层的掺杂浓度的增大，IGBT的导通压降会随之降低，但是，IGBT器件的击穿电压会显著的降低，并且N型载流子存储层的掺杂浓度越高，器件的击穿电压会急剧降低。因此，N型载流子存储层的掺杂浓度对器件击穿电压的影响限制了具有载流子存储平面栅的正向导通压降和击穿电压的优化折衷。
为了抑制N型载流子存储层掺杂浓度对器件击穿电压的不利影响，进一步提升具有载流子存储层的平面栅IGBT的性能，现有一种技术，即在N型载流子存储层的外面完全包裹一层N型掩埋层，具体结构如图1所示。图1中，在漂移区4内具有基区9、载流子存储层10以及掩埋层11，对于N型平面栅IGBT器件而言，漂移区4、载流子存储层10均为N导电类型，P型基区9以及P型掩埋层11均为P导电类型。在P型基区9内设有对称分布的N+源区8，载流子存储层10与P型基区9的形状相适应，载流子存储层10形成包围P型基区9的结构，P型掩埋层11与载流子存储层10的形状相一致，P型掩埋层11包围载流子存储层10。在漂移区4的正面上还设有栅极氧化层5以及位于所述栅极氧化层5上的栅电极6，漂移区4的正面上还设有与N+源区8以及P型基区9欧姆接触的发射极金属层7。在漂移区4的背面设置N+电场阻止层3，在N+电场阻止层3上设有P+集电区2，在P+集电区2上设置欧姆接触的集电极金属层1。
具体地，通过P型掩埋层11引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型载流子存储层10对器件击穿电压的不利影响，可以使器件获得高的击穿电压，从而使器件获得更好的正向导通压降和击穿电压的优化折衷。
此外，在N型载流子存储层10的外面完全包裹一层P型掩埋层11，会使在N型载流子存储层10侧面包裹的P型掩埋层11和相邻的N-漂移区4形成了PNP结构，从而引入了JFET效应，由于N-漂移区4的掺杂浓度比P型掩埋层11的掺杂浓度低，所以耗尽区会更多的向N型漂移区4侧延伸，形成了对电流通路的一种夹断，即所谓的“颈”效应，从而降低了该区域的电流密度，增大了该区域的电阻，增大了器件的导通压降。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具备载流子存储的平面栅IGBT器件，其结构简单紧凑，提高IGBT器件的击穿电压，降低IGBT器件的关断损耗以及导通压降。
按照本发明提供的技术方案，所述具备载流子存储的平面栅IGBT器件，包括具备第一导电类型的漂移区以及形成于漂移区正面的平面型元件单元，所述平面型元件单元包括第二导电类型基区以及位于所述第二导电类型基区下方的载流子存储层，载流子存储层的导电类型与漂移区的导电类型相一致，且第二导电类型基区以及载流子存储层均位于漂移区内的上部，所述平面型元件单元还包括用于对载流子存储层进行包裹的第二导电类型掩埋层，所述第二导电类型掩埋层在漂移区内邻接载流子存储层，且第二导电类型掩埋层仅包裹载流子存储层拐角处至所述载流子存储层的底部对应的区域。
所述第二导电类型基区内设有第一导电类型源区，所述第一导电类型源区的上方设有发射极金属层以及栅电极，所述发射极金属层与第一导电类型源区以及第二导电类型基区欧姆接触，栅电极通过所述栅电极下方的栅极氧化层与第一导电类型源区、第二导电类型基区、载流子存储层以及漂移区相接触。
在漂移区内的上部还设有体电极单元，所述体电极单元包括从漂移区正面垂直向下延伸的体电极，且体电极的底部与第二导电类型掩埋层对应，体电极通过体电极氧化层与第二导电类型基区、载流子存储层、第二导电类型掩埋层以及漂移区绝缘隔离。
所述体电极为导电多晶硅。
在漂移区的背面设有背面结构单元，所述背面结构单元包括第一导电类型电场阻止层、第二导电类型集电区以及集电极金属层，所述第一导电类型电场阻止层位于漂移区的背面，第二导电类型集电区位于第一导电类型电场阻止层上，集电极金属层与第二导电类型集电区欧姆接触。
所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管IGBT，第一导电类型指N型，第二导电类型为P型 ；对于P型绝缘栅双极型晶体管IGBT，第一导电类型与第二导电类型所指的类型与N型绝缘栅双极型晶体管IGBT正好相反。
本发明的优点：在载流子存储层的拐角处包裹P型掩埋层，可以与载流子存储层形成电荷互补，调节平面栅IGBT器件在正向阻断时的电场分布，提高平面栅IGBT器件的击穿电压；在载流子存储层的底部包裹P型掩埋层，可以在器件关断时，通过载流子存储层与体电极接触面形成的P型沟道，为空穴的抽取提供通道，从而降低了器件的关断损耗。此外，通过体电极单元能够进一步降低平面栅IGBT器件的正向导通压降以及关断损耗。
附图说明
图1为现有平面栅IGBT器件的结构示意图。
图2为本发明的结构示意图。
附图标记说明：1-集电极金属层、2-P+集电区、3-N+电场阻止层、4-漂移区、5-栅极氧化层、6-栅电极、7-发射极金属层、8-N+源区、9-P型基区、10-载流子存储层、11-P型掩埋层、12-体电极氧化层以及13-体电极。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能提高IGBT器件的击穿电压，降低IGBT器件的关断损耗以及导通压降，以N型平面栅IGBT器件为例，本发明包括具备N导电类型的漂移区4以及形成于漂移区4正面的平面型元件单元，所述平面型元件单元包括P型基区9以及位于所述P型基区9下方的载流子存储层10，载流子存储层10的导电类型与漂移区4的导电类型相一致，且P基区9以及载流子存储层10均位于漂移区4内的上部，所述平面型元件单元还包括用于对载流子存储层10进行包裹的P型掩埋层11，所述P型掩埋层11在漂移区4内邻接载流子存储层10，且P型掩埋层仅包裹载流子存储层10拐角处至所述载流子存储层10的底部对应的区域。
具体地，对于N型平面栅IGBT器件，漂移区4的导电类型为N型，漂移区4可以通过硅衬底形成，平面型元件单元用于形成平面栅IGBT器件的元件功能单元，平面型元件单元内的P型基区9从漂移区4的正面向下延伸，P型基区9呈类似弧形区域，载流子存储层10位于P型基区9的下方，载流子存储层10的导电类型为N型，载流子存储层10在P型基区9的下部并与所述P型基区9邻接，载流子存储层10形成对P型基区9的包裹。
具体实施时，对于具有载流子存储层10的平面栅IGBT器件，随着载流子存储层10的浓度升高，击穿电压会急剧的降低，而此时击穿点一般发生在载流子存储层10的拐角处，所以位于P型基区9拐角处的载流子存储层10有降低击穿电压的不良作用。另外，近表面处沟道末端附加的载流子存储层10（即载流子存储层10的侧面）由于此处掺杂浓度的提高，可以降低该区域的电阻，且可以提高MOS沟道中电子的传输，因此，载流子存储层10的侧面对降低导通压降的作用最大。
综上，本发明在载流子存储层10的拐角处包裹P型掩埋层11，可以与载流子存储层10形成电荷互补，调节平面栅IGBT器件在正向阻断时的电场分布，提高平面栅IGBT器件的击穿电压；在载流子存储层10的底部包裹P型掩埋层11，可以在平面栅IGBT器件关断时，通过载流子存储层10与体电极单元接触面形成的P型沟道，为空穴的抽取提供通道，从而降低平面栅IGBT器件的关断损耗。而在载流子存储层10的侧面包裹P型掩埋层11，既不会对提高击穿电压有太大的贡献，而且会破坏之前载流子存储层10侧面对平面栅IGBT器件导通压降的降低作用，此外还会与相邻的漂移区4形成PNP结构，引入JFET效应，增大器件的导通压降。因此，本发明实施例中，P型掩埋层11仅仅只包裹载流子存储层10的底部至载流子存储层10拐角处之间的区域，对于载流子存储层10侧面的区域不进行包裹，从而能提高IGBT器件的击穿电压，降低IGBT器件的关断损耗以及导通压降。在具体实施时，在漂移区4内制备得到载流子存储层10后，载流子存储层10的底部至载流子存储层10拐角处的区域范围为本技术领域人员所熟知，根据确定的区域范围制备得到P型掩埋层11，具体工艺过程为本技术领域人员所熟知，此处不再赘述。
所述P型基区9内设有N+源区8，所述N+源区8的上方设有发射极金属层7以及栅电极6，所述发射极金属层7与N+源区8以及P型基区9欧姆接触，栅电极6通过所述栅电极6下方的栅极氧化层5与N+源区8、P型基区9、载流子存储层10以及漂移区4相接触。
本发明实施例中，N+源区8可以通过在P型基区9内注入N导电类型离子得到，发射极金属层7与N+源区8、P型基区9配合，以形成平面栅IGBT器件的发射极。栅电极6通过栅极氧化层5与N与N+源区8、P型基区9、载流子存储层10以及漂移区4相绝缘，通过栅电极6能形成平面栅IGBT器件的栅电极。
在漂移区4的背面设有背面结构单元，所述背面结构单元包括N+电场阻止层3、P+集电区2以及集电极金属层1，所述N+电场阻止层3位于漂移区4的背面，P+集电区2位于N+电场阻止层3上，集电极金属层1与P+集电区2欧姆接触。
本发明实施例中，背面结构单元与平面型元件单元配合，共同形成平面栅IGBT器件的功能结构，N+电场阻止层3可以通过在漂移区4内注入N导电类型离子得到，N+电场阻止层3的掺杂浓度大于漂移区4的掺杂浓度。P+集电区2可以通过注入P导电类型离子得到，P+集电区2与集电极金属层1欧姆接触，以形成平面栅IGBT器件的集电极。
在漂移区4内的上部还设有体电极单元，所述体电极单元包括从漂移区4正面垂直向下延伸的体电极13，且体电极13的底部与P型掩埋层11对应，体电极13通过体电极氧化层12与P型基区9、载流子存储层10、P型掩埋层11以及漂移区4绝缘隔离。
本发明实施例中，为了能进一步降低导通压降以及关断损耗，在漂移区4内设置体电极单元，体电极13为导电多晶硅，体电极13的底部位于P型掩埋层11的高度范围内，即位于P型掩埋层11的底部与载流子存储层10底部的区域间。同时，利用体电极氧化层12实现对体电极13进行包裹，仅仅使得体电极13的顶端露出。体电极氧化层12可以为二氧化硅。
具体实施时，在平面栅IGBT器件处于正向导通时，可在体电极13上施加的正向电压，可以在体电极氧化层12的底部形成电子积累层，进一步降低器件的导通压降；在平面栅IGBT器件关断的时，可在体电极13上施加一定的反向电压，可以使载流子存储层10与体电极13的接触面形成P型的沟道，通过所述P型沟道来连接P型掩埋层11和P+基区9，为空穴的抽取提供通道，从而进一步降低器件的关断损耗。在IGBT器件正向导通时，可以方便的把体电极13设置成器件的阈值电压Vth，在器件方向关断的时候设置为-Vth，也就是说，体电极13电压变化的范围一般是在0到±15V。
本发明在载流子存储层10的拐角处包裹P型掩埋层11，可以与载流子存储层10形成电荷互补，调节平面栅IGBT器件在正向阻断时的电场分布，提高平面栅IGBT器件的击穿电压；在载流子存储层10的底部包裹P型掩埋层11，可以在器件关断时，通过载流子存储层10与体电极13接触面形成的P型沟道，为空穴的抽取提供通道，从而降低了器件的关断损耗。此外，通过体电极单元能够进一步降低平面栅IGBT器件的正向导通压降以及关断损耗。
Claims (4)
1.一种具备载流子存储的平面栅IGBT器件，包括具备第一导电类型的漂移区以及形成于漂移区正面的平面型元件单元，所述平面型元件单元包括第二导电类型基区以及位于所述第二导电类型基区下方的载流子存储层（10），载流子存储层（10）的导电类型与漂移区的导电类型相一致，且第二导电类型基区以及载流子存储层（10）均位于漂移区内的上部，其特征是：所述平面型元件单元还包括用于对载流子存储层（10）进行包裹的第二导电类型掩埋层，所述第二导电类型掩埋层在漂移区内邻接载流子存储层（10），且第二导电类型掩埋层仅包裹载流子存储层（10）拐角处至所述载流子存储层（10）的底部对应的区域；
在漂移区内的上部还设有体电极单元，所述体电极单元包括从漂移区正面垂直向下延伸的体电极（13），且体电极（13）的底部与第二导电类型掩埋层对应，体电极（13）通过体电极氧化层（12）与第二导电类型基区、载流子存储层（10）、第二导电类型掩埋层以及漂移区绝缘隔离。
2.根据权利要求1所述的具备载流子存储的平面栅IGBT器件，其特征是：所述第二导电类型基区内设有第一导电类型源区，所述第一导电类型源区的上方设有发射极金属层（8）以及栅电极（6），所述发射极金属层（8）与第一导电类型源区以及第二导电类型基区欧姆接触，栅电极（6）通过所述栅电极（6）下方的栅极氧化层（5）与第一导电类型源区、第二导电类型基区、载流子存储层（10）以及漂移区相接触。
3.根据权利要求1所述的具备载流子存储的平面栅IGBT器件，其特征是：所述体电极（13）为导电多晶硅。
4.根据权利要求1所述的具备载流子存储的平面栅IGBT器件，其特征是：在漂移区的背面设有背面结构单元，所述背面结构单元包括第一导电类型电场阻止层、第二导电类型集电区以及集电极金属层（1），所述第一导电类型电场阻止层位于漂移区的背面，第二导电类型集电区位于第一导电类型电场阻止层上，集电极金属层（1）与第二导电类型集电区欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510583542.0A CN105140279B (zh) | 2015-09-14 | 2015-09-14 | 具备载流子存储的平面栅igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510583542.0A CN105140279B (zh) | 2015-09-14 | 2015-09-14 | 具备载流子存储的平面栅igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140279A CN105140279A (zh) | 2015-12-09 |
| CN105140279B true CN105140279B (zh) | 2018-07-31 |
Family
ID=54725567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510583542.0A Active CN105140279B (zh) | 2015-09-14 | 2015-09-14 | 具备载流子存储的平面栅igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140279B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899362B (zh) * | 2018-08-22 | 2024-04-12 | 江苏中科君芯科技有限公司 | 平面栅igbt器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184949A (zh) * | 2011-05-09 | 2011-09-14 | 电子科技大学 | 一种深槽侧氧调制的平面型绝缘栅双极型晶体管 |
| CN102683403A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种沟槽栅电荷存储型igbt |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
| CN102969351A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种平面栅型igbt芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799734B2 (en) * | 2013-06-17 | 2017-10-24 | Hitachi, Ltd. | Semiconductor device and manufacturing method for same, as well as power conversion device |
-
2015
- 2015-09-14 CN CN201510583542.0A patent/CN105140279B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184949A (zh) * | 2011-05-09 | 2011-09-14 | 电子科技大学 | 一种深槽侧氧调制的平面型绝缘栅双极型晶体管 |
| CN102683403A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种沟槽栅电荷存储型igbt |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
| CN102969351A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种平面栅型igbt芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140279A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN102683402B (zh) | 一种平面栅电荷存储型igbt | |
| CN209183552U (zh) | 一种复合栅双极型晶体管器件 | |
| CN108183130A (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN107658340A (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN109449202A (zh) | 一种逆导双极型晶体管 | |
| CN103474463B (zh) | 具有厚底部绝缘物中的感应净电荷区的mosfet | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| CN103325835B (zh) | 一种具有结型场板的soi功率ldmos器件 | |
| CN106252399A (zh) | 一种逆导型igbt | |
| CN105140279B (zh) | 具备载流子存储的平面栅igbt器件 | |
| CN105355656A (zh) | 能降低米勒电容的超结igbt器件 | |
| CN102157550A (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| CN208797006U (zh) | 一种用于半导体功率器件的终端 | |
| CN106601800A (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN109994549B (zh) | 半导体功率器件 | |
| CN104701362A (zh) | 一种沟槽隔离横向绝缘栅双极型晶体管 | |
| CN106486536A (zh) | 一种逆导型绝缘栅双极晶体管及其制作方法 | |
| CN104505403A (zh) | 一种具有介质层固定电荷的soi功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |