CN103560145B - 一种具有界面栅的soi功率器件结构 - Google Patents
一种具有界面栅的soi功率器件结构 Download PDFInfo
- Publication number
- CN103560145B CN103560145B CN201310572042.8A CN201310572042A CN103560145B CN 103560145 B CN103560145 B CN 103560145B CN 201310572042 A CN201310572042 A CN 201310572042A CN 103560145 B CN103560145 B CN 103560145B
- Authority
- CN
- China
- Prior art keywords
- interface
- grid
- power device
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 31
- 239000001301 oxygen Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000005457 optimization Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000008094 contradictory effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种具有界面栅的SOI功率器件结构,涉及一种半导体功率器件，包括衬底P/N型硅层、有源顶层硅和埋氧化层，栅分别由纵向槽型栅以及埋于埋氧层界面的界面栅所构成；本发明在常规的SOI功率器件基础上，将槽型栅延伸至埋氧层表面，当栅极打开时，界面栅为载流子提供额外的积累型沟道，所以可以有效降低器件导通电阻。同时，界面栅对漂移区的辅助耗尽效应，使得优化的器件漂移区掺杂浓度更高，进一步降低导通电阻。
Description
技术领域
本发明涉及一种半导体功率器件，特别涉及一种具有界面栅的SOI功率器件结构。
背景技术
绝缘体上的硅（Semiconductor On Insulator即SOI)是在上世纪80年代发展起来的新型结构的半导体衬底材料，其独特的结构特点克服了诸多常规体硅材料的不足，充分发挥了硅集成电路技术的潜力，被誉为21世纪的硅集成技术，得到了国内外众多专家学者的广泛关注和深入研究。制备与SOI衬底上的功率器件广泛应用于功率集成领域，而击穿电压与导通电阻之间的矛盾是人们长期关注的焦点问题之一。引自体硅中的RESURF（Reduced SURfaceField,降低表面电场）技术是其中最常规的技术之一。图1为常规单RESURF（Single-RESRUF）结构,其中1为P/N衬底，2为衬底电极，3为漏电极，4为源电极，5为场氧，6为漏N+区，7为源N+区，8为源P+区，9为n-漂移区，10为埋氧层，11为P-body区，14为横向多晶硅栅。该结构当漂移区全部耗尽时，漂移区耗尽区电场与衬底耗尽区电场相互抵消，降低了表面电场，使击穿点由PN结表面转移到体内，达到提高击穿电压和降低比导通电阻的效果。相关内容可见参考文献：Y.S.Huang,B.J.Baliga,Extension of resurf Principle todielectrically isolated power devices,Proceeding of IEEE ISPSD’91,1991,pp.27-30。在此基础上，双RESURF（Double-RESURF）结构也被用于SOI衬底的功率器件当中，见图2，15为P-top层。与单RESURF相比较可以看出，双RESURF是在漂移区表面加一个P-top层，该P-top层辅助耗尽N-漂移区，在满足RESURF条件时使得N-漂移区掺杂浓度进一步提高，从而获得更小的导通电阻。相关内容可见参考文献：R.P.Zingg,I.Weijland,H.V.Zwol,etal,850VDMOS-switch in silicon-on insulator with specific Ron 13Ω-mm2,IEEEInternational SOI Conference,2000,pp.62-63。2011年，罗小蓉等又将体硅当中的槽型栅及槽型场氧引入到SOI功率器件当中提出具有双槽型结构的具有极低导通电阻的SOI功率器件，如图3，其中12为槽型多晶硅栅，16为槽型场氧。该结构横向耐压完全用氧化层来承担，因为可以大大缩小器件的横向尺寸，纵向上也利用了介质层电场增强技术，因而在较高耐压的情况下获得超级的导通电阻。详见文献Xiaorong Luo，Jie Fan，Yuangang Wang，Tianfei Lei，Ming Qiao，Bo Zhang，and Florin Udrea，“Ultralow specific on-resistancehigh-voltage SOI lateral MOSFET,”IEEE Electron Device Lett.,2011，32(2),pp.185-187。目前，如何继续缓解功率器件击穿电压与导通电阻之间的矛盾关系仍然是SOI功率器件领域内的研究热点。
发明内容
有鉴于此，本发明所要解决的技术问题是提供一种具有界面栅的SOI功率器件结构，解决了功率器件击穿电压与导通电阻之间的矛盾关系。
本发明的目的是这样实现的：
本发明提供的一种具有界面栅的SOI功率器件结构，从下向上依次设置有衬底P/N型硅层、埋氧层、n-漂移区和有源顶层硅，还包括槽型多晶硅栅，所述槽型多晶硅栅设置于n-漂移区和有源顶层硅一侧，所述槽型多晶硅栅一端与有源顶层硅平齐，另一端设置于埋氧层内。
进一步，所述位于埋氧层内的槽型多晶硅栅沿埋氧层与衬底P/N型硅层交界面延伸形成界面多晶硅栅；所述界面多晶硅栅与有源顶层硅之间间隔设置有栅氧化层，与衬底P/N型硅层间隔设置有氧化层。
进一步，所述有源顶层硅还设置有N+漏区、N+源区、P+源区和P-body区，所述N+源区与P+源区相互接触且位于P-body区内，所述N+源区与P+源区上方设置有源电极，所述N+漏区上方设置有漏电极。
进一步，所述衬底P/N型硅层上设置有衬底电极。
进一步，所述有源顶层硅为Si、SiC、GaN半导体材料中的一种或多种。
进一步，所述埋氧层为SiO2和/或Si3N4介质。
进一步，所述埋氧层还设置有半导体窗口。
进一步，所述槽型多晶硅栅内侧表面通过栅氧化层与源N+区和P-body区接触。
本发明的优点在于：本发明采用在常规的槽型多晶硅栅SOI功率器件基础上，将该多晶硅山延伸至埋氧层界面形成界面栅，使得器件开态时，该界面栅为载流子提供一个额外的积累型沟道，并且该界面栅的辅助耗尽效应可以使得漂移区掺杂浓度更高，因此可在不损害器件击穿特性的基础上有效降低器件导通电阻，缓解击穿电压与导通电阻之间的矛盾关系。较常规槽型多晶硅山结构为载流子提供一个额外的增强型沟道，并能提高了漂移区掺杂浓度，从而有效降低器件在开态时候的导通电阻。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为SOI单RESURF器件结构示意图；
图2为SOI双RESURF器件结构示意图；
图3为具有双槽结构的SOI功率器件结构示意图；
图4为本发明提出的一种具有界面栅的SOI功率器件结构。
图中，1、P/N衬底；2、衬底电极；3、漏电极；4、源电极；5、场氧；6、漏N+区；7、源N+区；8、源P+区；9、n-漂移区；10、埋氧层；11、P-body区；12、槽型多晶硅栅；13、界面多晶硅栅；14、横向多晶硅栅；15、P-top层；16、槽型场氧。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
图1为SOI单RESURF器件结构示意图，图2为SOI双RESURF器件结构示意图，图3为具有双槽结构的SOI功率器件结构示意图，如图所示：本发明提供的一种具有界面栅的SOI功率器件结构，从下向上依次设置有衬底P/N型硅层、埋氧层、n-漂移区和有源顶层硅，还包括槽型多晶硅栅，所述槽型多晶硅栅设置于n-漂移区和有源顶层硅一侧，所述槽型多晶硅栅一端与有源顶层硅平齐，另一端设置于埋氧层内。
所述位于埋氧层内的槽型多晶硅栅沿埋氧层与衬底P/N型硅层交界面延伸形成界面多晶硅栅；所述界面多晶硅栅与有源顶层硅之间间隔设置有栅氧化层，与衬底P/N型硅层间隔设置有氧化层。
所述界面多晶硅栅长度可根据需要调整。
所述有源顶层硅还设置有N+漏区、N+源区、P+源区和P-body区，所述N+源区与P+源区相互接触且位于P-body区内，所述N+源区与P+源区上方设置有源电极，所述N+漏区上方设置有漏电极。
所述衬底P/N型硅层上设置有衬底电极。
所述有源顶层硅为Si、SiC、GaN半导体材料中的一种或多种。
所述埋氧层为SiO2和/或Si3N4介质。
所述埋氧层还设置有半导体窗口。
所述槽型多晶硅栅内侧表面通过栅氧化层与源N+区和P-body区接触。
所述源N+区7与为源P+区8接触并位于P-body区11内，且上方共同接触与源电极4，所述漏N+区上方接触与漏电极3，所述槽型多晶硅栅12内侧表面通过栅氧化层与源N+区7及P-body区11接触，并直至埋氧层10，并延伸至埋氧层10内部，形成界面多晶硅栅13。本发明所提出的结构还可应用于部分SOI衬底即埋氧层开有半导体窗口的衬底上。所述有源半导体层为Si、SiC、GaN半导体材料中的一种或多种。所述介质埋层可为SiO2和/或Si3N4介质。
下面以图4为例详细说明器件结构的工作机理：
当其漏电极3端外加一个高电压Vd，而源电极4及衬底电极2接地，槽型多晶硅栅12及界面多晶硅栅13加合适正电压，沟道打开，即位于P-body区11与栅氧化层接触位置出现电子反型层，N-漂移区9与槽型多晶硅栅12及界面多晶硅栅13接触的界面出现电子积累层，从而电子沟道形成，形成从漏极到源极的通路。与常规的槽型多晶硅栅结构相比，本发明所提出的界面多晶硅栅13提供了一个额外的电子积累沟道，从而可以降低导通电阻。同时界面多晶硅栅13的辅助耗尽效应可以使得漂移区掺杂浓度得以提高，这将进一步降低导通电阻。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种具有界面栅的SOI功率器件结构，从下向上依次设置有衬底P/N型硅层、埋氧层、n-漂移区和有源顶层硅，其特征在于：还包括槽型多晶硅栅，所述槽型多晶硅栅设置于n-漂移区和有源顶层硅一侧，所述槽型多晶硅栅一端与有源顶层硅平齐，另一端设置于埋氧层内；所述位于埋氧层内的槽型多晶硅栅沿埋氧层与衬底P/N型硅层交界面延伸形成界面多晶硅栅；所述界面多晶硅栅与有源顶层硅之间间隔设置有栅氧化层，与衬底P/N型硅层间隔设置有氧化层。
2.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述有源顶层硅还设置有N+漏区、N+源区、P+源区和P-body区，所述N+源区与P+源区相互接触且位于P-body区内，所述N+源区与P+源区上方设置有源电极，所述N+漏区上方设置有漏电极。
3.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述衬底P/N型硅层上设置有衬底电极。
4.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述有源顶层硅为Si、SiC、GaN半导体材料中的一种或多种。
5.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述埋氧层为SiO2和/或Si3N4介质。
6.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述埋氧层还设置有半导体窗口。
7.根据权利要求1所述的具有界面栅的SOI功率器件结构，其特征在于：所述槽型多晶硅栅内侧表面通过栅氧化层与源N+区和P-body区接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310572042.8A CN103560145B (zh) | 2013-11-16 | 2013-11-16 | 一种具有界面栅的soi功率器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310572042.8A CN103560145B (zh) | 2013-11-16 | 2013-11-16 | 一种具有界面栅的soi功率器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103560145A CN103560145A (zh) | 2014-02-05 |
| CN103560145B true CN103560145B (zh) | 2016-08-17 |
Family
ID=50014353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310572042.8A Active CN103560145B (zh) | 2013-11-16 | 2013-11-16 | 一种具有界面栅的soi功率器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103560145B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105932062B (zh) * | 2016-05-19 | 2019-04-02 | 杭州电子科技大学 | 一种具有埋氧场板的soi ldmos器件 |
| CN107978632B (zh) * | 2017-11-30 | 2020-06-16 | 电子科技大学 | 多沟道的横向高压器件 |
| CN112420846B (zh) * | 2020-12-04 | 2023-03-14 | 重庆邮电大学 | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 |
| CN113097310B (zh) * | 2021-04-02 | 2023-03-24 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN116053302B (zh) * | 2023-03-07 | 2023-07-04 | 南京邮电大学 | 基于双soi结构的背栅辅助resurf系统及双soi结构的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201374335Y (zh) * | 2009-03-26 | 2009-12-30 | 杭州电子科技大学 | 集成纵向沟道soi ldmos器件单元 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4334395B2 (ja) * | 2004-03-31 | 2009-09-30 | 株式会社東芝 | 半導体装置 |
-
2013
- 2013-11-16 CN CN201310572042.8A patent/CN103560145B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201374335Y (zh) * | 2009-03-26 | 2009-12-30 | 杭州电子科技大学 | 集成纵向沟道soi ldmos器件单元 |
Non-Patent Citations (2)
| Title |
|---|
| SOI横向高压器件纵向耐压理论与新结构;胡盛东;《中国博士学位论文全文数据库信息科技辑》;20101215(第12期);第I135-41页 * |
| 一种新型D-RESURF埋栅SOI LDMOS;廖红;《微电子学》;20081220;第38卷(第6期);第869-872页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103560145A (zh) | 2014-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105103297B (zh) | 具有栅极氧化物层处减小电场的半导体器件 | |
| CN102779852B (zh) | 一种具有复合栅介质结构的SiC VDMOS器件 | |
| CN103904124B (zh) | 具有u型延伸栅的soi槽型ldmos器件 | |
| CN103560145B (zh) | 一种具有界面栅的soi功率器件结构 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| CN103915506B (zh) | 一种具有纵向npn结构的双栅ldmos器件 | |
| CN103928522B (zh) | 一种槽型积累层mosfet器件 | |
| CN104952917B (zh) | 一种碳化硅vdmos器件 | |
| JP7358330B2 (ja) | ダイヤモンドｍｉｓトランジスタ | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN104009089B (zh) | 一种psoi横向双扩散金属氧化物半导体场效应管 | |
| CN105304693B (zh) | 一种ldmos器件的制造方法 | |
| CN109346524A (zh) | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 | |
| CN108550621A (zh) | 一种具有变k介质槽的超结碳化硅vdmos器件 | |
| CN108258050A (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN102790090A (zh) | 一种基于高k材料的ldmos器件 | |
| KR101685572B1 (ko) | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법 | |
| CN104518008B (zh) | 一种结型场效应管 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN114725206B (zh) | 一种基于低介电常数介质的SiCVDMOSFET器件 | |
| CN202772140U (zh) | 一种基于高k材料的ldmos器件 | |
| CN104659102A (zh) | 一种具有部分复合埋层的soi耐压结构 | |
| CN105047702B (zh) | 一种ldmos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: 225800 embroidery embroidery Industrial Park, Jinxiu Road, Lu duo Town, Baoying, Yangzhou, Jiangsu Patentee after: BAOYING Shunyang embroidery factory Address before: 400044 Shapingba District Sha Street, No. 174, Chongqing Patentee before: Chongqing University |