CN102157561A - 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 - Google Patents
一种具有p埋层的纵向沟道SOI nLDMOS器件单元 Download PDFInfo
- Publication number
- CN102157561A CN102157561A CN 201110056314 CN201110056314A CN102157561A CN 102157561 A CN102157561 A CN 102157561A CN 201110056314 CN201110056314 CN 201110056314 CN 201110056314 A CN201110056314 A CN 201110056314A CN 102157561 A CN102157561 A CN 102157561A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- buried
- gate oxide
- longitudinal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000012212 insulator Substances 0.000 title description 2
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 230000003139 buffering effect Effects 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 230000005855 radiation Effects 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 2
- 229910052760 oxygen Inorganic materials 0.000 abstract 2
- 239000001301 oxygen Substances 0.000 abstract 2
- 210000004027 cell Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000002421 cell wall Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本发明在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。
Description
技术领域
本发明属于半导体技术领域，涉及一种具有p型埋层（BPL）的纵向沟道SOI（绝缘层上半导体）nLDMOS（n沟道横向双扩散金属-氧化物-半导体场效应晶体管）器件新结构。
背景技术
SOI LDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信、物联网等领域具有广泛应用。传统集成纵向沟道SOI nLDMOS是在SOI衬底的n-型顶层半导体上形成场氧化层；在近源极侧刻蚀成一个深槽并在槽壁上生长一纵向薄栅氧化层，然后在槽中覆盖n型重掺杂的低阻多晶硅栅极，并引出栅极金属引线；在临近纵向栅氧化层的顶层半导体上表面采用p-、n+两次离子注入形成纵向短沟道nMOSFET，附加p+离子注入掺杂实现p阱(p-well)欧姆接触，由n+、p+区引出源极金属引线；在近漏极端通过离子注入形成n型缓冲区，在该n型缓冲区刻槽进行n+离子注入形成漏极区并利用欧姆接触引出金属漏极；在p阱区下面自p阱边缘、纵向氧化层与顶层半导体界面开始到缓冲区与漏极区的边界止，位于隐埋氧化层与场氧化层之间的顶层半导体区域均为漂移区。该集成纵向沟道(VC) SOI nLDMOS器件中由于存在厚隐埋氧化层，衬底几乎不参与耐压；当器件工作中遇到电压尖峰时，器件容易被优先横向击穿，严重影响了器件耐压性能的改善，同时较厚的隐埋氧化层将带来严重的自加热效应，影响器件的散热和电学特性的热稳定性，不利于提高器件和系统的可靠性与稳定性。
发明内容
本发明的目的在于针对现有技术的不足，提供一种具有p埋层的纵向沟道SOI nLDMOS器件单元，通过引入纵向的反向偏置pn结承受器件绝大部分纵向耐压，从而大大拓展提高器件横向耐压性能的空间，打破限制器件横向耐压改善的纵向耐压低的瓶颈。
本发明包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区、栅氧化层，隐埋氧化层覆盖在p型半导体衬底上，p埋层区覆盖在隐埋氧化层上，n型轻掺杂漂移区和栅氧化层并排设置在p埋层区上，n型轻掺杂漂移区与栅氧化层相接，n型重掺杂多晶硅栅紧邻栅氧化层设置，n型重掺杂多晶硅栅的一侧与栅氧化层相接。
在n型轻掺杂漂移区顶部的两侧分别嵌入p型阱区和n型缓冲区，其中p型阱区为p型较重掺杂半导体区，n型缓冲区为n型较重掺杂半导体区，p型阱区的一侧与栅氧化层相接；p型阱区的顶部嵌入n型源区和p型欧姆接触区，n型源区的一侧与p型欧姆接触区相接，n型源区的另一侧与栅氧化层相接，p型欧姆接触区设置在n型源区与n型缓冲区之间；n型缓冲区的顶部嵌入n型漏区，p型欧姆接触区与n型漏区之间顺序间隔有p型阱区、n型轻掺杂漂移区和n型缓冲区；所述的p型欧姆接触区为p型重掺杂形成，n型源区和n型漏区为n型重掺杂形成。
栅氧化层的顶部设置有第一场氧化层，第一场氧化层覆盖了相邻的栅氧化层的顶部、n型重掺杂多晶硅栅的顶部，以及n型源区顶部的一部分；n型轻掺杂漂移区的顶部设置有第二场氧化层，第二场氧化层覆盖了相邻的p型欧姆接触区顶部的一部分、p型阱区的顶部、n型轻掺杂漂移区的顶部、n型缓冲区的顶部、以及n型漏区顶部的一部分。
金属栅极紧邻n型重掺杂多晶硅栅设置，并与n型重掺杂多晶硅栅的另一侧、以及栅氧化层和第一场氧化层相接。
n型源区的顶部设置有金属源极，金属源极覆盖了相邻的第一场氧化层顶部的一部分、n型源区顶部的一部分、p型欧姆接触区顶部的一部分、以及第二场氧化层顶部的一部分；n型漏区的顶部设置有金属漏极，金属漏极覆盖了相邻的n型漏区顶部的一部分以及第二场氧化层顶部的一部分。
本发明在集成纵向沟道SOI nLDMOS器件结构的n型轻掺杂漂移区与隐埋氧化层间引入p型埋层区，当器件处于正向阻断态，在器件漏极与源极之间存在高电压时，n型轻掺杂漂移区与p型埋层区间的反向偏置pn结形成的耗尽层能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，同时使用薄隐埋氧化层能够明显减弱器件的自加热效应，提高器件的散热性能，有利于改善器件热稳定性、耐高温特性，提高器件和系统的可靠性。
附图说明
图1为本发明的结构示意图；
图2为图1的俯视图；
图3为图1的A-A截面示意图；
图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示，一种具有p埋层的纵向沟道SOI nLDMOS器件单元，包括p型半导体衬底1、隐埋氧化层2、p埋层区3、n型轻掺杂漂移区4、栅氧化层5，隐埋氧化层2覆盖在p型半导体衬底1上，p埋层区3覆盖在隐埋氧化层2上，n型轻掺杂漂移区4和栅氧化层5并排设置在p埋层区3上，n型轻掺杂漂移区4与栅氧化层5相接，n型重掺杂多晶硅栅6紧邻栅氧化层5设置，n型重掺杂多晶硅栅6的一侧与栅氧化层5相接。
在n型轻掺杂漂移区4顶部的两侧分别嵌入p型阱区12和n型缓冲区15，其中p型阱区12为p型较重掺杂半导体区，n型缓冲区15为n型较重掺杂半导体区，p型阱区12的一侧与栅氧化层5相接；p型阱区12的顶部嵌入n型源区10和p型欧姆接触区11，n型源区10的一侧与p型欧姆接触区11相接，n型源区10的另一侧与栅氧化层5相接，p型欧姆接触区11设置在n型源区10与n型缓冲区15之间；n型缓冲区15的顶部嵌入n型漏区14，p型欧姆接触区11与n型漏区14之间顺序间隔有p型阱区12、n型轻掺杂漂移区4和n型缓冲区15；所述的p型欧姆接触区11为p型重掺杂形成，n型源区10和n型漏区14为n型重掺杂形成。
栅氧化层5的顶部设置有第一场氧化层8-1，第一场氧化层8-1覆盖了相邻的栅氧化层5的顶部、n型重掺杂多晶硅栅6的顶部，以及n型源区10顶部的一部分；n型轻掺杂漂移区4的顶部设置有第二场氧化层8-2，第二场氧化层8-2覆盖了相邻的p型欧姆接触区11顶部的一部分、p型阱区12的顶部、n型轻掺杂漂移区4的顶部、n型缓冲区15的顶部、以及n型漏区14顶部的一部分。
金属栅极7紧邻n型重掺杂多晶硅栅6设置，并与n型重掺杂多晶硅栅6的另一侧、以及栅氧化层5和第一场氧化层8-1相接。
n型源区10的顶部设置有金属源极9，金属源极9覆盖了相邻的第一场氧化层8-1顶部的一部分、n型源区10顶部的一部分、p型欧姆接触区11顶部的一部分、以及第二场氧化层8-2顶部的一部分；n型漏区14的顶部设置有金属漏极13，金属漏极13覆盖了相邻的n型漏区14顶部的一部分以及第二场氧化层8-2顶部的一部分。
Claims (1)
1.一种具有p埋层的纵向沟道SOI nLDMOS器件单元，包括p型半导体衬底(1)、隐埋氧化层(2)、p埋层区(3)、n型轻掺杂漂移区(4)、栅氧化层(5)，其特征在于：
隐埋氧化层(2)覆盖在p型半导体衬底(1)上，p埋层区(3)覆盖在隐埋氧化层(2)上，n型轻掺杂漂移区(4)和栅氧化层(5)并排设置在p埋层区(3)上，n型轻掺杂漂移区(4)与栅氧化层(5)相接，n型重掺杂多晶硅栅(6)紧邻栅氧化层(5)设置，n型重掺杂多晶硅栅(6)的一侧与栅氧化层(5)相接；
在n型轻掺杂漂移区(4)顶部的两侧分别嵌入p型阱区(12)和n型缓冲区(15)，其中p型阱区(12)为p型较重掺杂半导体区，n型缓冲区(15)为n型较重掺杂半导体区，p型阱区(12)的一侧与栅氧化层(5)相接；p型阱区(12)的顶部嵌入n型源区(10)和p型欧姆接触区(11)，n型源区(10)的一侧与p型欧姆接触区(11)相接，n型源区(10)的另一侧与栅氧化层(5)相接，p型欧姆接触区(11)设置在n型源区(10)与n型缓冲区(15)之间；n型缓冲区(15)的顶部嵌入n型漏区(14)，p型欧姆接触区(11)与n型漏区(14)之间顺序间隔有p型阱区(12)、n型轻掺杂漂移区(4)和n型缓冲区(15)；所述的p型欧姆接触区(11)为p型重掺杂形成，n型源区(10)和n型漏区(14)为n型重掺杂形成；
栅氧化层(5)的顶部设置有第一场氧化层(8-1)，第一场氧化层(8-1)覆盖了相邻的栅氧化层(5)的顶部、n型重掺杂多晶硅栅(6)的顶部，以及n型源区(10)顶部的一部分；n型轻掺杂漂移区(4)的顶部设置有第二场氧化层(8-2)，第二场氧化层(8-2)覆盖了相邻的p型欧姆接触区(11)顶部的一部分、p型阱区(12)的顶部、n型轻掺杂漂移区(4)的顶部、n型缓冲区(15)的顶部、以及n型漏区(14)顶部的一部分；
金属栅极(7)紧邻n型重掺杂多晶硅栅(6)设置，并与n型重掺杂多晶硅栅(6)的另一侧、以及栅氧化层(5)和第一场氧化层(8-1)相接；n型源区(10)的顶部设置有金属源极(9)，金属源极(9)覆盖了相邻的第一场氧化层(8-1)顶部的一部分、n型源区(10)顶部的一部分、p型欧姆接触区(11)顶部的一部分、以及第二场氧化层(8-2)顶部的一部分；n型漏区(14)的顶部设置有金属漏极(13)，金属漏极(13)覆盖了相邻的n型漏区(14)顶部的一部分以及第二场氧化层(8-2)顶部的一部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110056314XA CN102157561B (zh) | 2011-03-10 | 2011-03-10 | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110056314XA CN102157561B (zh) | 2011-03-10 | 2011-03-10 | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157561A true CN102157561A (zh) | 2011-08-17 |
| CN102157561B CN102157561B (zh) | 2012-05-23 |
Family
ID=44438893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110056314XA Expired - Fee Related CN102157561B (zh) | 2011-03-10 | 2011-03-10 | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157561B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109004020A (zh) * | 2018-07-26 | 2018-12-14 | 上海汇瑞半导体科技有限公司 | 对称高压的半导体功率器件结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201374335Y (zh) * | 2009-03-26 | 2009-12-30 | 杭州电子科技大学 | 集成纵向沟道soi ldmos器件单元 |
| CN202018967U (zh) * | 2011-03-10 | 2011-10-26 | 杭州电子科技大学 | 具有p埋层的纵向沟道SOI nLDMOS器件单元 |
-
2011
- 2011-03-10 CN CN201110056314XA patent/CN102157561B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201374335Y (zh) * | 2009-03-26 | 2009-12-30 | 杭州电子科技大学 | 集成纵向沟道soi ldmos器件单元 |
| CN202018967U (zh) * | 2011-03-10 | 2011-10-26 | 杭州电子科技大学 | 具有p埋层的纵向沟道SOI nLDMOS器件单元 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109004020A (zh) * | 2018-07-26 | 2018-12-14 | 上海汇瑞半导体科技有限公司 | 对称高压的半导体功率器件结构 |
| CN109004020B (zh) * | 2018-07-26 | 2021-10-26 | 上海汇瑞半导体科技有限公司 | 对称高压的半导体功率器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102157561B (zh) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN107731897A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| US11211485B2 (en) | Trench power transistor | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN108292677A (zh) | 一种具有体内场板的折叠型终端 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| TW201541639A (zh) | 半導體裝置 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| CN109755311B (zh) | 一种沟槽型功率晶体管 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN105576025A (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN210092093U (zh) | 一种屏蔽栅功率mos的器件 | |
| CN102157561B (zh) | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 | |
| CN202018967U (zh) | 具有p埋层的纵向沟道SOI nLDMOS器件单元 | |
| CN102176469A (zh) | 一种具有p埋层的SOI nLDMOS器件单元 | |
| CN103426760B (zh) | P型ldmos表面沟道器件的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: HAIAN SERVICE CENTER FOR TRANSFORMATION OF SCIENTI Free format text: FORMER OWNER: HANGZHOU ELECTRONIC SCIENCE AND TECHNOLOGY UNIV Effective date: 20140623 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 310018 HANGZHOU, ZHEJIANG PROVINCE TO: 226600 NANTONG, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140623 Address after: 226600 No. 106 middle Yangtze Road, Haian County, Nantong, Jiangsu Patentee after: SERVICE CENTER OF COMMERCIALIZATION OF RESEARCH FINDINGS, HAIAN COUNTY Address before: Hangzhou City, Zhejiang province 310018 Xiasha Higher Education Park No. 2 street Patentee before: HANGZHOU DIANZI University |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |