CN109004020A - 对称高压的半导体功率器件结构 - Google Patents
对称高压的半导体功率器件结构 Download PDFInfo
- Publication number
- CN109004020A CN109004020A CN201810835142.8A CN201810835142A CN109004020A CN 109004020 A CN109004020 A CN 109004020A CN 201810835142 A CN201810835142 A CN 201810835142A CN 109004020 A CN109004020 A CN 109004020A
- Authority
- CN
- China
- Prior art keywords
- type
- lightly doped
- power device
- semiconductor power
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims description 22
- 210000000746 body region Anatomy 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种对称高压的半导体功率器件结构，其主要包括栅极、位于栅极下方的沟道、以及位于栅极下方两侧呈对称结构的源极区和漏极区。本发明的对称高压的半导体功率器件结构可以有效缩短沟道长度，减小对称高压的半导体功率器件结构的面积，提高集成电路的集成度，从而降低了集成电路的生产成本,提升对称高压的半导体功率器件结构的性能。
Description
技术领域
本发明属于半导体器件设计制造领域，特别是涉及一种对称高压的半导体功率器件结构。
背景技术
横向高压MOS(金属氧化物半导体场效应晶体管)器件耐压高，易于集成，普遍应用于高压集成电路和功率集成电路。目前常用的有DEMOS(漏极延伸金属氧化物半导体场效应晶体管)和LDMOS(横向双扩散金属氧化物半导体场效应晶体管)两种结构。
在需要源端和漏端都要耐高压的应用，目前常用方法是将两个高压的MOS管串联起来，但极大的增加了成本。
也有使用对称结构的高压DDDMOS(双扩散漏金属氧化物半导体场效应晶体管)，DDDMOS可以看成DEMOS的一种变化，即在源端也使用漏极延伸的技术，从而达到源端和漏端均可耐高压的目的，以DDDNMOS(双扩散漏N型金属氧化物半导体场效应晶体管)为例，
图1显示为现有的一种DDDMOS(双扩散漏金属氧化物半导体场效应晶体管)的结构示意图，其通常包含衬底P-SUB，栅极GATE，N型漂移区N-Drift以及N+源漏极。但由于mask(光刻板)对位精度和光刻精度等限制，DDDMOS结构的沟道长度L较大，且源端和漏端都需要轻参杂漂移区，将占用较大的芯片面积，故对称结构的高压MOS单位面积的Ron都较大。
图2显示为现有的一种LDMOS(横向双扩散金属氧化物半导体场效应晶体管)的结构示意图，其通常包含衬底SUB，栅极GATE，N型漂移区N-Drift，P型体区P-body，N+源漏极以及P+接触区。LDMOS的横向双扩散技术沟长L与光刻精度无关能精准的控制沟道长度L，能获得较小的沟道长度L，故可以做到较小的单位面积Ron(开关电阻)。但由于普通的LDMOS的双扩散结构，在源端和沟道间没有耐高压所需的轻参杂漂移区，所以源端和沟道之间不能耐高压，所以LDMOS只有漏端能耐高压，不能用在需要源端和漏端都要耐高压的场合。
图3显示为现有的一种IGBT(绝缘栅双极型晶体管)的结构示意图，其通常包括衬底SUB，栅极GATE，N型漂移区N-Drift，P型体区P-body，P+集电极、N+发射极以及P+接触区。这种IGBT器件只有集电极可以耐受高压，且当集电极为低电压，发射极为高电压时，并不能形成一个开关器件，也就是说，IGBT不能反过来使用。
基于以上所述，提供一种可以有效解决对称高压MOS器件沟道长度较长及对称高压MOS器件面积较大等问题的半导体功率器件结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种对称高压的半导体功率器件结构，改善现有技术中的对称高压MOS器件沟道长度较长、对称高压MOS器件面积较大的问题，从而达到提高对称高压MOS器件性能，降低集成电路的生产成本的目的。
为实现上述目的及其他相关目的，本发明提供一种对称高压的半导体功率器件结构，所述半导体功率器件结构包括：衬底；N型轻掺杂漂移区，形成于所述衬底上；第一P型轻掺杂体区及第二P型轻掺杂体区，间隔形成于所述N型轻掺杂漂移区中；栅极，横跨于所述第一P型轻掺杂体区及所述第二P型轻掺杂体区之间，所述第一P型轻掺杂体区被所述栅极部分覆盖以形成第一沟道，所述第二P型轻掺杂体区被所述栅极部分覆盖以形成第二沟道；第一N型重掺杂极区及第二N型重掺杂极区，分别形成于所述栅极两侧的所述第一P型轻掺杂体区及所述第二P型轻掺杂体区中；第一P型重掺杂接触区及第二P型重掺杂接触区，分别形成于所述第一P型轻掺杂体区及第二P型轻掺杂体区中，并分别与所述第一N型重掺杂极区及第二N型重掺杂极区相接。
优选地，所述第一N型重掺杂极区及所述第一沟道与所述第二N型重掺杂极区及所述第二沟道呈对称设置。
优选地，所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一肖特基二极管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二肖特基二极管。
优选地，所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一开关MOS管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二开关MOS管。
优选地，所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一肖特基二极管及第一开关MOS管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二肖特基二极管及第二开关MOS管。
优选地，所述衬底及所述N型漂移区之间还设置有N型埋层。
优选地，所述衬底及所述N型轻掺杂漂移区的浓度及厚度基于RESURF降低表面电场方式配置。
优选地，所述栅极包括分离设置的第一子栅极及第二子栅极，所述第一子栅极横跨于所述第一沟道及部分所述N型轻掺杂漂移区上，所述第二子栅极横跨于所述第二沟道及部分所述N型漂移区上。
优选地，所述第一子栅极及第二子栅极在所述N型轻掺杂漂移区上使用场板结构。
优选地，所述对称高压的半导体功率器件结构的终端设置有其它高压终端结构。
优选地，所述对称高压的半导体功率器件结构与外部电路之间设置有深P阱或P型埋层，以隔离所述对称高压的半导体功率器件结构与外部电路。
优选地，所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间还设置有第一N型重掺杂缓冲层，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间还设置有第二N型重掺杂缓冲层。
优选地，所述N型轻掺杂漂移区从器件背面引出，并通过肖特基二极管或开关MOS管接到第一P型轻掺杂体区和第二P型轻掺杂体区。
如上所述，本发明的对称高压的半导体功率器件结构，具有以下有益效果：
本发明提供了一种对称高压的半导体功率器件结构，其主要包括栅极、位于栅极下方的沟道、以及位于栅极下方两侧呈对称结构的源极区和漏极区。本发明的对称高压的半导体功率器件结构可以有效缩短沟道长度，减小对称高压的半导体功率器件结构的面积，提高集成电路的集成度，从而降低了集成电路的生产成本,提升对称高压的半导体功率器件结构的性能。
附图说明
图1显示为现有技术中的一种DDDMOS(双扩散漏金属氧化物半导体场效应晶体管)的结构示意图。
图2显示为现有技术中的一种LDMOS(横向双扩散金属氧化物半导体场效应晶体管)的结构示意图。
图3显示为现有技术中的一种IGBT(绝缘栅双极型晶体管)的结构示意图。
图4显示为本发明实施例1中的对称高压的半导体功率器件结构的结构示意图。
图5显示为本发明实施例1中的对称高压的半导体功率器件结构的等效电路示意图。
图6显示为本发明实施例2中的对称高压的半导体功率器件结构的结构示意图。
图7显示为本发明实施例3中的对称高压的半导体功率器件结构的结构示意图。
图8显示为本发明实施例5中的对称高压的半导体功率器件结构的结构示意图。
图9显示为本发明实施例6中的对称高压的半导体功率器件结构的结构示意图。
图10显示为本发明实施例7中的对称高压的半导体功率器件结构的结构示意图。
元件标号说明
101 栅极
102 第一沟道
103 第二沟道
104 源极区
105 漏极区
106 N型轻掺杂漂移区
107 第一P型轻掺杂体区
108 第二P型轻掺杂体区
109 第一P型重掺杂接触区
110 第二P型重掺杂接触区
111 衬底
112 第一肖特基二极管
113 第二肖特基二极管
114 第一开关MOS管
115 第二开关MOS管
116 N型埋层
117 第一子栅极
118 第二子栅极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图4所示，本实施例提供一种对称高压的半导体功率器件结构，所述半导体功率器件结构包括：衬底111、N型轻掺杂漂移区106、第一P型轻掺杂体区107、第二P型轻掺杂体区108、栅极101、第一N型重掺杂极区104、第二N型重掺杂极区105、第一P型重掺杂接触区109及第二P型重掺杂接触区110。
所述衬底111的可以为硅衬底、锗衬底、锗硅衬底、Ⅲ-Ⅴ族衬底等。
所述N型轻掺杂漂移区106形成于所述衬底111上，其可以通过外延工艺形成，也可以通过离子注入工艺、扩散工艺等形成于所述衬底111中。
所述第一P型轻掺杂体区107及第二P型轻掺杂体区108间隔形成于所述N型轻掺杂漂移区106中。
所述栅极101横跨于所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108之间，所述第一P型轻掺杂体区107被所述栅极101部分覆盖以形成第一沟道102，所述第二P型轻掺杂体区108被所述栅极101部分覆盖以形成第二沟道103。
所述第一N型重掺杂极区及第二N型重掺杂极区分别形成于所述栅极101两侧的所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108中。
具体地，首先在所述衬底111上形成N型轻掺杂漂移区106，然后于所述N型轻掺杂漂移区106表面依次形成栅氧化层以及多晶硅层，然后通过光刻工艺及刻蚀工艺形成所述栅极101。然后，以所述栅极101为掩膜进行离子注入，在所述栅极101两侧形成所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108，所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108通过扩散向所述栅极101内横向扩散一段距离，从而形成所述第一沟道102及所述第二沟道103，且所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108由位于其之间的所述N型轻掺杂漂移区106间隔；接着，以所述栅极101为掩膜进行离子注入，以于所述第一P型轻掺杂体区107及所述第二P型轻掺杂体区108中形成所述第一N型重掺杂极区及第二N型重掺杂极区。
所述第一N型重掺杂极区及所述第一沟道102与所述第二N型重掺杂极区及所述第二沟道103呈对称设置。本发明的第一N型重掺杂极区和第一沟道102采用横向双扩散结构，对称的第二N型重掺杂极区和第二沟道103同样采用横向双扩散结构。因此，在实际的电路应用中，所述第一N型重掺杂极区及所述第二N型重掺杂极区的连接方式可以互换，而达到相同的开关功能和电流曲线。
为了便于说明，在本实施例中，将所述第一N型重掺杂极区定义为源极区104，所述第二N型重掺杂极区定义为漏极区105。
所述第一P型重掺杂接触区109及第二P型重掺杂接触区110分别形成于所述第一P型轻掺杂体区107及第二P型轻掺杂体区108中，并分别与所述第一N型重掺杂极区及第二N型重掺杂极区相接。具体地，可以先制作掩膜然后进行离子注入的方式，于所述第一P型轻掺杂体区107及第二P型轻掺杂体区108中形成所述第一P型重掺杂接触区109及第二P型重掺杂接触区110，所述第一P型重掺杂接触区109及第二P型重掺杂接触区110分别与所述第一N型重掺杂极区及第二N型重掺杂极区相接。图4显示的所述第一P型重掺杂接触区109及第二P型重掺杂接触区110的位置仅为示意，所述P型重掺杂接触区与所述N型重掺杂极区的排布方式可以并非如图4所示的横向并排排布，而是在垂直纸面的方向上交替排布。
本实施例的对称高压的半导体功率器件结构的等效电路如图5所示，当在栅极101和源极区104加电压高于阈值电压Vt，漏极区105和源极区104加正电压时,所述高压的半导体功率器件开启。
当栅极101电压较低时，其所包含的NMOS管MN2(由漏极区105、栅极101、第二沟道103、N型轻掺杂漂移区106所组成)处于关断状态或恒流区时，由于大部分电流并不通过MN2沟道，主要的电流通路为第二P型重掺杂接触区110、第二P型轻掺杂体区108的寄生电阻R1以及PNP晶体管QP2(由第二P型轻掺杂体区108、N型轻掺杂漂移区106以及第一P型轻掺杂体区107所组成)和NPN晶体管QN2(由漏极区105、第二P型轻掺杂体区108、N型轻掺杂漂移区106组成)，由于QN2的存在，从N型轻掺杂漂移区106到第二P型轻掺杂体区108的电子电流将直接被QN2的集电极(漏极区105)抽走，漏极区105和第二P型重掺杂接触区110是连接在一起的，QN2的作用相当于短接了由第二P型轻掺杂体区108的寄生电阻R1，PNP晶体管QP2、NPN晶体管QN1(由N型轻掺杂漂移区106、由第一P型轻掺杂体区107、源极区104构成)、NMOS管MN1(由N型轻掺杂漂移区106、栅极101、第一沟道102、源极区104所组成)以及由第一P型轻掺杂体区107的寄生电阻R2组成的IGBT结构，此时相当于一个IGBT；当栅极101电压较高时，由漏极区105、栅极101、沟道103、N型轻掺杂漂移区106所组成的NMOS管MN2处于可变电阻区，源漏电压VDS较小，QP2的VBE(基极-发射极电压)负压变得较小，主要电流通路为NMOS管M2，此时通过晶体管QP2、QN1的电流很小，更接近于MN1、MN2两个NMOS管串联。
当栅极101和源极区104电压低于阈值电压Vt时，NMOS管MN1、MN2均关断，同IGBT关断原理一样，晶体管QP2和QN1的电流会逐渐减小，直至关断。
当在栅极101和漏极区105加正电压，源极区104电压高于漏极区105电压时，由于完全对称结构，故具有完全相同的开关功能和电流曲线。
本发明器件结构实际上在漏源加高压和源漏加高压时，N型轻掺杂漂移区106是源漏共用的轻掺杂漂移区，相对DDDMOS结构减少了一个轻掺杂漂移区，且源极区104和漏极区105均采用横向双扩散技术，能获得较小的沟道长度L，使得本发明的对称高压的半导体功率器件结构有较好的单位面积导通电阻。
实施例2
如图6所示，本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一P型轻掺杂体区107与所述N型轻掺杂漂移区106之间并联有第一肖特基二极管112，所述第二P型轻掺杂体区108与所述N型轻掺杂漂移区106之间并联有第二肖特基二极管113，以减少寄生的PNP晶体管电流。
实施例3
如图7所示，本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一P型轻掺杂体区107与所述N型轻掺杂漂移区106之间并联有第一开关MOS管114，所述第二P型轻掺杂体区108与所述N型轻掺杂漂移区106之间并联有第二开关MOS管115，以进一步改善一定几率下可能发生的闩锁效应以及开关速度，当源极区104电压为低，漏极区105电压为高时，打开第二开关MOS管115；当源极区104电压为高，漏极区105电压为低时打开第一开关MOS管114。
实施例4
本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一P型轻掺杂体区107与所述N型轻掺杂漂移区106之间并联有第一肖特基二极管112及第一开关MOS管114，所述第二P型轻掺杂体区108与所述N型轻掺杂漂移区106之间并联有第二肖特基二极管113及第二开关MOS管115，以进一步改善一定几率下可能发生的闩锁效应。
实施例5
如图8所示，本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述衬底111及所述N型漂移区之间还设置有N型埋层116，从而得到更好的单位面积导通电阻，且更好的防止闩锁效应。
实施例6
如图9所示，本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述栅极101包括分离设置的第一子栅极117及第二子栅极118，所述第一子栅极117横跨于所述第一沟道102及部分所述N型轻掺杂漂移区106上，所述第二子栅极118横跨于所述第二沟道103及部分所述N型漂移区上，可以对第一子栅极117及第二子栅极118分别驱动。
实施例7
如图10所示，本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例6，其中，与实施例6的不同之处在于，所述第一子栅极及第二子栅极在N型轻掺杂漂移区上使用场板结构。
实施例8
本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第一P型轻掺杂体区107与所述N型轻掺杂漂移区106之间还设置有第一N型重掺杂缓冲层，所述第二P型轻掺杂体区108与所述N型轻掺杂漂移区106之间还设置有第二N型重掺杂缓冲层，以减少在器件关断时，少子空穴的注入，从而改善关断时间。
实施例9
本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述衬底111及所述N型轻掺杂漂移区106的浓度及厚度基于RESURF降低表面电场方式配置，以在提高器件反向耐压的情况下，降低器件导通电阻Ron。
实施例10
本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述对称高压的半导体功率器件结构与外部电路之间设置有深P阱或P型埋层，以隔离所述对称高压的半导体功率器件结构与外部电路。
实施例11
本实施例提供一种对称高压的半导体功率器件结构，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述N型轻掺杂漂移区106从器件背面引出，并通过肖特基二极管或开关MOS管接到第一P型轻掺杂体区107和第二P型轻掺杂体区108，以进一步改善闩锁效应。
如上所述，本发明的对称高压的半导体功率器件结构，具有以下有益效果：
本发明提供了一种对称高压的半导体功率器件结构，其主要包括栅极101、位于栅极101下方的沟道、以及位于栅极101下方两侧呈对称结构的源极区104和漏极区105。本发明的对称高压的半导体功率器件结构可以有效缩短沟道长度，减小对称高压的半导体功率器件结构的面积，提高集成电路的集成度，从而降低了集成电路的生产成本,提升对称高压的半导体功率器件结构的性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种对称高压的半导体功率器件结构，其特征在于，所述半导体功率器件结构包括：
衬底；
N型轻掺杂漂移区，形成于所述衬底上；
第一P型轻掺杂体区及第二P型轻掺杂体区，间隔形成于所述N型轻掺杂漂移区中；
栅极，横跨于所述第一P型轻掺杂体区及所述第二P型轻掺杂体区之间，所述第一P型轻掺杂体区被所述栅极部分覆盖以形成第一沟道，所述第二P型轻掺杂体区被所述栅极部分覆盖以形成第二沟道；
第一N型重掺杂极区及第二N型重掺杂极区，分别形成于所述栅极两侧的所述第一P型轻掺杂体区及所述第二P型轻掺杂体区中；以及
第一P型重掺杂接触区及第二P型重掺杂接触区，分别形成于所述第一P型轻掺杂体区及第二P型轻掺杂体区中，并分别与所述第一N型重掺杂极区及第二N型重掺杂极区相接。
2.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述第一N型重掺杂极区及所述第一沟道与所述第二N型重掺杂极区及所述第二沟道呈对称设置。
3.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一肖特基二极管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二肖特基二极管。
4.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一开关MOS管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二开关MOS管。
5.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第一肖特基二极管及第一开关MOS管，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间并联有第二肖特基二极管及第二开关MOS管。
6.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述衬底及所述N型漂移区之间还设置有N型埋层。
7.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述衬底及所述N型轻掺杂漂移区的浓度及厚度基于RESURF降低表面电场方式配置。
8.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述栅极包括分离设置的第一子栅极及第二子栅极，所述第一子栅极横跨于所述第一沟道及部分所述N型轻掺杂漂移区上，所述第二子栅极横跨于所述第二沟道及部分所述N型漂移区上。
9.根据权利要求8所述的对称高压的半导体功率器件结构，其特征在于：所述第一子栅极及第二子栅极在所述N型轻掺杂漂移区上使用场板结构。
10.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述对称高压的半导体功率器件结构的终端设置有高压终端结构。
11.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述对称高压的半导体功率器件结构与外部电路之间设置有深P阱或P型埋层，以隔离所述对称高压的半导体功率器件结构与外部电路。
12.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述第一P型轻掺杂体区与所述N型轻掺杂漂移区之间还设置有第一N型重掺杂缓冲层，所述第二P型轻掺杂体区与所述N型轻掺杂漂移区之间还设置有第二N型重掺杂缓冲层。
13.根据权利要求1所述的对称高压的半导体功率器件结构，其特征在于：所述N型轻掺杂漂移区从器件背面引出，并通过肖特基二极管或开关MOS管接到第一P型轻掺杂体区和第二P型轻掺杂体区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810835142.8A CN109004020B (zh) | 2018-07-26 | 2018-07-26 | 对称高压的半导体功率器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810835142.8A CN109004020B (zh) | 2018-07-26 | 2018-07-26 | 对称高压的半导体功率器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109004020A true CN109004020A (zh) | 2018-12-14 |
| CN109004020B CN109004020B (zh) | 2021-10-26 |
Family
ID=64597701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810835142.8A Active CN109004020B (zh) | 2018-07-26 | 2018-07-26 | 对称高压的半导体功率器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109004020B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117012773A (zh) * | 2023-09-26 | 2023-11-07 | 上海功成半导体科技有限公司 | 一种igbt器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN102148163A (zh) * | 2011-03-04 | 2011-08-10 | 电子科技大学 | 超结结构和超结半导体器件的制造方法 |
| CN102157561A (zh) * | 2011-03-10 | 2011-08-17 | 杭州电子科技大学 | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 |
| CN103219385A (zh) * | 2013-04-09 | 2013-07-24 | 上海华力微电子有限公司 | 对称高压mos器件 |
| WO2016101134A1 (zh) * | 2014-12-23 | 2016-06-30 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
-
2018
- 2018-07-26 CN CN201810835142.8A patent/CN109004020B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN102148163A (zh) * | 2011-03-04 | 2011-08-10 | 电子科技大学 | 超结结构和超结半导体器件的制造方法 |
| CN102157561A (zh) * | 2011-03-10 | 2011-08-17 | 杭州电子科技大学 | 一种具有p埋层的纵向沟道SOI nLDMOS器件单元 |
| CN103219385A (zh) * | 2013-04-09 | 2013-07-24 | 上海华力微电子有限公司 | 对称高压mos器件 |
| WO2016101134A1 (zh) * | 2014-12-23 | 2016-06-30 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117012773A (zh) * | 2023-09-26 | 2023-11-07 | 上海功成半导体科技有限公司 | 一种igbt器件及其制备方法 |
| CN117012773B (zh) * | 2023-09-26 | 2023-12-05 | 上海功成半导体科技有限公司 | 一种igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109004020B (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| CN102097389B (zh) | 一种ldmos、集成该ldmos的半导体器件及其制造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN109755303B (zh) | 一种igbt功率器件 | |
| KR20200017416A (ko) | 전력 mosfet 소자 | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| Takaya et al. | 4H-SiC Trench MOSFET with low on-resistance at high temperature | |
| CN107799580A (zh) | 二极管、接面场效晶体管以及半导体器件 | |
| Qiao et al. | Suppression of hot-hole injection in high-voltage triple RESURF LDMOS with sandwich NPN layer: Toward high-performance and high-reliability | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN112349769B (zh) | 改善雪崩能力的超结终端结构及制造方法 | |
| CN109004020A (zh) | 对称高压的半导体功率器件结构 | |
| CN107785423B (zh) | 一种ldmos晶体管结构 | |
| CN104617147B (zh) | 一种沟槽mosfet结构及其制作方法 | |
| CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN112186028A (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN112164721A (zh) | 一种具有双向esd保护能力的sgt mosfet器件 | |
| CN112864150B (zh) | 超结功率器件 | |
| Wei et al. | Experimental Study of Ultralow On-resistance Power LDMOS with Convex-shape Field Plate Structure | |
| CN112885827B (zh) | 一种半导体超结功率器件 | |
| CN109216440B (zh) | 具有双向电平传输的凹槽型漏极结构的mosfet器件 | |
| CN112768521B (zh) | 横向双扩散金属氧化物半导体器件 | |
| CN213026134U (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220209 Address after: Room 603, No. 5, Meiyuan New Village, Pudong New Area, Shanghai 200120 Patentee after: Xiao Chuan Address before: 201206 room 603, building C, building 1, 3000 Longdong Avenue, Pudong New Area, Shanghai Patentee before: SHANGHAI HUIRUI SEMICONDUCTOR TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220321 Address after: 518000 201B, building 5, northwest Shenjiu science and technology entrepreneurship Park, the intersection of Taohua road and Binlang Road, Fubao community, Fubao street, Futian District, Shenzhen, Guangdong Province Patentee after: Spin Tech (Shenzhen) Co.,Ltd. Address before: Room 603, No. 5, Meiyuan New Village, Pudong New Area, Shanghai 200120 Patentee before: Xiao Chuan |