CN207303091U - 一种平面mos器件 - Google Patents
一种平面mos器件 Download PDFInfo
- Publication number
- CN207303091U CN207303091U CN201721176516.7U CN201721176516U CN207303091U CN 207303091 U CN207303091 U CN 207303091U CN 201721176516 U CN201721176516 U CN 201721176516U CN 207303091 U CN207303091 U CN 207303091U
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating medium
- contacted
- gate oxide
- unit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型属于半导体功率器件技术领域，具体涉及到一种平面MOS器件，本实用新型将普通平面MOS位于JEFT区域上部的栅极通过刻蚀的方式去掉并填充绝缘介质，利用此方式有效降低JEFT电阻和Qgd，本实用新型制造工艺简单，能够完全与普通平面MOS工艺步骤兼容，成本低，结构新颖，具有良好的电特性和可靠性，能有效降低器件导通电阻和Qgd，减小器件导通损耗和开关损耗，从而达到节能减排的目的。
Description
技术领域
本实用新型涉及半导体功率器件技术领域，具体涉及一种平面MOS器件。
背景技术
众所周知，普通的MOSFET只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。
双扩散MOS结构(DMOS)的出现解决了传统MOSFET承受高压能力不足的问题；首先诞生的是横向DMOS(即LDMOS)，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本；而另一种VDMOS结构显然比LDMOS更具优势，芯片有效利用面积更高，其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低；因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。
VDMOS器件的击穿电压与导通电阻成正比，导通电阻越大则意味着器件的导通损耗越大，而VDMOS的导通电阻中JFET电阻和漂移区电阻占据了很大一部分份额。随着经济的不断发展和人们生活水平不断提高，特别是电子产品爆发式增长和不断的更新换代，使得能源消耗极具增加，也逐渐唤起了人们的节约能源意识，作为电子产品重要组成部分的半导体电力电子器件扮演着非常重要的角色，而为了降低导通损耗和开关损耗对能源，单胞数量势必要持续增加而器件面积相应的也不断增大，无形中增加了生产成本；因此，对通过VDMOS结构的不断优化，降低器件导通损耗和开关损耗，同时减少生产成本成为目前半导体电力电子器件主要的研究方向之一。
实用新型内容
有鉴于此，本实用新型的主要目的在于提供一种平面MOS器件。
为达到上述目的，本实用新型的技术方案是这样实现的：
本实用新型实施例提供一种平面MOS器件，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的源极金属区层，还包括：
栅氧化层，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁与所述绝缘介质层接触；
接触孔，所述接触孔穿过绝缘介质层延伸至所述N-外延层，与所述N-外延层和所述N+源极区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层填充，所述绝缘介质层下方与N-外延层接触，上方与所述源极金属区层底部接触。
上述方案中，所述单胞器件中的栅极区包括栅氧化层、多晶硅层和绝缘介质层，所述栅氧化层与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层的底部与栅氧化层接触，顶部和侧壁与绝缘介质层接触，所述绝缘介质层的另一端侧壁与多晶硅层和栅氧化层横向接触形成对称结构。
上述方案中，所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
上述方案中，所述多晶硅层为N型重掺杂的多晶硅。
与现有技术相比，本实用新型提供的一种平面MOS器件，在每个单胞器件中JFET区上方位置由绝缘介质层占据，其通过将普通平面MOSFET单胞JFET区上方的多晶栅刻蚀掉，形成两个单独分离的平面MOSFET结构，有效改善导通电阻和Qgd，极大地降低了器件的导通损耗和开关损耗。
附图说明
图1是本实用新型的结构剖面示意图。
图1中，1为N+单晶硅衬底；2为N-外延层；3为第一导电类型P型阱区层；4为第二导电类型漏极区；5为栅氧化层；6为多晶硅层；7为绝缘介质层；8为接触孔；9为金属接触层；10为源极金属区层；11为背面漏区金属层。
图2-10是本实用新型的工艺步骤示意图；
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
本实用新型实施例提供一种平面MOS器件，如图1所示，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底1以及N-外延层2、位于所述N-外延层2上方的P型阱区层3、位于所述P型阱区层3上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层7、及位于所述绝缘介质层7上方的源极金属区层，还包括：
栅氧化层5，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层6，其与栅氧化层5接触，顶部和侧壁与所述绝缘介质层接触；
接触孔8，所述接触孔8穿过绝缘介质层7延伸至所述N-外延层2，与所述N-外延层2和所述N+源极区层接触，所述接触孔8内填充有金属，所述金属的顶端连接所述源极金属区层10；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层7填充，所述绝缘介质层7下方与N-外延层2接触，上方与所述源极金属区层10底部接触。
所述单胞器件中的栅极区包括栅氧化层5、多晶硅层6和绝缘介质层，所述栅氧化层5与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层6的底部与栅氧化层5接触，顶部和侧壁与绝缘介质层7接触，所述绝缘介质层7的另一端侧壁与多晶硅层6和栅氧化层5横向接触形成对称结构。
所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
所述多晶硅层为N型重掺杂的多晶硅。
本实用新型的制造流程，如图2-10所示：
1.外延片结构包括N型重掺杂半导体衬底1和N型轻掺杂外延层2；
2.在N型轻掺杂外延层表面生长一层栅氧化层5；
4.在栅氧化层5表面淀积一层N型掺杂的多晶硅层6；
5.通过光刻的方式定义出多晶栅极区，通过曝光将需刻蚀区域开出，用干法刻蚀的方式将外延片顶部的多晶硅层6和栅氧化层5去掉；
6.通过光刻方式，在N型轻掺杂外延层表面通过离子注入形成第一导电类型P型阱区层3，然后通过退火工艺激活掺杂元素；
7.通过光刻方式定义出源极区，用离子注入形成第二导电类型源极区4，然后通过退火工艺激活掺杂元素；
8.用淀积二氧化硅的方式在N型轻掺杂外延层表面形成一层绝缘介质氧化层7；通过干法刻蚀的方式形成接触孔8；
9.然后沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层；通过退火方式在接触孔8中形成金属接触层9。
10.最后采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，，形成MOS管源区金属电极层10，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属电极层11。
本实用新型的原理为：N型平面MOFET器件的硅片由N型高掺杂浓度的N+单晶硅衬底上生长N型低掺杂浓度的N-外延层构成，MOSFET漏极位于硅片底面高掺杂部分，源极位于硅片表面较低掺杂的外延层部分，栅极则由平行于硅片表面的多晶硅和栅氧化层构成，平面MOSFET芯片所能承受的最大反向偏置电压由外延层的厚度和掺杂浓度决定，而导通电流的大小则由导电沟道的宽度，即多晶硅的宽度决定；包含有多晶栅、源极的最小重复单元称为单胞，每个单胞即为一个完整的MOSFET器件，这些单胞并联在一起，构成MOSFET芯片。
普通平面MOSFET导通电阻的构成：有源区扩散电阻、沟道电阻、JFET区电阻、积累区电阻以及漂移区和衬底电阻，其中JFET区电阻为平面MOSFET导通电阻主要的组成部分，而且引入很大的JFET电容。例如沟槽MOSFET之所以广泛应用就是因为其消除了JFET区域的影响。本方法通过将普通平面MOSFET单胞JFET区上方的多晶栅刻蚀掉，形成两个单独分离的平面MOSFET结构。具有这种结构的平面MOSFET在功率应用中可以有效降低器件的导通损耗和开关损耗。而且，本实用新型工艺步骤简单，能大批量投入生产，降低成本，增加市场竞争力，使得本实用新型具有突出的实质性特点和显著的进步。
总之，本实用新型中的平面MOS器件，可以用低成本、工艺步骤简单的方式实现，并且可以获得高性能和高可靠性的平面MOSFET器件，达到节能减排的目的。
尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。
Claims (4)
1.一种平面MOS器件，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的源极金属区层，其特征在于，还包括：
栅氧化层，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁与所述绝缘介质层接触；
接触孔，所述接触孔穿过绝缘介质层延伸至所述N-外延层，与所述N-外延层和所述N+源极区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层填充，所述绝缘介质层下方与N-外延层接触，上方与所述源极金属区层底部接触。
2.根据权利要求1所述的一种平面MOS器件，其特征在于：所述单胞器件中的栅极区包括栅氧化层、多晶硅层和绝缘介质层，所述栅氧化层与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层的底部与栅氧化层接触，顶部和侧壁与绝缘介质层接触，所述绝缘介质层的另一端侧壁与多晶硅层和栅氧化层横向接触形成对称结构。
3.根据权利要求1或2所述一种平面MOS器件，其特征在于：所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
4.根据权利要求3所述一种平面MOS器件，其特征在于：所述多晶硅层为N型重掺杂的多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721176516.7U CN207303091U (zh) | 2017-09-14 | 2017-09-14 | 一种平面mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721176516.7U CN207303091U (zh) | 2017-09-14 | 2017-09-14 | 一种平面mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207303091U true CN207303091U (zh) | 2018-05-01 |
Family
ID=62441294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721176516.7U Active CN207303091U (zh) | 2017-09-14 | 2017-09-14 | 一种平面mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207303091U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863343A (zh) * | 2017-09-14 | 2018-03-30 | 西安华羿微电子股份有限公司 | 平面mos器件及其制造方法 |
-
2017
- 2017-09-14 CN CN201721176516.7U patent/CN207303091U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863343A (zh) * | 2017-09-14 | 2018-03-30 | 西安华羿微电子股份有限公司 | 平面mos器件及其制造方法 |
| CN107863343B (zh) * | 2017-09-14 | 2023-06-02 | 华羿微电子股份有限公司 | 平面mos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920854B (zh) | Mosfet器件 | |
| CN112614891A (zh) | 具有增强的高频性能的金属氧化物半导体场效应晶体管 | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN106024905B (zh) | 一种低导通电阻横向双扩散金属氧化物半导体器件 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN108598166B (zh) | 基于超结自隔离的耗尽型增强型集成功率器件及制造方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN109524472A (zh) | 新型功率mosfet器件及其制备方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN108389895B (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN207303091U (zh) | 一种平面mos器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN208489191U (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN107180874A (zh) | 一种积累型的深槽超结dmos器件 | |
| CN107785433A (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN110534558A (zh) | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Patentee after: HUAYI MICROELECTRONICS Co.,Ltd. Address before: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Patentee before: XI'AN HUAYI MICROELECTRONICS Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |