CN107863343A - 平面mos器件及其制造方法 - Google Patents
平面mos器件及其制造方法 Download PDFInfo
- Publication number
- CN107863343A CN107863343A CN201710826805.5A CN201710826805A CN107863343A CN 107863343 A CN107863343 A CN 107863343A CN 201710826805 A CN201710826805 A CN 201710826805A CN 107863343 A CN107863343 A CN 107863343A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- region
- insulating medium
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000026267 regulation of growth Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- WVBBLATZSOLERT-UHFFFAOYSA-N gold tungsten Chemical compound [W].[Au] WVBBLATZSOLERT-UHFFFAOYSA-N 0.000 claims 1
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及到一种平面MOS器件及其制造方法，本发明将普通平面MOS位于JEFT区域上部的栅极通过刻蚀的方式去掉并填充绝缘介质，利用此方式有效降低JEFT电阻和Qgd，本发明制造工艺简单，其工艺方法能够完全与普通平面MOS工艺步骤兼容，成本低，结构新颖，具有良好的电特性和可靠性，能有效降低器件导通电阻和Qgd，减小器件导通损耗和开关损耗，从而达到节能减排的目的。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种平面MOS器件及其制造方法。
背景技术
众所周知，普通的MOSFET只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10V～30V的情况，这主要受到普通MOSFET结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。
双扩散MOS结构(DMOS)的出现解决了传统MOSFET承受高压能力不足的问题；首先诞生的是横向DMOS(即LDMOS)，该结构是在沟道和高掺杂的漏极间增加一个低掺杂的N-漂移区。因此，LDMOS的阻断电压主要取决于漂移区的宽度和掺杂浓度，当需求耐压较高时，则必须增加漂移区宽度和降低掺杂浓度，这将导致器件面积的进一步增大，增加生产成本；而另一种VDMOS结构显然比LDMOS更具优势，芯片有效利用面积更高，其沟道部分是由同一窗口的两次注入经扩散后形成，通过离子注入的能力和角度的选择即可控制沟道的长短，可形成较短的沟道，工艺完全与普通MOSFET结构兼容，可采用自对准工艺，生产过程简单，成本低；因此其具有高输入阻抗和低驱动功率、开关速度快以及温度特性好等技术特点。
VDMOS器件的击穿电压与导通电阻成正比，导通电阻越大则意味着器件的导通损耗越大，而VDMOS的导通电阻中JFET电阻和漂移区电阻占据了很大一部分份额。随着经济的不断发展和人们生活水平不断提高，特别是电子产品爆发式增长和不断的更新换代，使得能源消耗极具增加，也逐渐唤起了人们的节约能源意识，作为电子产品重要组成部分的半导体电力电子器件扮演着非常重要的角色，而为了降低导通损耗和开关损耗对能源，单胞数量势必要持续增加而器件面积相应的也不断增大，无形中增加了生产成本；因此，对通过VDMOS结构的不断优化，降低器件导通损耗和开关损耗，同时减少生产成本成为目前半导体电力电子器件主要的研究方向之一。
发明内容
有鉴于此，本发明的主要目的在于提供一种平面MOS器件及其制造方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种平面MOS器件，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的源极金属区层，还包括：
栅氧化层，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁与所述绝缘介质层接触；
接触孔，所述接触孔穿过绝缘介质层延伸至所述N-外延层，与所述N-外延层和所述N+源极区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层填充，所述绝缘介质层下方与N-外延层接触，上方与所述源极金属区层底部接触。
上述方案中，所述单胞器件中的栅极区包括栅氧化层、多晶硅层和绝缘介质层，所述栅氧化层与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层的底部与栅氧化层接触，顶部和侧壁与绝缘介质层接触，所述绝缘介质层的另一端侧壁与多晶硅层和栅氧化层横向接触形成对称结构。
上述方案中，所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
上述方案中，所述多晶硅层为N型重掺杂的多晶硅。
本发明实施例还提供一种根据权利要求1至4中任意一项所述的一种平面MOS器件的制造方法，该制造方法通过以下步骤实现：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面通过氧化工艺生长一层栅氧化层，在通过LPCVD工艺淀积一层多晶硅层；
对多晶硅层通过光刻工艺进行曝光，定义出栅极多晶层区域，然后通过干法刻蚀，去除未被光刻胶保护的多晶硅，曝露出源极区对应的N-外延层，再去除光刻胶后，形成栅极多晶层区域；
通过光刻工艺定义出P型阱区注入区域，通过离子注入注入掺杂元素，通过退火推阱激活杂质并形成P型阱区；
通过光刻工艺定义出N+源区注入区域，通过离子注入注入掺杂元素，通过退火激活杂质，形成N+源区；
在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀去掉N-外延层顶部的导电多晶硅层以及栅氧化层。
将P型杂质离子注入到所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层；
在所述P型阱区层的上方定义出N+源极区层；
在N+源极区层的表面淀积一层绝缘介质层，该介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
位于所述N+源极区层上方的介质层形成绝缘介质层，对作为绝缘介质层的介质层实施干法刻蚀，穿透所述绝缘介质层和多晶硅层，延伸至所述栅氧化层，形成接触孔；
对接触孔进行金属填充，位于所述接触孔底面端的金属与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层；
在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触金属层与所述源极金属区层连接，形成源极金属电极；
对金属区层实施光刻，采用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是肖特基二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管漏极金属电极。
上述方案中，所述多晶硅层的掺杂类型为N型掺杂或者P型掺杂。
上述方案中，在通过光刻方式定义所述栅极区域时，位于所述JFET区域上方的多晶硅和栅氧化层同时被定义并通过刻蚀的方式去掉。
上述方案中，所述对接触孔进行金属填充，位于所述接触孔底面端的金属与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层，具体为：先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层以及铝金属层，所述接触孔侧面端与绝缘介质层接触，位于所述接触孔底面端的金属钛粘结层和氮化钛阻挡层与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层。
上述方案中，所述在绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
上述方案中，在绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
与现有技术相比，本发明提供的一种平面MOS器件，在每个单胞器件中JFET区上方位置由绝缘介质层占据，其通过将普通平面MOSFET单胞JFET区上方的多晶栅刻蚀掉，形成两个单独分离的平面MOSFET结构，有效改善导通电阻和Qgd，极大地降低了器件的导通损耗和开关损耗。
附图说明
图1是本发明的结构剖面示意图。
图1中，1为N+单晶硅衬底；2为N-外延层；3为第一导电类型P型阱区层；4为第二导电类型漏极区；5为栅氧化层；6为多晶硅层；7为绝缘介质层；8为接触孔；9为金属接触层；10为源极金属区层；11为背面漏区金属层。
图2-10是本发明的工艺步骤示意图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种平面MOS器件，如图1所示，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底1以及N-外延层2、位于所述N-外延层2上方的P型阱区层3、位于所述P型阱区层3上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层7、及位于所述绝缘介质层7上方的源极金属区层，还包括：
栅氧化层5，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层6，其与栅氧化层5接触，顶部和侧壁与所述绝缘介质层接触；
接触孔8，所述接触孔8穿过绝缘介质层7延伸至所述N-外延层2，与所述N-外延层2和所述N+源极区层接触，所述接触孔8内填充有金属，所述金属的顶端连接所述源极金属区层10；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层7填充，所述绝缘介质层7下方与N-外延层2接触，上方与所述源极金属区层10底部接触。
所述单胞器件中的栅极区包括栅氧化层5、多晶硅层6和绝缘介质层，所述栅氧化层5与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层6的底部与栅氧化层5接触，顶部和侧壁与绝缘介质层7接触，所述绝缘介质层7的另一端侧壁与多晶硅层6和栅氧化层5横向接触形成对称结构。
所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
所述多晶硅层为N型重掺杂的多晶硅。
本发明实施例还提供一种平面MOS器件的制造方法，如图2-10所示，该制造方法通过以下步骤实现：
1.外延片结构包括N型重掺杂半导体衬底1和N型轻掺杂外延层2；
2.在N型轻掺杂外延层表面生长一层栅氧化层5；
4.在栅氧化层5表面淀积一层N型掺杂的多晶硅层6；
5.通过光刻的方式定义出多晶栅极区，通过曝光将需刻蚀区域开出，用干法刻蚀的方式将外延片顶部的多晶硅层6和栅氧化层5去掉；
6.通过光刻方式，在N型轻掺杂外延层表面通过离子注入形成第一导电类型P型阱区层3，然后通过退火工艺激活掺杂元素；
7.通过光刻方式定义出源极区，用离子注入形成第二导电类型源极区4，然后通过退火工艺激活掺杂元素；
8.用淀积二氧化硅的方式在N型轻掺杂外延层表面形成一层绝缘介质氧化层7；通过干法刻蚀的方式形成接触孔8；
9.然后沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层；通过退火方式在接触孔8中形成金属接触层9。
10.最后采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，，形成MOS管源区金属电极层10，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属电极层11。
本发明的原理为：N型平面MOFET器件的硅片由N型高掺杂浓度的N+单晶硅衬底上生长N型低掺杂浓度的N-外延层构成，MOSFET漏极位于硅片底面高掺杂部分，源极位于硅片表面较低掺杂的外延层部分，栅极则由平行于硅片表面的多晶硅和栅氧化层构成，平面MOSFET芯片所能承受的最大反向偏置电压由外延层的厚度和掺杂浓度决定，而导通电流的大小则由导电沟道的宽度，即多晶硅的宽度决定；包含有多晶栅、源极的最小重复单元称为单胞，每个单胞即为一个完整的MOSFET器件，这些单胞并联在一起，构成MOSFET芯片。
普通平面MOSFET导通电阻的构成：有源区扩散电阻、沟道电阻、JFET区电阻、积累区电阻以及漂移区和衬底电阻，其中JFET区电阻为平面MOSFET导通电阻主要的组成部分，而且引入很大的JFET电容。例如沟槽MOSFET之所以广泛应用就是因为其消除了JFET区域的影响。本方法通过将普通平面MOSFET单胞JFET区上方的多晶栅刻蚀掉，形成两个单独分离的平面MOSFET结构。具有这种结构的平面MOSFET在功率应用中可以有效降低器件的导通损耗和开关损耗。而且，本发明工艺步骤简单，能大批量投入生产，降低成本，增加市场竞争力，使得本发明具有突出的实质性特点和显著的进步。
总之，本发明中的平面MOS器件，可以用低成本、工艺步骤简单的方式实现，并且可以获得高性能和高可靠性的平面MOSFET器件，达到节能减排的目的。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种平面MOS器件，由至少一个单胞器件组成，每个单胞器件包括第一导电类型漏极区、位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层、及位于所述绝缘介质层上方的源极金属区层，其特征在于，还包括：
栅氧化层，其与所述P型阱区层和N+源极区层以及P型阱区接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁与所述绝缘介质层接触；
接触孔，所述接触孔穿过绝缘介质层延伸至所述N-外延层，与所述N-外延层和所述N+源极区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，所述单胞器件中的栅极区中心位置由所述绝缘介质层填充，所述绝缘介质层下方与N-外延层接触，上方与所述源极金属区层底部接触。
2.根据权利要求1所述的一种平面MOS器件，其特征在于：所述单胞器件中的栅极区包括栅氧化层、多晶硅层和绝缘介质层，所述栅氧化层与P型阱区层和N+源极区层以及N-外延层接触，所述多晶硅层的底部与栅氧化层接触，顶部和侧壁与绝缘介质层接触，所述绝缘介质层的另一端侧壁与多晶硅层和栅氧化层横向接触形成对称结构。
3.根据权利要求1或2所述一种平面MOS器件，其特征在于：所述每个单胞器件中包含两个并联的MOSFET器件，其位于所述绝缘介质层的两侧。
4.根据权利要求3所述一种平面MOS器件，其特征在于：所述多晶硅层为N型重掺杂的多晶硅。
5.一种根据权利要求1至4中任意一项所述的一种平面MOS器件的制造方法，其特征在于，该制造方法通过以下步骤实现：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面通过氧化工艺生长一层栅氧化层，在通过LPCVD工艺淀积一层多晶硅层；
对多晶硅层通过光刻工艺进行曝光，定义出栅极多晶层区域，然后通过干法刻蚀，去除未被光刻胶保护的多晶硅，曝露出源极区对应的N-外延层，再去除光刻胶后，形成栅极多晶层区域；
通过光刻工艺定义出P型阱区注入区域，通过离子注入注入掺杂元素，通过退火推阱激活杂质并形成P型阱区；
通过光刻工艺定义出N+源区注入区域，通过离子注入注入掺杂元素，通过退火激活杂质，形成N+源区；
在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀去掉N-外延层顶部的导电多晶硅层以及栅氧化层。
将P型杂质离子注入到所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层；
在所述P型阱区层的上方定义出N+源极区层；
在N+源极区层的表面淀积一层绝缘介质层，该介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
位于所述N+源极区层上方的介质层形成绝缘介质层，对作为绝缘介质层的介质层实施干法刻蚀，穿透所述绝缘介质层和多晶硅层，延伸至所述栅氧化层，形成接触孔；
对接触孔进行金属填充，位于所述接触孔底面端的金属与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层；
在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触金属层与所述源极金属区层连接，形成源极金属电极；
对金属区层实施光刻，采用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区外围的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是肖特基二极管的阳极金属电极，留下的位于单胞阵列区域外围的金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管漏极金属电极。
6.根据权利要求5所述的制造方法，其特征在于，所述多晶硅层的掺杂类型为N型掺杂或者P型掺杂。
7.根据权利要求5或6所述的制造方法，其特征在于，在通过光刻方式定义所述栅极区域时，位于所述JFET区域上方的多晶硅和栅氧化层同时被定义并通过刻蚀的方式去掉。
8.根据权利要求7所述的制造方法，其特征在于，所述对接触孔进行金属填充，位于所述接触孔底面端的金属与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层，具体为：先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层以及铝金属层，所述接触孔侧面端与绝缘介质层接触，位于所述接触孔底面端的金属钛粘结层和氮化钛阻挡层与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层。
9.根据权利要求8所述的制造方法，其特征在于，所述在绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
10.根据权利要求8所述的制造方法，其特征在于，在绝缘介质层的上表面淀积金属，形成金属区层，具体为：
在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826805.5A CN107863343B (zh) | 2017-09-14 | 2017-09-14 | 平面mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826805.5A CN107863343B (zh) | 2017-09-14 | 2017-09-14 | 平面mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107863343A true CN107863343A (zh) | 2018-03-30 |
| CN107863343B CN107863343B (zh) | 2023-06-02 |
Family
ID=61699480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710826805.5A Active CN107863343B (zh) | 2017-09-14 | 2017-09-14 | 平面mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107863343B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534576A (zh) * | 2019-09-09 | 2019-12-03 | 电子科技大学 | 一种分裂栅4H-SiC VDMOS器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| CN1921150A (zh) * | 2005-08-25 | 2007-02-28 | 株式会社瑞萨科技 | Dmosfet和平面型mosfet |
| US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN106328647A (zh) * | 2016-11-01 | 2017-01-11 | 西安后羿半导体科技有限公司 | 高速的沟槽mos器件及其制造方法 |
| CN207303091U (zh) * | 2017-09-14 | 2018-05-01 | 西安华羿微电子股份有限公司 | 一种平面mos器件 |
-
2017
- 2017-09-14 CN CN201710826805.5A patent/CN107863343B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145011A1 (en) * | 2003-01-24 | 2004-07-29 | Industrial Technology Research Institute | Trench power MOSFET in silicon carbide and method of making the same |
| CN1921150A (zh) * | 2005-08-25 | 2007-02-28 | 株式会社瑞萨科技 | Dmosfet和平面型mosfet |
| US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN106328647A (zh) * | 2016-11-01 | 2017-01-11 | 西安后羿半导体科技有限公司 | 高速的沟槽mos器件及其制造方法 |
| CN207303091U (zh) * | 2017-09-14 | 2018-05-01 | 西安华羿微电子股份有限公司 | 一种平面mos器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534576A (zh) * | 2019-09-09 | 2019-12-03 | 电子科技大学 | 一种分裂栅4H-SiC VDMOS器件 |
| CN110534576B (zh) * | 2019-09-09 | 2021-06-04 | 电子科技大学 | 一种分裂栅4H-SiC VDMOS器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107863343B (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450091B2 (en) | Semiconductor device with enhanced mobility and method | |
| EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
| TW437066B (en) | Mosgated device with trench structure and remote contact and process for its manufacture | |
| CN109920854B (zh) | Mosfet器件 | |
| US20050167695A1 (en) | Semiconductor device containing dielectrically isolated pn junction for enhanced breakdown characteristics | |
| CN103872099B (zh) | 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法 | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN109524472A (zh) | 新型功率mosfet器件及其制备方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN102687274B (zh) | 沟槽式金属氧化物半导体场效应晶体管 | |
| CN108598151A (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| CN208489191U (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN107180874A (zh) | 一种积累型的深槽超结dmos器件 | |
| CN107785433A (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| CN207303091U (zh) | 一种平面mos器件 | |
| CN107863343A (zh) | 平面mos器件及其制造方法 | |
| CN104600067B (zh) | 集成电路和制造集成电路的方法 | |
| CN208045509U (zh) | 低漏电流深沟槽功率mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant after: HUAYI MICROELECTRONICS Co.,Ltd. Address before: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant before: XI'AN HUAYI MICROELECTRONICS CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |