CN113128114B - 一种半导体器件的ssta模型优化方法 - Google Patents

一种半导体器件的ssta模型优化方法 Download PDF

Info

Publication number
CN113128114B
CN113128114B CN202110411630.8A CN202110411630A CN113128114B CN 113128114 B CN113128114 B CN 113128114B CN 202110411630 A CN202110411630 A CN 202110411630A CN 113128114 B CN113128114 B CN 113128114B
Authority
CN
China
Prior art keywords
ring oscillator
ssta
transistor
path delay
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110411630.8A
Other languages
English (en)
Other versions
CN113128114A (zh
Inventor
苏炳熏
杨展悌
叶甜春
罗军
赵杰
薛静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System, Ruili Flat Core Microelectronics Guangzhou Co Ltd filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202110411630.8A priority Critical patent/CN113128114B/zh
Publication of CN113128114A publication Critical patent/CN113128114A/zh
Application granted granted Critical
Publication of CN113128114B publication Critical patent/CN113128114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体技术领域,公开了一种半导体器件的SSTA模型优化方法，包括以下步骤：S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线；在实际使用时，通过本发明可以对半导体器件制造的关键工艺参数进行排序，来筛选出重要的制程变异参，通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFET Amplifier效能提升。

Description

一种半导体器件的SSTA模型优化方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件的SSTA模型优化方法。
背景技术
随着半导体技术的发展，当MOSFET的栅极长度逼近20奈米大关时，MOSFET对电流控制能力急剧下降，漏电率相应提高，传统的平面MOSFET结构已不再适用，在2010年时，BulkCMOS(体硅)工艺技术会在20奈米走到尽头。基于此，美国加州大学的胡正明教授提出了有两种解决途径：一种是立体型结构的FinFET晶体管，这种结构的栅极三面环绕导电沟道，增强了晶体管对于沟道电荷的控制能力并且使漏电流降低，另外一种是基于SOI的超薄绝缘层上硅体技术也就是FD-SOI晶体管技术，这种晶体管虽然为平面型晶体管，但是其特有的超薄顶层硅和埋氧化层结构可以减小器件的寄生电容和漏电流。早期大量的电学仿真结果表明，同时减小FD-SOI衬底的BOX厚度和顶层硅厚度能够降低晶体管的漏致势垒降低(DIBL)程度。
然而当FDSOI平面电晶体持续往下微缩到14奈米以下,平面电晶体设计愈趋复杂，如何在缩小面积时,同时能提供灵活的设计架构、改善工艺能力和提升器件效能并降低功耗是当前FDSOI平面电晶体发展所面临的问题。
发明内容
鉴于背景技术的不足，本发明是提供了一种半导体器件的SSTA模型优化方法，用于建立14纳米平面电晶体的设计准则和设计架构之优化。
为解决以上技术问题，本发明提供了如下技术方案：一种半导体器件的SSTA模型优化方法，包括以下步骤：
S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；
S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；
S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线。
可选地，在某种实施方式中，步骤S2中的所述学习具体如下：
S20：在电晶体上的K路环形振荡器中随机选取两路已经设计好的环形振荡器，每路环形振荡器均包括M个反相器；
S21：通过bootstrap抽样方法随机在这两路环形振荡器中随机选取N个反相器，N小于M，一路环形振荡器中的选取的N个反相器记为D1＝{D11,D12……D1N},另一路环形振荡器中选取的N个反相器记为D2＝{D21,D22……D2N}，将D1和D2作为一组样例，重复执行步骤S21，直至获取B组样例；
S22：重复J次步骤S20和S21，获取J*B组样例；
S23：通过贝叶斯算法对J*B组样例的路径延迟进行学习。
可选地，在某种实施方式中，步骤S3中SSTA对J*B组样例中的D1和D2的路径延迟和空间位置的关系进行分析，然后根据J*B组样例的分析结果求出环形振荡器的路径延迟与空间位置的实际关系曲线。
可选地，在某种实施方式中，步骤S2中通过贝叶斯算法对M个电晶体上的环形振荡器的路径延迟进行学习，每对一个电晶体学习完成后执行一次步骤S3。
可选地，在某种实施方式中，步骤S3中对步骤S2中的所有获取到的学习结果进行分析。
可选地，在某种实施方式中，步骤S2中每当一个电晶体学习完成后，步骤S3中根据电晶体上的环形振荡器的路径延迟的最大值和最小值调节实际关系曲线的上边界和下边界。
本发明与现有技术相比所具有的有益效果是：通过对电晶体上的不同路径的环形振荡器的路径延迟和其空间位置进行分析，获取电晶体上的不同位置的环形振荡器的路径延迟关系，这样在进行制造时，通过电晶体上的不同位置的环形振荡器的路径延迟关系可以对关键工艺参数进行排序，来筛选出重要的制程变异参；通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFET Amplifier效能提升。
附图说明
本发明有如下附图：
图1为假想的电晶体上的不同位置的环形振荡器的路径延迟关系曲线；
图2为本发明的流程图；
图3为本发明的步骤S2的流程图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，一种半导体器件的SSTA模型优化方法，包括以下步骤：
S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；
S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；
S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线。
具体地，本实施例中，步骤S2中的学习具体如下：
S20：在电晶体上的K路环形振荡器中随机选取两路已经设计好的环形振荡器，每路环形振荡器均包括M个反相器；
S21：通过bootstrap抽样方法随机在这两路环形振荡器中随机选取N个反相器，N小于M，一路环形振荡器中的选取的N个反相器记为D1＝{D11,D12……D1N},另一路环形振荡器中选取的N个反相器记为D2＝{D21,D22……D2N}，将D1和D2作为一组样例，重复执行步骤S21，直至获取B组样例；
S22：重复J次步骤S20和S21，获取J*B组样例；
S23：通过贝叶斯算法对J*B组样例的路径延迟进行学习。
另外，在实际使用时，可以多次执行步骤S20，形成样本空间，样本空间中的每个样本包括随机选取的两路已经设计好的环形振荡器，然后对每个样本空间分别执行步骤S21、S22和S23。
另外，步骤S21通过bootstrap抽样方法，可以在有限的电晶体的测量数据中生产目标数量的样例。
具体地，本实施例中，步骤S3中SSTA对J*B组样例中的D1和D2的路径延迟和空间位置的关系进行分析，然后根据J*B组样例的分析结果求出环形振荡器的路径延迟与空间位置的实际关系曲线。
具体地，本实施例中，步骤S2中通过贝叶斯算法对M个电晶体上的环形振荡器的路径延迟进行学习，每对一个电晶体学习完成后执行一次步骤S3。
在上述情况下，本实施例中，步骤S3中对步骤S2中的所有获取到的学习结果进行分析。例如当步骤S2中如果一个电晶体学习完成后，已经有一个电晶体进行了学习，此时步骤S2中SSTA对刚学习完的电晶体产生的B组样例的学习结果和已经学习完的电晶体产生的B组样例的学习结果同时进行分析。
具体地，本实施例中，步骤S2中每当一个电晶体学习完成后，步骤S3中根据电晶体上的环形振荡器的路径延迟的最大值和最小值调节实际关系曲线的上边界和下边界。
在电晶体的实际生产过程中，制程工艺例如曝光时间、刻蚀时间、刻蚀的长度和厚度都会影响半导体器件的性能，比如器件密集区域的刻蚀效果和器件分散区域的刻蚀效果存在差异，而本发明中的SSTA即计型静态时序分析就是利用统计的方式去描述这些制程偏差,把他们视为一些统计的随机变量,然后利用他们去预测时序并且得到更准确的结果。通过本发明方法对电晶体上的不同位置的环形振荡器的路径延迟关系进行分析可以对半导体器件制造的关键工艺参数进行排序，来筛选出重要的制程变异参；通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFETAmplifier效能提升。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (3)

1.一种半导体器件的SSTA模型优化方法，其特征在于：包括以下步骤：
S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；
S2：通过贝叶斯算法对M个电晶体上的环形振荡器的路径延迟进行学习，每对一个电晶体学习完成后执行一次步骤S3，具体如下：
S20：在电晶体上的K路环形振荡器中随机选取两路已经设计好的环形振荡器，每路环形振荡器均包括M个反相器；
S21：通过bootstrap抽样方法随机在这两路环形振荡器中随机选取N个反相器，N小于M，一路环形振荡器中的选取的N个反相器记为D1={D11,D12……D1N},另一路环形振荡器中选取的N个反相器记为D2={D21,D22……D2N}，将D1和D2作为一组样例，重复执行步骤S21，直至获取B组样例；
S22：重复J次步骤S20和S21，获取J*B组样例；
S23：通过贝叶斯算法对J*B组样例的路径延迟进行学习；
S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线；步骤S3中SSTA对J*B组样例中的D1和D2的路径延迟和空间位置的关系进行分析，然后根据J*B组样例的分析结果求出环形振荡器的路径延迟与空间位置的实际关系曲线。
2.根据权利要求1所述的一种半导体器件的SSTA模型优化方法，其特征在于：步骤S3中对步骤S2中的所有获取到的学习结果进行分析。
3.根据权利要求1所述的一种半导体器件的SSTA模型优化方法，其特征在于：步骤S2中每当一个电晶体学习完成后，步骤S3中根据电晶体上的环形振荡器的路径延迟的最大值和最小值调节所述实际关系曲线的上边界和下边界。
CN202110411630.8A 2021-04-16 2021-04-16 一种半导体器件的ssta模型优化方法 Active CN113128114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110411630.8A CN113128114B (zh) 2021-04-16 2021-04-16 一种半导体器件的ssta模型优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110411630.8A CN113128114B (zh) 2021-04-16 2021-04-16 一种半导体器件的ssta模型优化方法

Publications (2)

Publication Number Publication Date
CN113128114A CN113128114A (zh) 2021-07-16
CN113128114B true CN113128114B (zh) 2023-07-07

Family

ID=76777266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110411630.8A Active CN113128114B (zh) 2021-04-16 2021-04-16 一种半导体器件的ssta模型优化方法

Country Status (1)

Country Link
CN (1) CN113128114B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008298621A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体集積回路の統計的タイミング解析装置及びそれを用いた解析方法
US10839129B2 (en) * 2019-02-13 2020-11-17 International Business Machines Corporation Characterization of spatial correlation in integrated circuit development

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器

Also Published As

Publication number Publication date
CN113128114A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
Maiti Introducing Technology Computer-Aided Design (TCAD): Fundamentals, Simulations, and Applications
Crupi et al. A comprehensive review on microwave FinFET modeling for progressing beyond the state of art
Lee et al. Design study of the gate-all-around silicon nanosheet MOSFETs
Choi et al. Neural approach for modeling and optimizing Si-MOSFET manufacturing
US9058441B2 (en) Methods for modeling of FinFET width quantization
US20030200071A1 (en) Simulation method
Li et al. A coupled-simulation-and-optimization approach to nanodevice fabrication with minimization of electrical characteristics fluctuation
Yun et al. Neural network based design optimization of 14-nm node fully-depleted SOI FET for SoC and 3DIC applications
Gowthaman et al. Capacitive modeling of cylindrical surrounding double-gate MOSFETs for hybrid RF applications
CN109933946B (zh) 一种半导体器件的分析方法
Ghoshhajra et al. Device performance prediction of nanoscale junctionless FinFET using MISO artificial neural network
Fan et al. Two-dimensional semiconductor integrated circuits operating at gigahertz frequencies
Kumar et al. Reduction of Drain Induced Barrier Lowering in DM‐HD‐NA GAAFET for RF Applications
CN113128114B (zh) 一种半导体器件的ssta模型优化方法
Kola et al. Intrinsic parameter fluctuation and process variation effect of vertically stacked silicon nanosheet complementary field-effect transistors
Su et al. A systematic approach to correlation analysis of in-line process parameters for process variation effect on electrical characteristic of 16-nm HKMG bulk FinFET devices
Butola et al. Artificial neural network-based modeling for estimating the effects of various random fluctuations on dc/analog/rf characteristics of gaa si nanosheet fets
Dubey et al. Analytical modelling and device design optimisation of epitaxial layer‐based III–V tunnel FET
Akbar et al. Machine learning approach to predicting tunnel field-effect transistors
Huang et al. Gate-all-around silicon nanowire transistor technology
Sun et al. Analytical gate fringe capacitance model for nanoscale MOSFET with layout dependent effect and process variations
CN112002642A (zh) 一种抗总剂量辐射效应的FinFET器件设计方法
Fu et al. Effect of charge trapping on electrical characteristics of silicon junctionless nanowire transistor
Tirumaladass A Simulation Study of Variability in Gate-all-Around Nanosheet Transistors
Fan et al. Physics-Integrated Machine Learning for Efficient Design and Optimization of a Nanoscale Carbon Nanotube Field-Effect Transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220915

Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant