CN105247787A - 可重新配置的多路径注频锁相振荡器 - Google Patents

Abstract

环形振荡器包括三个或更多延迟单元，每个延迟单元包括多条差分输入引线和一条差分输出引线，其中，每条差分输入引线包括一个或多个反相器；所述三个或更多延迟单元相互连接以形成多条循环路径，每条循环路径连接每个延迟单元的差分输出引线至其他延迟单元相应的差分输入引线，每条循环路径提供每个延迟单元的相应的差分输入引线中的一些反相器确定的反相器强度；所述多条循环路径用于生成具有工作频率的震荡信号；通过数字化调整所述多条循环路径中的一条或多条中的一个或多个反相器强度，可以调整所述工作频率。

Description

可重新配置的多路径注频锁相振荡器

本发明要求于2013年10月3日由EuhanChong递交的发明名称为“可重新配置的多路径注频锁相振荡器”的第14/045,052号美国专利申请案的在先申请优先权，该在先申请的内容以引入的方式并入本文。

背景技术

环形振荡器可以包括多个延迟级或延迟单元，所述延迟级或延迟单元用于生成具有工作频率的自持的振荡信号。注频锁相振荡器(简称ILO)为一种可追踪其工作频率至输入参考时钟的环形振荡器。ILO可以用于各种目的，例如，倍频、频率划分以及时钟生成。ILO可能具有高输入追踪带宽，这将有助于在提供低噪声和多相位时钟时排除偏置噪声。数字时钟和数据恢复(简称CDR)设备中的相位旋转器可能需要所述多相位时钟，例如，用于对接收到的数据进行取样以及追踪。

现代设备中，为了适应各种应用程序，可以设计环形振荡器以覆盖宽频率调节范围(例如，从2千兆赫(GHz)至7.5GHz或更高)。设计这种环形振荡器的一大挑战在于：使功率和占用面积最小化的同时，采用足够的振幅和低相位噪声来覆盖宽频率范围。

发明内容

在一实施例中，本发明揭示了一种环形振荡器，包括三个或更多延迟单元，每个延迟单元包括多条差分输入引线和一条差分输出引线，其中，每条差分输入引线包括一个或多个反相器；所述三个或更多延迟单元相互连接以形成多条循环路径，每条循环路径连接每个延迟单元的差分输出引线至其他延迟单元相应的差分输入引线，每条循环路径提供由每个延迟单元的相应的差分输入引线中的一些反相器确定的反相器强度；所述多条循环路径用于生成具有工作频率的震荡信号；通过数字化调整所述多条循环路径中的一条或多条中的一个或多个反相器强度，可以调整所述工作频率。

在另一实施例中，本发明揭示了一种环形振荡器，包括多个延迟单元，每个延迟单元包括主输入引线、第二输入引线以及输出引线，其中，每个延迟单元的主输入引线包括第一组反相器片，每个延迟单元的第二输入引线包括第二组反相器片，所述多个延迟单元相互耦合以提供主路径和第二路径，其中，所述主路径连接每个延迟单元的输出引线至其他延迟单元相应的主输入引线，所述第二路径还连接每个耦合的延迟单元的输出引线至其他延迟单元相应的第二输入引线，所述主路径和所述第二路径用于生成具有工作频率的振荡信号；数字控制器耦合于所述多个延迟单元并用于控制所述主路径中的第一反相器强度和所述第二路径中的第二反相器强度，所述第一组和第二组反相器片分别确定所述第一和第二反相器强度；控制第一和第二反相器强度中的至少一个会调整所述工作频率。

在又一实施例中，本发明揭示一种由包括三个或更多延迟单元和延迟单元之间连接形成的多条路径的环形振荡器执行的方法，所述方法包括：生成具有工作频率和振幅的振荡信号，通过数字化控制多条路径中的至少一个的至少一个反相器强度校准所述振荡信号，其中，控制至少一个反相器强度会调整所述工作频率，或所述振幅，或二者。

通过以下结合附图和权利要求的详细描述，这些以及其他特征将会被清楚的理解。

附图说明

为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。

图1为一种环形振荡器的实施例的示意图；

图2为一种环形振荡器的实施例的更详细的示意图；

图3为一种延迟单元的实施例的示意图；

图4为一种可能为延迟单元中一部分的数字控制电路的实施例的更详细的示意图；

图5A和5B为所揭示的环形振荡器的测量结果图；

图6A和6B为所揭示的实施例和传统方法获得的结果比较图；

图7为一种注频锁相振荡器(简称ILO)的实施例的示意图；

图8为一种校准方法的实施例的流程图；

图9为另一种方法的实施例的流程图。

具体实施方式

首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。

传统的环形振荡器中，可以通过调整负载电容或接通以及断开每个延迟单元中的一组负载电容来实现粗频率调节。例如，为实现具有足够振幅的指定的工作频率，将会接通更多负载电容来使振荡器减速。这种调节方法可能导致潜在的问题。例如，为适应较宽的频率调节范围，环形振荡器可能需要有较大组的负载电容。进一步地，由于所述电容组的长匹配的路由以及由于电容组本身，负载电容组可以将寄生负载加入至所述环形振荡器，这将降低所述环形振荡器的最大速度。另外，与所述环形振荡器的其他部件，例如反相器和开关相比，所述电容组可能占用较大的面积。

本发明阐述了可重新配置数字控制位元的多路径环形振荡器的实施例。所述多路径环形振荡器可以包括三个或更多延迟单元，以及耦合于所述延迟单元的处理器(例如，数字控制器)。所述延迟单元之间的连接可以形成多条循环路径，包括主路径和至少一条辅路径。每条辅路径可以为前馈路径，用于降低每个延迟单元的相位延迟，从而加速所述环形振荡器。如果需要，一条或多条辅路径可以为三态的或关闭的，例如，将所述环形振荡器转换成单一的前向路径环形振荡器。每条路径可以有每个延迟单元中实现的一些反相器或反相器片，这些在路径中接通的反相器可以确定所述路径的反相器强度，这反过来会影响振荡频率。另外，所述耦合于所述延迟单元的处理器可以生成数字控制信号(例如，具有多个位元的二进制代码)，从而控制每条路径中反相器的开启和关闭。通过调整每条路径中的反相器强度，所述处理器可以调节所述工作频率，所述振幅，或二者。在一实施例中，降低一条或多条路径中的反相器强度会导致频率的降低，同时会导致振荡振幅的增加(假设具有恒定的源电流)。因此，对于较低的频率，提供相同的振荡振幅可能需要更少的源电流。因此，所述揭示的环形振荡器可以协助节约功率并减少占用面积。

图1为环形振荡器100的实施例的示意图。为了便于说明，示出的所述反相器100包括四个延迟单元(或延迟级)：102、104、106和108。需要理解的是，此处揭示的环形振荡器可以包括N个延迟单元，其中，N为大于2的任意整数。可以配置所述四个延迟单元102-108以生成八个等距的输出相位，每个相位由360/8＝45度隔开。可以将所述八个相位信号记为ILO时钟<3:0>和ILO时钟<7:4>。需要说明的是，本领域的普通技术人员可以容易理解附图中的一些符号。

在一实施例中，输入时钟可以确定环形振荡器100的工作频率。所述输入时钟可以是高速时钟，所述高速时钟为具有正端(记为HSclkp)和负端(记为HSclkm)的差分信号。可以将所述高速时钟缓存并注入所述环形振荡器100中的多个差分节点中的任何一个。例如，如图1所示，可以在延迟单元104的差分输入注入所述高速时钟。当所述环形振荡器100锁定输入的高速时钟，将所述环形振荡器视为注入锁相的并因此称作ILO。

所述环形振荡器100可能具有粗调和微调能力，使频率集中到所述高速输入时钟。可用通过数字化控制ILO粗代码实现粗调，而可以通过调整数模转换器电流(简称IDAC)实现微调，这可以由ILO微代码控制。下面进一步对环形振荡器的工作原理进行说明。

图2为环形振荡器200的实施例的更详细的示意图，所述环形振荡器200也包括四个延迟单元：202、204、206和208。延迟单元202-208中的每个可以包括多条差分输入引线和一条差分输出引线，其中每条差分输入引线可以包括一个或多个反相器(图2中未示出反相器)。以延迟单元202为例：所述延迟单元202包括三条差分输入引线，包括主输入引线202a、第二输入引线202b、第三输入引线202c和差分输出引线203。所述第二和第三输入引线202b和202c为辅输入引线，可以提供前馈输入信号并可以具有不超过所述主输入引线202a的反相器强度。

需要说明的是，每个差分输入或输出引线可以包括正端和相应的负端。例如，所述主输入引线202a有正端(记为inp)和负端(记为inm)，所述第二输入引线202b有正端(记为s1p)和负端(记为s1m)，所述第三输入引线202c有正端(记为s2p)和负端(记为s2m)。为了清楚说明起见，一些描述可能只关注一端，因为另一端功能类似，正如本领域的普通技术人员可以理解的。进一步地，一种记为vosc的电源可以驱动延迟单元202-208中的每个。

所述环形振荡器200为多路径振荡器，因为环形振荡器200的延迟单元202-208可以耦合，从而形成多条循环路径(简称路径)，包括主路径和至少一条辅路径。所述主路径可以连接每个延迟单元的输出引线至其他延迟单元的主主输入引线，辅路径还可以连接每个延迟单元的输出引线至又一其他延迟单元相应的辅输入引线。例如，如图2所示的主路径中，输出引线203连接输入引线204a，输出引线205连接输入引线206a，输出引线207连接输入引线208a，输出引线209连接输入引线202a。

另外，如图2所示的第二路径中，所述输出引线203还连接输入引线206b，所述输出引线205还连接输入引线208b，所述输出引线207还连接输入引线202b，所述输出引线209还连接输入引线204b。如图2所示的第三路径中，所述输出引线203还连接输入引线208c，所述输出引线205还连接输入引线202c，所述输出引线207还连接输入引线204c，所述输出引线209还连接输入引线206c。需要说明的是，由于电路的复杂性，一些连接线未示出，但是可以通过引线标签识别连接(通过输出引线203和输入引线206b上的标签clk<1>和clk<5>识别输出引线203和输入引线206b之间的连接)。

所述多条路径中的每条可以形成闭环。在一实施例中，所述主路径，第二路径，和第三路径之间的组合可以用于生成具有工作频率的振荡信号。所述第二和第三路径可能为通过缩短每级的延迟增加所述环形振荡器200的速度(例如，工作频率)的前馈路径。

所述环形振荡器200还可以包括处理器，所述处理器耦合于所述延迟单元202-208，并用于通过数字化调整多条循环路径中的一条或多条中的一个或多个反相器强度以调节工作频率。例如，如图2所示，四个数字控制器或控制模块212、214、216以及218可以分别耦合于所述延迟单元202-208。所述数字控制器212-218可以使用数字控制位元(例如，二进制位元)调整延迟单元202-208形成的每条路径的反相器强度。

在一实施例中，调整每个反相器强度可以改变循环路径中生成的驱动信号，改变一个或多个驱动信号可以改变每个延迟单元看到的总相位延迟，并且改变总相位延迟可以调节工作频率。进一步地，所述主路径可以用于提供主驱动信号，每个至少一条辅路径中可以用于提供辅驱动信号，所述辅驱动信号具有比主驱动信号更早的相位。需要说明的是，调整多条循环路径中的反相器强度使得所述主驱动信号不弱于所述至少一个辅驱动信号中的任何一个。

图3为延迟单元300的实施例的示意图，所述延迟单元300可以为环形振荡器100或200中所示的任何延迟单元。与所述延迟单元202-208(为了简洁性，更多的描述将集中在不同的或未提及的方面)类似，所述延迟单元300可以包括主输入引线310、第二输入引线320、第三输入引线330以及输出引线340。需要说明的是，每个输入/输出引线的正端和负端可以相互对称，如图3所示，因此，可以集中描述所述两端中的一个。所述延迟单元300还可以包括反并联反相电路350，所述反并联反相电路350用于确保所述输出引线340在记为op的正端和记为om的负端生成具有相反相位的两个信号。另外，所述延迟单元300还可以包括负载电容，如果需要，可以调整所述负载电容以调节所述工作频率。

所述多个输入引线中的每个可以包括一些反相器(数量可以为任何正整数)，可以将所述反相器作为反相器片或任何其他类型的反相器。如图3所示，所述主输入引线310包括三个反相器片，所述三个反相器片可通过三个信号控制位元进行控制。类似地，所述第二输入引线320包括三个反相器片，所述三个反相器片可通过三个信号控制位元进行控制。所述第三输入引线330包括两个个反相器片，所述两个反相器片可通过两个信号控制位元进行控制。

在具有多个延迟单元的环形振荡器中，可以将每个延迟单元配置为包括相同或相似的结构。因此，每条路径在每个延迟单元中有一些反相器。例如，如果使用多个延迟单元300，主路径在每个延迟单元300中有三个反相器片，第三路径在每个延迟单元300中有两个反相器片。另外，路径中反相器的数量可以确定路径提供的反相器强度。可以假设每个反相器有相同的反相器强度，但其实不需要如此，只要主路径提供的反相器强度不少于辅路径提供的反相器强度。

在一实施例中，每个反相器片可以包括一个或多个开关或可以耦合于一个或多个开关。如图3所示，每个反相器通过顶部开关连接电压源(记为VOSC)，并通过底部开关连接其他电压源或接地(记为VSS)。信号控制器可以控制开关的开通和关闭，所述信号控制器可以生成二进制位元作为控制信号来接通或断开任何反相器片。进一步地，第二路径或第三路径中的反相器或反相器片可以是三态的，可以形成高阻抗输出。结果，所述第二路径或第三路径可能在所述三态中阻塞。因为所述第二路径或第三路径可以为前馈路径，消除这些路径可以增加每个延迟单元中的相位延迟。本质上，包括三态辅路径的环形振荡器可以作为传统的单一路径环形振荡器。

图4为数字控制电路400的实施例的示意图，所述数字控制电路400可以为延迟单元(例如，延迟单元300)的一部分。图4示出了延迟单元中输入引线的反相器部分。具体地，第一组反相器片(示为4x)包含在主路径中，第二组反相器片(示为2x)包含在第二并联路径中，第三组反相器片(示为1x)包含在第三并联路径中。在一实施例中，每条路径中的反相器片可以是二进制加权，并且互补型金属氧化物半导体(简称CMOS)开关可以禁用或启用反相器片。例如，控制信号中，共三个位元可以用于控制所有路径，其中，第一位元(也就是，最高有效位(简称MSB))(记为Enable<2>)可以专用于主路径，第二位元(记为Enable<1>)可以专用于第二路径，第三位元(最低位(简称LSB))(记为Enable<0>)可以专用于第三路径。需要说明的是，如图4所示的主路径、辅路径以及第三路径可能与多路径环形振荡器中的路径不同。该数字化可控反相器或反相器片指示如何控制每个独立路径。图4中，每条路径的输入口和输出口可以共享。一方面，对于多个环形振荡器路径，可以共享输出口而不能共享输入口。如图4所示，此处的4x、2x和1x可以指示由位元位置(例如，第一位元携带2x第二位元权重，携带4x第三位元权重)确定的相对的反相器强度。所述反相器片的二进制加权和转换特性允许对反相器强度进行数字化控制，例如，通过数字控制器。所述开关可以连接和不连接反相器与电源(VOSC)和地面(VSS)。

在一实施例中，数字控制器可以使用单一信号控制环形振荡器中存在的多条路径中的反相器强度。这样，所述信号的多个位元可以映射到所述多条路径。由于校准期间会调整工作频率，所述数字控制器可以使用映射表来配置环形振荡器。

表1示出了数字控制器使用的映射表的实施例，所述数字控制器可通过硬件或硬件和软件的组合来实现的处理器。

表1关于多条路径的映射表

如表1所示，vco_cal表示可以作为多个二进制位元的控制信号。所述控制信号的值(例如，在0-15范围内具有16个潜在值的4个位元)可以确定环形振荡器(例如，环形振荡器100或200)中反相器的总强度。更具体地，所述记为vco_cal<3:0>的4个位元控制信号可以作为所述环形振荡器的粗调信号，并映射到主路径、第二路径以及第三路径中的反相器强度。例如，记为psel<2:0>的三个位元表示主路径中的第一反相器强度，记为s1sel<2:0>的三个位元代表第二路径中的第二反相器强度，记为s2sel<1:0>的两个位元表示第三路径中的第三反相器强度。

可以设计所述映射表为，例如，vco_cal增加时，每条路径中的反相器强度可以保持不变或增加。根据所述映射表，vco_cal<3:0>＝7确定所述主路径、第二路径以及第三路径相应地具有相对的反相器强度6、0和0，表示所述第二路径和第三路径为三态的或已被断开。Vco_cal<3:0>＝12确定所述主路径、第二路径以及第三路径相应地具有相对的反相器强度6、4和1。

在应用中，根据此处揭示的实施例，随着反相器总强度降低，所述环形振荡器的频率会降低，这反过来可以增加振荡信号的振幅。增加所述振幅的同时，可以选择vco_cal值单调降低所述频率。下面将进一步说明频率和振幅校准。

图5A和5B为所揭示的环形振荡器的测量结果图。图5A示出了关于环形振荡器的控制信号vco_cal、工作频率以及IDAC电流的测量结果。根据表1中映射表所示，获得关于环形振荡器300的测量结果。可以看出，假设IDAC保持不变，当vco_cal降低，所述工作频率相应地降低。如图5A所示，Vco_cal粗调设置可以带来环形振荡器中等距的频段。进一步地，对于某个特定的vco_cal值，IDAC电流越大，频率越高。

图5B示出了关于环形振荡器的控制信号vco_cal、振幅以及IDAC电流相关的测量结果。可以看出，假设IDAC保持不变，当vco_cal降低，所述振幅相应地增加。如图5B所示，Vco_cal粗调设置可以带来环形振荡器中等距的振幅带。进一步地，对于某个特定的vco_cal值，IDAC电流越大，振幅越高。

结合图5A和5B，可以看出，当频率降低，振幅增加。为理解频率与振幅之间的关系，从IDAC电流的角度来看，延迟单元可以具有有效阻抗。当反相器片数量减少时，频率会降低，所述有效阻抗会增加。假设IDAC电流保持不变，振荡振幅(电压)可能相应地增加，因为电压＝电流*阻抗。另一种理解方式是，因为负载电容保持不变，电压变化率表示振幅保持不变。当频率增加时，每个振荡周期变长，这样，振荡电压有更多时间上拉和下拉，导致振幅更高。

根据此处揭示的实施例，通过调整反相器强度调节频率可能比传统的方法更有优势，这样，可以通过改变负载电容以调节频率。图6A和6B为所揭示的实施例(实线所示)和传统方法(虚线所示)获得的结果比较图。图6A有关于控制信号值、IDAC电流以及工作频率，而图6B有关于控制信号值、IDAC电流以及振幅。

可以看出，当通过降低揭示的控制信号来降低环形振荡器的频率，振幅相应地增加。振幅的增加表示在低频率下使用低IDAC电流是可能的，并且所述低IDAC电流能够带来功率的节约。因此，本发明中，可以使环形振荡器的功率降低到低数据速率(较低频率)，从而使得通过更大范围的数据速率时，更具竞争性。对所述控制信号的重新配置可以突破功率与振幅之间的平衡。

根据本发明，相比较而言，传统的方法(即，调整负载电容以调节频率/振幅)可能不会带来功率的节约。传统方法中，当负载电容增加时，对于相同的IDAC，频率会降低，但是振幅仍保持不变。也就是说，粗调对于振幅无影响(如图6中重叠的虚线所示)。只有IDAC电流可以控制振幅。这意味着为实现某种振幅，需要提供一定数量的IDAC电流，因此，不管工作频率如何，功率可以保持不变。

图7为ILO700的实施例的示意图，所述ILO700可以包括振荡电路部分710以及ILO数字校准部分720。所述ILO700可以用于各种系统，如多速率背板串行/解串器(简称SerDes)产品。所述振荡电路部分710可以用于生成具有振幅和工作频率的振荡信号，所述工作频率可以追随输入时钟信号(记为HSref时钟)。所述ILO数字校准部分720可以用于校准或调节振荡信号的频率和振幅。其中，可以有粗调和微调。粗调信号(例如，记为ILO粗代码的多位元代码)可以用于调整振幅，而微调代码(记为IDAC_code<K:0>)可以用于调整所述频率。

所述ILO数字校准部分720可以包括频率探测器722、振幅比较器724以及校准状态机726。所述频率探测器722可以用于检测工作频率(记为ILO时钟)。所述振幅比较器724可以用于比较振荡信号的振幅(记为ILOamp)和参考电压(记为Vref)。

需要说明的是，可以将所述振荡电路部分710(还有与此有关的数字控制器212-218)作为处理器。所述处理器可用作一个或多个中央处理器(简称CPU)芯片、核芯(例如，多核处理器)、现场可编程门阵列(简称FPGA)、专用集成电路(简称ASIC)和/或数字信号处理器(简称DSP)予以实现。所述处理器可通过硬件或硬件和软件的组合来实现。

操作中，所述振荡电路部分710可以首先用于其最快设置(最高频率)。然后，可以将所述频率校准为高速参考时钟。可以根据参考电压(简称Vref)检测所述ILO的振幅(简称ILOamp)。如果振幅不够，可以减少粗调代码(例如，数字信号控制器)。如前文所述，随着粗调代码减少，所述频率降低，同时所述振幅会增加。接下来，可以根据新的粗调代码再次校准频率。如果振幅仍然不够，可以进一步减少粗调代码(例如，数字信号控制器)。这种循环不断重复直到所述振幅大于参考电压(简称Vref)，所述参考电压可以是可编程数值。

例如，请再参考图5A和5B，可以假设特定的工作频率为5GHz，特定的最小振幅为0.61伏(V)(需要注意，任何其他数值操作方式类似)。这样，可以将初始调节码设置为15(根据表1，这表示主路径、第二路径和第三路径中的反相器强度为7、5和3)。根据图5B，生成5GHz信号的最小IDAC电流大约是65毫安(mA)。但是，根据图5A，在反相器强度为(753)时，65mAIDAC电流产生大约0.58V的振幅，所述振幅低于特定的振幅。

然后，可以减少所述调节码，例如，从15减到14，从而使反相器强度变为(752)。再次，根据图5B，生成5GHz信号的最小IDAC电流大约为77mA。但是，根据图5A，在反相器强度为(752)时，77mAIDAC电流产生大约0.595V的振幅，所述振幅仍低于特定的振幅。

然后，可以进一步减少所述调节码，例如，从14减到13，从而使反相器强度变为(642)。再次，根据图5B，生成5GHz信号的最小IDAC电流大约为85mA。进一步地，根据图5A，在反相器强度为(642)时，85mAIDAC电流产生大约0.62V的振幅，所述振幅高于特定的振幅。因此，可以将数值为13的调节码和所述85mA的IDAC电流设置为环形振荡器最后的设置。

图8为校准方法800的实施例的流程图，所述校准方法800可以应用于此处揭示的环形振荡器(例如，环形振荡器200、300，或ILO700)。实际应用中，可以为特定的环形振荡器指定工作频率以及最小振幅，因此，所述方法800可以用于消耗最小的功率的同时，满足频率和振幅要求。步骤810中开始执行所述方法800，步骤810中，可以根据校准为所述环形振荡器设置初始调节信号(例如，二进制代码)。可以经常将所述初始调节信号设置为最高二进制代码，比如设置为数值为15(以二进制形式：1111)的4位元代码。步骤820中，方法800可以确定通过所述初始代码生成指定的频率的最小IDAC电流。步骤830中，所述方法800可以检测是否所述最小IDAC电流能够产生大于或等于所述指定的最小振幅的振幅。如果达到步骤830中的状况，所述方法800可以继续步骤850，步骤850中，可以指定所述调节码和所述IDAC电流为所述环形振荡器的最终设置。否则，所述方法800可以继续步骤840，步骤840中，可以减少所述调节码。需要说明的是，每次的减少量可以为一个(例如，从15减少到14)或多个(例如，从15减少到13或更少)。所述方法800返回步骤820，步骤820中，确定通过所述减少的代码生成指定的频率的新的最小IDAC电流。可以重复所述迭代或循环直到振幅等于或超过指定的最小振幅。

图9为另一方法900的实施例的流程图，所述方法900可以应用于此处揭示的环形振荡器ILO(例如，所述环形振荡器200、300或ILO700)。如上所述，所述ILO可以包括三个或多个延迟单元以及所述延迟单元之间连接形成的多条路径。步骤910中开始执行所述方法900，步骤910中，可以接收参考时钟信号(例如，高速时钟)作为延迟单元中的至少一个的输入。步骤920中，所述方法900可以生成具有工作频率和振幅的振荡信号。所述工作频率可以追踪所述参考时钟信号的频率。步骤930中，所述方法900可以通过数字化控制多条路径中的至少一个的至少一个反相器强度校准所述振荡信号，其中，所述控制至少一个反相器强度调节所述工作频率，或所述振幅，或二者。在一实施例中，数字位元可以在无需调整环形振荡器的任何负载电容的情况下实现数字化控制所述至少一个反相器强度。

进一步地，如上所述，校准所述振荡信号可以包括设置初始调节码并根据更新的调节码迭代地确定最小源电流，使工作频率匹配参考频率，并使所述振幅成为大于或等于为所述环形振荡器指定的最小振幅的最小振幅。需要说明的是，第一迭代中的更新的调节码为初始调节码，任何其他迭代中更新的调节码较前一个迭代中的调节码减少了。另外，可以将所述更新的调节码和所述最小源电流指定为最终的校准设置，所述更新的调节码和所述最小源电流使工作频率匹配参考频率，并使所述振幅成为大于或等于为所述环形振荡器指定的最小振幅的最小振幅。

如上所述，调节信号可以数字化控制包括主路径、第二路径和第三路径的多条路径中的反相器强度。进一步地，第二和第三路径中的反相器或反相器片可以为三态的，并可以使所述环形振荡器在更少的前馈路径中操作，例如，只在主路径而没有前馈路径或一个前馈路径中。

校准信号可以单独地改变多条路径中的每个的反相器强度。可以根据预定义顺序设计算法，这样，可以单调增加速度并降低所述环形振荡器的振幅。改变反相器强度会有效实现粗调。在这种粗调方法下，一个好处是当所述环形振荡器减速时，振幅增加。

所揭示的调节方法可以使最小功率校准算法得以实施，因为可以解耦频率与振幅之间的平衡点。所述校准算法可以通过粗调控制来调整振幅并通过微调控制来调整频率。通过将所述环形振荡器校准对于每个数据速率都有稳定的振幅，可以为每个数据速率找到功率最优方案。

与现有技术相比，所揭示的环形振荡器可以带来各种益处，包括降低的功率以及减少占用面积。与现有技术相比，可以获得降低功率的指定的振幅。本发明中，可以增加频率调节范围(例如，覆盖2GHz至7.5GHz或更高)，并提供优化所述环形振荡器的附加自由度。本发明使能够优化噪声以及期望的数据速率的功率的校准例程的实现成为可能。

本发明公开至少一项实施例，且所属领域的普通技术人员对所述实施例和/或所述实施例的特征作出的变化、组合和/或修改均在本发明公开的范围内。因组合、合并和/或省略所述实施例的特征而得到的替代性实施例也在本发明的范围内。在明确说明数字范围或限制的情况下，此类表达范围或限制可以被理解成包括在明确说明的范围或限制内具有相同大小的迭代范围或限制(例如，从约为1到约为10包括2、3、4等；大于0.10包括0.11、0.12、0.13等)。例如，只要公开具有下限R_l和上限R_u的数字范围，则明确公开了此范围内的任何数字。具体而言，在所述范围内的以下数字是明确公开的：R＝R_l+k*(Ru–R_l)，其中k为从1％到100％范围内以1％递增的变量，即，k为1％、2％、3％、4％、5％……50％、51％、52％……95％、96％、97％、98％、99％或100％。此外，由上文所定义的两个数字R定义的任何数字范围也是明确公开的。除非另有说明，否则术语“约”是指随后数字的±10％。相对于权利要求的任一元素使用术语“选择性地”意味着所述元素是需要的，或者所述元素是不需要的，两种替代方案均在所述权利要求的范围内。使用如“包括”、“包含”和“具有”等较广术语应被理解为提供对如“由……组成”、“基本上由……组成”以及“大体上由……组成”等较窄术语的支持。因此，保护范围不受上文所陈述的说明限制，而是由所附权利要求书界定，所述范围包含所附权利要求书的标的物的所有等效物。每一和每条权利要求作为进一步揭示内容并入说明书中，且所附权利要求书是本发明的实施例。对所述揭示内容中的参考进行的论述并非承认其为现有技术，尤其是具有在本申请案的在先申请优先权日期之后的公开日期的任何参考。本发明中所引用的所有专利、专利申请案和公开案的揭示内容特此以引用的方式并入本文本中，其提供补充本发明的示例性、程序性或其它细节。

虽然本发明多个具体实施例，但应当理解，所公开的系统和方法也可通过其它多种具体形式体现，而不会脱离本发明的精神或范围。本发明的实例应被视为说明性而非限制性的，且本发明并不限于本文本所给出的细节。例如，各种元件或部件可以在另一系统中组合或合并，或者某些特征可以省略或不实施。

此外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或合并。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式通过某一接口、设备或中间部件间接地耦合或通信。其它变更、替换、更替示例对本领域技术人员而言是显而易见的，均不脱离此处公开的精神和范围。

Claims (20)

1.一种环形振荡器，其特征在于，包括：

三个或更多延迟单元，其中，每个延迟单元包括多条差分输入引线和差分输出引线，每条差分输入引线包括一个或多个反相器；

其中，所述三个或更多延迟单元相互连接以形成多条循环路径，每条循环路径连接每个延迟单元的差分输出引线至其他延迟单元的相应的差分输入引线，每条循环路径提供每个延迟单元相应的差分输入引线中的一些反相器确定的反相器强度；

其中，所述多条循环路径用于生成具有工作频率的震荡信号，通过数字化调整所述多条循环路径中的一条或多条中的一个或多个反相器强度，所述工作频率是可调的。

2.根据权利要求1所述的振荡器，其特征在于，每个延迟单元中的多条差分输入引线包括主输入引线和至少一个辅输入引线，所述多条路径包括一个主路径和至少一条辅路径，其中，所述主路径正连接每个延迟单元的差分输出引线至其他延迟单元相应的主输入引线，每条辅路径负连接每个延迟单元的差分输出引线至其他单元相应的辅输入引线。

3.根据权利要求2所述的振荡器，其特征在于，所述主路径用于提供主驱动信号，每个所述至少一条辅路径用于提供辅驱动信号，所述辅驱动信号具有比主驱动信号更早的相位，其中，调整多条循环路径中的反相器强度使得所述主驱动信号不弱于所述至少一个辅驱动信号中的任何一个。

4.根据权利要求2所述的振荡器，其特征在于，每条循环路径包括一些耦合到一个或多个开关的反相器片，其中，所述循环路径中的一些反相器片确定循环路径中的每个反相器强度，所述调整一个或多个反相器强度包括接通一条或多条循环路径中的反相器片或断开一条或多条循环路径中的反相器片。

5.根据权利要求4所述的振荡器，其特征在于，所述至少一条辅路径中的每个反相器片是三态的，调整所述反相器强度包括：禁用所述至少一条辅路径，所述辅路径中的每个反相器片具有高阻抗输出。

6.根据权利要求4所述的振荡器，其特征在于，通过单一控制信号数字化调整所述一个或多个反相器强度，其中，所述控制信号包括一些用于确定多条循环路径中的每个反相器片是否需要被接通或断开的二进位位元。

7.一种环形振荡器，其特征在于，包括：

多个延迟单元，其中，每个延迟单元包括主输入引线、第二输入引线以及输出引线，所述每个延迟单元的主输入引线包括第一组反相器片，所述每个延迟单元的第二输入引线包括第二组反相器片；

其中，所述多个延迟单元相互耦合以提供主路径和第二路径，其中，所述主路径连接所述每个延迟单元的输出引线至其他延迟单元相应的主输入引线，所述第二路径还连接每个耦合的延迟单元的输出引线至其他延迟单元相应的第二输入引线，所述主路径和所述第二路径用于生成具有工作频率的振荡信号；

数字控制器，耦合于所述多个延迟单元并用于控制所述主路径中的第一反相器强度以及所述第二路径中的第二反相器强度，其中，所述第一组和第二组反相器片分别确定所述第一和第二反相器强度，控制所述第一和第二反相器强度中的至少一个会调整所述工作频率。

8.根据权利要求7所述的振荡器，其特征在于，所述多个延迟单元还包括第三输入引线，其中，所述每个延迟单元的第三输入引线包括第三组反相器片；

所述多个延迟单元还相互耦合以提供第三路径，所述第三路径还连接所述耦合的每个延迟单元的输出引线至其他延迟单元相应的第三输入引线，其中；

所述第三路径有助于生成振荡信号；

所述数字控制器还用于控制所述第三路径中的第三反相器强度，所述第三组反相器片确定第三反相器强度，并且控制所述第一、第二、和第三反相器强度中的至少一个会调整所述工作频率。

9.根据权利要求8所述的振荡器，其特征在于，所述多个延迟单元包括第一、第二、第三、和第四延迟单元，其中，主路径中，所述第一延迟单元的输出引线连接所述第二延迟单元的主输入引线，所述第二延迟单元的输出引线连接所述第三延迟单元的主输入引线，所述第三延迟单元的输出引线连接所述第四延迟单元的主输入引线，所述第四延迟单元的输出引线连接所述第一延迟单元的主输入引线。

10.根据权利要求9所述的振荡器，其特征在于，所述第二路径中，所述第一延迟单元的输出引线还连接所述第三延迟单元的第二输入引线，所述第二延迟单元的输出引线还连接所述第四延迟单元的第二输入引线，所述第三延迟单元的输出引线还连接所述第一延迟单元的第二输入引线，所述第四延迟单元的输出引线还连接所述第二延迟单元的第二输入引线。

11.根据权利要求10所述的振荡器，其特征在于，每个延迟单元中的主输入引线、第二输入引线、和输出引线都为差分引线，并且每个都具有正端和负端，其中，第三路径中，所述第一延迟单元的输出引线还连接所述第四延迟单元的第三输入引线，所述第二延迟单元的输出引线还连接所述第一延迟单元的第三输入引线，所示第三延迟单元的输出引线还连接所述第二延迟单元的第三输入引线，所述第四延迟单元的输出引线还连接所述第三延迟单元的第三输入引线。

12.根据权利要求7所述的振荡器，其特征在于，所述控制主路径中的第一反相器强度包括：确定每个延迟单元的主输入引线中使用多少第一组反相器片，所述控制第二路径中的第二反相器强度包括：确定每个延迟单元的第二输入引线中使用多少第二组反相器片，其中，控制第一、第二、和第三反相器强度使得所述第一反相器强度不低于所述第二反相器强度，所述第二反相器强度不低于所述第三反相器强度。

13.根据权利要求12所述的振荡器，其特征在于，所述每个延迟单元中的第一组和第二组反相器都为二进制加权，其中，每个反相器片耦合于一个或多个开关，所述确定使用多少第一组和第二组反相器片通过接通或断开开关来实现。

14.根据权利要求13所述的振荡器，其特征在于，控制第二反相器强度包括：将每个所述第二组反相器片转换至三态，从而禁用所述第二路径。

15.根据权利要求12所述的振荡器，其特征在于控制第一、第二、和第三反相器强度通过所述数字控制器生成的单一控制信号来实现，其中，所述单一信号包括四个二进制位元，所述四个二进制位元值确定所有反相器强度。

16.一种由包括三个或更多延迟单元和延迟单元之间连接形成的多条路径的环形振荡器执行的方法，其特征在于，所述方法包括：

生成具有工作频率和振幅的振荡信号；

通过数字化控制多条路径中的至少一个的至少一个反相器强度校准所述振荡信号，其中，所述控制至少一个反相器强度调节所述工作频率，或所述振幅，或二者。

17.根据权利要求16所述的方法，其特征在于，还包括：接收时钟参考信号作为所述延迟单元中至少一个的输入，其中，所述工作频率追踪所述时钟参考信号的频率，所述数字化控制至少一个反相器强度通过数字位元实现，无需调整环形振荡器的任何负载电容。

18.根据权利要求17所述的方法，其特征在于，所述延迟单元包括第一、第二、第三、和第四延迟单元，所述多条路径包括分别具有第一、第二和第三反相器强度的第一、第二和第三路径，其中，为所述环形振荡器提供所述数字位元作为具有四个二进制位元的控制代码，记为vco_cal的控制代码根据下列映射表确定记为psel的第一反相器强度、记为s1sel的第二反相器强度以及记为s2sel的第三反相器强度之间的相对关系：

vco_cal psel s1sel s2sel 15 7 5 3 14 7 5 2 13 6 4 2 12 6 4 1 11 6 4 0 10 6 3 0 9 6 2 0 8 6 1 0 7 6 0 0 6 5 0 0 5 4 0 0 4 3 0 0 3 2 0 0 2 1 0 0 1 0 0 0 0 0 0 0

19.根据权利要求16所述的方法，其特征在于，所述数字化控制至少一个反相器强度包括：通过接通或断开路径中的一个或多个反相器改变连接在路径中的一些反相器，其中，接通所述一个或多个反相器会导致工作频率的增加以及振幅的降低，断开所述一个或多个反相器会导致工作频率的降低以及振幅的增加。

20.根据权利要求16所述的方法，其特征在于，所述校准振荡信号包括：

设置初始调节码；

根据更新的调节码迭代确定最小源电流，导致所述工作频率匹配参考频率，并使所述振幅成为大于或等于为所述环形振荡器指定的最小振幅的最小振幅，其中；

第一次迭代中更新的调节码为初始调节码，任何其他迭代中更新的调节码由前一个迭代确定，将所述导致所述工作频率匹配参考频率，并使所述振幅成为大于或等于最小振幅的最小振幅的更新的调节码和所述最小源电流指定为最终校准设置。