CN1235418A - 电压控制振荡器电路及电压控制振荡方法 - Google Patents

电压控制振荡器电路及电压控制振荡方法 Download PDF

Info

Publication number
CN1235418A
CN1235418A CN99102739A CN99102739A CN1235418A CN 1235418 A CN1235418 A CN 1235418A CN 99102739 A CN99102739 A CN 99102739A CN 99102739 A CN99102739 A CN 99102739A CN 1235418 A CN1235418 A CN 1235418A
Authority
CN
China
Prior art keywords
voltage
inverter
selector
signal
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99102739A
Other languages
English (en)
Inventor
金子信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1235418A publication Critical patent/CN1235418A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

压控振荡器电路,由n个反相器构成一个环形振荡器,选择器控制电路根据从第二耗尽型场效应晶体管的临界电压产生选择信号,并从n个反相器选择第(n－i)个的输出信号或从n个反相器的第n个的另一输出信号的任一个以将所选输出信号提供给n个反相器的第一个。结果,通过根据第一耗尽型场效应晶体管的临界电压的变化量来改变反相器的总级数而使电压控制振荡器以恒定的频率进行振荡。因此,该耗尽型场效应晶体管的临界电压的允许可变范围将被增宽。

Description

电压控制振荡器电路及电压控制振荡方法
本发明涉及能够根据一个从外部加载的控制电压来改变振荡频率的电压控制振荡器电路及一种电压控制振荡方法。更具体地说，本发明目的在于提供一种适合于通过采用一个锁相环(PLL)电路来实现电压控制振荡器电路的技术。
通常意义上所说的电压控制振荡器电路是，例如，一种如图1所示的电路。在日本电子、信息及通讯工程师学会出版的由T.OKUYAMA和T.ENOMTO著述的“3GHz GaAs PLL时钟脉冲发生器”中对这种常规电压控制振荡器电路作了更详细地说明。
如图1所示，常规的电压控制振荡器电路具有反相器1011到1013。这些反相器1011到1013将从一个输入端TI输入进来的信号反相，并将该极性反相的信号从一个输出端To输出。通常，这样的一种电路被称作“环形振荡器”。此种环形振荡器是通过将奇数号的反相器(图1中的三个反相器)连成环形而形成的。
即，第一反相器1011由一个增强型场效应晶体管(E-FET)QE1，一个第一耗尽型场效应晶体管(D-FET)QD1，及一个第二耗尽型场效应晶体管QD2组成。(E-FET)QE1的源电极S接地，而其栅电极G被连到输入端TI。第一(D-FET)QD1的栅电极G被连到(E-FET)QE1的漏电极D，而第一(D-FET)QD1的源电极S被连到(E-FET)QE1的此漏电极D，而其漏电极D还与一个电源Vd相连。第二(D-FET)QD2的源电极S被连到该(E-FET)QE1的漏电极D，而此第二(D-FET)QD2的漏电极D与电源Vd相连。(E-FET)QE1的漏电极D及第一(D-FET)QD1的源电极S均被连到输出端To，而第二(D-FET)QD2的栅电极G被连到一个电压控制端Tc。此电压控制端Tc上加载了一个用于改变振荡频率的控制电压Vc。其应被注意的是反相器1012和1013的结构与上述反相器1011的结构相同。
在此环形振荡器电路配置中，反相器1011中的各个结构元件中的(E-FET)QE1被用作一个驱动下一级反相器1012的驱动电路，而第一(D-FET)QD1则构成了此(E-FET)QE1的负载。通过与此负载晶体管即第一(D-FET)QD1并联的第二D-FET QD2可以对流过反相器1011的负载电流进行控制。在此反相器1011中流过的电流是流过QD1的恒定电流与流过QD2的可变电流(由控制电压Vc来改变)加和在一起所产生的电流。此总电流可以确定反相器1011的传播延迟时间(tpd)。反相器1012及反相器1013都是以与上述反相器1011类似的方式进行操作的。
由于该电压控制振荡器电路的振荡频率是随整个电路配置的传播延迟时间而变化的，所以可以根据控制电压Vc来对此振荡频率进行控制。例如，当通过降低此控制电压Vc来减小流过第二(D-FET)QD2的电流时，则其对应于此电源电压Vd的上拉力将变弱。其结果是，这些反相器每个的传播延迟时间tpd均将增大，于是该电压控制振荡器电路的振荡频率将降低。相反，当通过增加此控制电压Vc来增大流过第二(D-FET)QD2的电流时，则其对应于此电源电压Vd的上拉力将变强。其结果是，这些反相器每个的传播延迟时间tpd均将减小，于是该电压控制振荡器电路的振荡频率将增大。
图2所示为类似于图1所示的电压控制振荡器电路的电压控制振荡器电路中所用的D-FET的临界电压Vt与振荡频率的关系示意图，即用于表示通过其振荡电路可以在多种频率上进行振荡的临界电压Vt的允许变化范围的曲线图示。图2所示的该曲线图示的横坐标为该D-FET的临界电压[V]，而其纵坐标则表示此电压控制振荡器电路的振荡频率(VCO振荡频率)[GHz]。换句话说，图2所示为在控制电压从0.1V变化到0.8V的情况下，其上该常规电压控制振荡器电路可以以多种频率进行振荡的多种临界电压的允许变化范围的仿真结果。在此仿真计算中，与本常规电压控制振荡器电路相同，采用了一个由9组采用GaAsD-FET及GaAs E-FET的反相器构成的环形振荡器。另外，电源电压被选择为2[V]。
如图2所示，当常规电压控制振荡器电路以1[GHz]的频率进行振荡时，D-FET的临界电压Vt的允许可变范围被定义为-0.70[V]到-0.30[V]，即0.40[V]。
由于在制造此D-FET时所出现的质量不稳定，D-FET的临界电压Vt有可能会偏移开或偏离开设定值。在此情况中，尽管构成了该反相器的第一D-FET QD1的栅源电压Vgs为一个恒定电压(=0[V])，但由于流过第一D-FET QD1的电流发生了变化，所以振荡频率仍将从一个理想频率偏移开。
电压控制振荡器电路主要用在PLL电路的回路中，要求其响应一个输入电压以一个预选频率(例如，1[GHz])进行振荡。然而，上述电压控制振荡器电路也可能会被用在一个PLL电路中，由于D-FET的临界电压Vt的允许变化范围较窄，所以此电压控制振荡器将不能在稳定状态下进行振荡。
与现有技术相同，例如，日本未决专利公报(JP-A-Heisei 6-334515)中公开了“相位同步振荡器电路”。在此种相位同步振荡器电路中，环形振荡器由第一到第五反相器链，基本反相器链，以及第一到第五选择器构成。在第一到第五反相器链中，两组反相器；4组反相器；8组反相器；16组反相器；及32组反相器被分别彼此串联在一起。在基本反相器链中，偶数号的反相器被彼此串联在一起。第一到第五选择器控制是否将这些第一到第五反相器链的每一个接入到该回路中。另外，此相位同步振荡器电路还包括相位比较电路，及递加/递减计数器。该相位比较电路对输入时钟信号的相位及从该环形振荡器中产生的振荡器时钟信号的相位进行比较。递加/递减计数器计算对应于从此相位比较电路中引出的输出信号的振荡器时钟信号的递加/递减。根据由此递加/递减计数器所加载的信号，对第一到第五选择器进行控制以使振荡器时钟信号的相位与输入时钟信号的相位保持同步。
另外，日本未决专利公报(JP-A-Heisei 5-136657)中公开了“环形振荡器电路”。在此种环形振荡器电路中，第一环形振荡器是以将第一到第五反相器彼此串联在一起连成一个环形的方式来构成的，其中这些反相器分别夹在N-沟道晶体管之间。另外，为了简单地串联这些第一到第五反相器，在第一反相器的负极及第三反相器的正极之间提供了P-沟道晶体管。控制各个N-沟道及P-沟道晶体管的导通/截止状态可以切换这些反相器的级数。
还有，日本未决专利公报(JP-A-Heisei 7-254847)中公开了“振荡器电路及PLL电路”。在此种振荡器电路/PLL电路中，环形振荡器以如下方式构成。即，一组反相器以多级形式连在一起，从包括终级反相器在内的奇数号反相器中引出信号，而所引出的这些信号通过选择器反馈到第一级反相器的输入端。另外，电流可以通过多个电流控制MOSFET提供给各个反相器，应反馈给第一级反相器输入端的信号由选择器切换以粗略地改变振荡频率。而通过改变电流控制MOSFET的栅电压可以精细地调节振荡频率。
另外，日本未决专利公报(JP-A-Showa 61-65620)还还公开了“振荡器电路”。此种振荡器电流配备有第一反相器序列，第二反相器序列，以及反相器序列切换装置。在第一反相器序列中，偶数号的反相器被彼此串联成一个环形。在第二反相器序列中，预定数目的反相器彼此串联在一起。响应外部加载的信号，反相器序列切换装置可以切换第一反相器序列与第二反相器序列的一部分。
另外，日本未决专利公报(JP-A-Showa 60-62147)中公开了“偏压发生电路”。根据存储器的状态，诸如待命状态，此偏压发生电路切换用于构成该环形振荡器的反相器的级数。由于这些反相器的级数发生了变化，所以将减少待命状态过程中无效的能耗。
然而，上述常规技术中没有一种考虑了反相器中所用的耗尽型场效应晶体管的临界电压的允许变化范围。因此，这些常规技术均将不能解决上述问题。即，当临界电压偏移开所设定的值很多时，将不能实现稳定的振荡。
本发明是为了解决常规技术的上述问题，因此其目的是提供一种能够扩展耗尽型场效应晶体管的临界电压的允许变化范围的电压控制振荡器电路及电压控制振荡方法，其中电压控制振荡器可以在理想频率上进行振荡。
为了实现上述目标，根据本发明的第一方面的电压控制振荡器电路的特征在于包括：
彼此串联在一起的n个(n为一个正奇数)反相器；
包含一个作为选择器场效应晶体管的场效应晶体管并用于根据该选择器场效应晶体管的临界电压产生一个选择信号的选择器控制电路；及
用于根据从选择器控制电路中产生的选择信号选择来自该n个反相器的第(n-i)个(i为一个小于n的正奇数)的输出信号及来自该n个反相器的第n个的另一输出信号中的任一个的选择器。
在根据第一方面的电压控制振荡器电路中，选择器控制电路以如此一种方式产生选择信号：当选择器场效应晶体管的临界电压小于或等于一个预定值时，选择器选择来自n个反相器的第(n-i)个的输出信号，而当选择器场效应晶体管的临界电压大于该预定值时，选择器选择来自n个反相器的第n个的输出信号。另外，包含在该选择器控制电路中的选择器场效应晶体管优选地是通过与制造该n个反相器中所包含的场效应晶体管的处理相同的处理制造而成的。
具体地说，该选择器控制电路包括：
选择器场效应晶体管，其漏电极与电源相连；
具有两个接线端的电阻，其中一个接线端与该选择器场效应晶体管的栅电极及其源电极相连，而其另一接线端则被接地；及
触发器(31)，将来自电阻(R)的一端的电压信号设置于其上，与外部施加的复位信号(Rs)同步，该触发器将所述设置的电压信号作为选择信号(SEL)提供到选择器(2)上。
另一种方案为，该选择器控制电路包括：
选择器场效应晶体管，其漏电极与电源相连；
另一个场效应晶体管，其源电极被接地，其栅电极及漏电极与该场效应晶体管的栅电极及源电极相连；
触发器(31)，将来自电阻(R)的一端的电压信号设置于其上，与外部施加的复位信号(Rs)同步，该触发器将所述设置的电压信号作为选择信号(SEL)提供到选择器(2)上。
根据本发明，电压控制振荡器电路的特征如下。在由n个反相器构成的环形计数器中提供该选择器。当构成了这些反相器每一个的输出侧负载的耗尽型场效应晶体管的临界电压从设定值沿减小方向偏移时，选择器控制电路是以如下方式进行操作的。即，此选择器控制电路使选择器选择输入到某个输入端中的信号。相反，当上述临界电压沿增大方向偏移开设定值时，选择器控制电路将使选择器选择输入到另一输入端中的信号。
现在，当选择器耗尽型场效应晶体管的临界电压沿使得此临界电压变得小于或等于一个预选值(设定值)方向偏移，由此使该n个反相器每一个的传播延迟时间延长以降低振荡频率时，由于来自n个反相器的第(n-i)个的输出信号被选择器选中，所以用于构成该环形振荡器的反相器的总个数将减少，而此环形振荡器将沿振荡频率的增大方向进行操作。
另一方面，当选择器耗尽型场效应晶体管的临界电压沿使得此临界电压变得大于一个预选值(使得值)的方向偏移，由此使该n个反相器每一个的传播延迟时间缩短以增大振荡频率时，由于来自n个反相器的第n个的输出信号被选择器选中，所以用于构成该环形振荡器的反相器的总个数将增加，而此环形振荡器将沿振荡频率的减小方向进行操作。
其结果是，通过改变选择器耗尽型场效应晶体管的临界电压将减轻振荡频率的变化程度。
类似地，为了实现上述目标，根据本发明第二方面的一种电压控制振荡方法的特征在于包括：
(a)提供彼此串联在一起的n个(n是一个正奇数)反相器；
(b)根据作为选择器场效应晶体管的场效应晶体管的临界电压产生一个选择信号；及
(c)根据在(b)步骤中产生的选择信号选择来自n个反相器的第(n-i)个(i为一个小于n的正奇数)的输出信号及来自n个反相器的第n个的另一输出信号中的任一个，以将所选择的信号提供给该n个反相器的第一个。
在根据本发明第二方面的电压控制振荡方法中，(b)步骤包括：
(d)判断该选择器场效应晶体管的临界电压是否小于或等于一个预选值；
(e)当(b)步骤判断出选择器场效应晶体管的临界电压小于或等于该预选值时，产生使来自该n个反相器的第(n-i)个的输出信号被选中的选择信号；及
(f)当(b)步骤判断出选择器场效应晶体管的临界电压大于该预选值时，产生使来自该n个反相器的第n个的输出信号被选中的选择信号。
在此情况中，上述(d)步骤包括：
(g)产生一个对应于该n个反相器的临界电压的电压；及
(h)根据在步骤(g)中产生的电压判断选择器场效应晶体管的临界电压是否小于或等于该预选值。
类似地，为了实现上述目的，根据本发明第三方面的一种电压控制振荡器电路特征在于包括：
彼此串联在一起的n个(n为一个正奇数)反相器；
包含作为一个选择器场效应晶体管的场效应晶体管并用于根据该选择器场效应晶体管的临界电压产生选择信号的选择信号发生装置；及
用于根据选择信号发生装置中所产生的选择信号选择来自该n个反相器的第(n-i)个(i为一个小于n的正奇数)的输出信号及来自n个反相器的第n个的另一输出信号中的一个，以将所选信号提供给该n个反相器的第一个的选择装置。
在根据本发明第三方面的电压控制振荡器电路中，选择信号发生装置包括：
用于判断选择器场效应晶体管的临界电压是否小于或等于一个预选值的判断装置；
当判断装置判断出选择器场效应晶体管的临界电压小于或等于该预选值时产生使来自该n个反相器的第(n-i)个的输出信号被选中的选择信号的第一装置；及
当判断装置判断出选择器场效应晶体管的临界电压大于该预选值时产生使来自该n个反相器的第n个的输出信号被选中的选择信号的第二装置。
在此情况中，上述判断装置包括：
用于产生一个对应于该n个反相器的临界电压的电压的第三装置；及
用于根据第三装置中所产生的电压判断选择器场效应晶体管的临界电压是否小于或等于该预选值的第四装置。
接下来将结合附图对本发明进行更详细地说明，其中：
图1所示为常规电压控制振荡器电路的电路结构示意图；
图2所示为图1所示的常规电压控制振荡器电路中的D-FET的临界电压Vt与振荡频率的关系示意图，即用于表示通过其振荡器电路可以在多种频率上进行振荡的临界电压Vt的允许变化范围的曲线图示；
图3所示为用于表示根据本发明的第一实施例的电压控制振荡器电路的配置的电路图；
图4所示为用于显示在图3所示的电压控制振荡器电路中所采用的一个选择器的结构示例的电路配置示意图；
图5所示为图3所示的常规电压控制振荡器电路的D-FET的临界电压Vt与振荡频率的关系示意图，即用于表示通过其振荡器电路可以在多种频率上进行振荡的临界电压Vt的允许变化范围的曲线图示；
图6所示为用于表示根据本发明的第二实施例的电压控制振荡器电路的配置的电路图。
现在将参照附图对根据本发明的一个实施例的电压控制振荡器电路进行说明。其应被理解的是在下面所提到的示例中，根据本发明“i”被选为“2”。第一电压控制振荡器电路的配置
图3所示为用于表示根据本发明的第一实施例的电压控制振荡器电路的配置的电路图。此第一电压控制振荡器(VCO)由“n”个反相器11到1n；一个选择器2；及一个选择器控制电路3构成。符号“n”是一个正整数并被选为奇数。各个反相器11到1n将一输入信号的极性反相，并随后输出该极性反相的信号。选择器2根据加载到一个选择端S上的选择信号SEL选择加载到第一输入端I1上的第一输入信号IN1及加载到第二输入端I2上的第二输入信号IN2中的任一个。随后，此选择器2将所选的输入信号作为一个选中信号OUT从一个输出端“O”输出。选择器控制电路3产生选择信号(SEL)以加载到选择器2的选择端S上。
位于第一级的反相器11的一个输入端与选择器2的输出端O相连，而此第一级反相器11的输出端与第二级反相器12的输入端相连。第二级反相器12的输出端与第三级反相器13的输入端相连。其余的反相器以串联方式与此类似地与随后的反相器相连。终级(即第n级)反相器1n的输出端被连到选择器2的第二输入端I2上。另外，第(n-2)级反相器1n-2的输出端则被连到选择器2的第一输入端I1上。
采用上述电路配置，形成了如此一种环形振荡器，其包含一条第一路径及第二路径。第一路径被定义为从选择器2(O)开始经过反相器11，反相器12,…，及反相器1n-2一直到选择器(I1)。第二路径被定义为从选择器2(O)开始经过反相器11，反相器12,…，及反相器1n一直到选择器(I2)。根据由选择器控制电路3提供的选择信号SEL，在此电压控制振荡器电路中可以选择该第一路径及第二路径的任一个。反相器及选择器的详细电路配置
图4所示为用于详细表示各个反相器11到1n的一个结构示例，及选择器的一个结构示例的电路图。
与常规反相器类似，这些反相器11到1n的每一个均由一个增强型场效应晶体管(E-FET)QE1，一个第一耗尽型场效应晶体管(D-FET)QD1及一个第二耗尽型场效应晶体管QD2构成。(E-FET)QE1的源电极S接地，而其栅电极G与输入端TI相连。第一(D-FET)QD1的栅电极G与(E-FET)QE1的漏电极D相连，而此第一(D-FET)QD1的源电极S则与该(E-FET)QE1的漏电极相连，而其漏电极D与电源Vd相连。第二(D-FET)QD2的源电极S与该(E-FET)QE1的漏电极D相连，而此第二(D-FET)QD2的漏电极D与电源Vd相连。(E-FET)QE1的漏电极D及(D-FET)QD1的源电极S均被连到输出端To上，而第二(D-FET)QD2的栅电极G则被连到电压控制端Tc上。此电压控制端Tc上加载有一个用于改变振荡频率的控制电压Vc。
选择器2由一个第一NOR电路21，一个第二NOR电路22，一个第三NOR电路23，及一个反相电路24构成。NOR电路21到23对两个输入信号求或运算，并随后将“求或”后的信号反相。反相电路24将一组输入信号反相并随后输出反相后的输入信号。
在此情况中，第一NOR电路21的第一输入端TI1被连到第一输入端I1，而输入信号IN1从反相器1n-1加载到此第一输入端上。第一NOR电路21的第二输入端TI2被连到选择端S，选择信号SEL由控制电路3输入。
第三NOR电路23的第一输入端被连到第二输入端I2，而输入信号IN2从反相器1n加载到此第一输入端上。第三NOR电路23的第二输入端被连到反相电路24的输出端TO2，而通过将选择信号SEL反相而产生的信号被输入到此输入端中。反相电路24的输入端TI3与选择端S相连，而选择信号SEL通过选择端S输入到此输入端TI3。
另外，第一NOR电路21的输出端TO1被连到第二NOR电路22的第一输入端，而第三NOR电路23的输出端被连到第二NOR电路22的第二输入端。此第二NOR电路22的输出端被连到通过其输出选中信号OUT的输出端“O”。
第一NOR电路21是通过在每个反相器11到1n的电路配置中额外采用一个增强型场效应晶体管QE3而构成的。换句话说，第一NOR电路21由一个第二增强型场效应晶体管QE2，一个第三增强型场效应晶体管QE3，一个第三耗尽型场效应晶体管QD3，及一个第四耗尽型场效应晶体管QD4构成。第二(E-FET)QE2的源电极S接地，其栅电极G与第一输入端TI1相连。第三(E-FET)QE3的栅电极G被接地，其漏电极D与第二(E-FET)QE2的漏电极D相连，其栅电极G则与第二输入端TI2相连。选择信号SEL加载到此输入端TI2上。
第三(D-FET)QD3的栅电极G及源电极S均与第二(E-FET)QE2的漏电极D相连，而其漏电极D则与电源Vd相连。另外，第四(D-FET)QD4的源电极S与第二(E-FET)QE2的漏电极D相连，而其漏电极D则与电源Vd相连。另外，第四(D-FET)QD4的栅电极G与电压控制端Tc相连。在此电压控制端Tc上加载了用于改变振荡频率的控制电压Vc。其应被理解的是第二NOR电路22及第三NOR电路23的电路配置与上述第一NOR电路的电路配置相同。
反相电路24由一个第四增强型场效应晶体管QE4及一个第五耗尽型场效应晶体管QD5构成。第四(E-FET)QE4的源电极S接地，其栅电极G与第三输入端TI3相连。此输入端TI3上加载了选择信号SEL。第五(D-FET)QD5的栅电极G及源电极S均与第四(E-FET)QE4的漏电极D相连，而漏电极D则与电源Vd相连。
如图3所示，选择器控制电路3由一个第六耗尽型场效应晶体管(D-FET)QD6，一个电阻R，及一个触发器31构成。其应被注意的是第六(D-FET)QD6是通过与每个反相器的第一(D-FET)QD1的制造处理相同的处理来制造的。第六(D-FET)QD6的漏电极D与电源Vd相连，而其栅电极G及源电极S则均与电阻R的一个接线端相连。此电阻的另一接线端接地。触发器31被构造成一个D型触发器。此触发器31的一个数据输入端D与第六(D-FET)QD6的栅电极G/源电极S，以及电阻R的一个末端相连。触发器31的输出端则与选择器2的选择端S相连，而此选择端S上加载有选择信号。由一个控制电路(未示出)输入的复位信号Rs被输入到触发器31的时钟输入端C中。电压控制振荡器电路的操作
当每个反相器中所包含的第一D-FET QD1的临界电压Vt沿上述电路配置中所说明的增加方向从设定值偏移或偏离开时，流过此(D-FET)QD1的电流将增大。其结果是，这些反相器每一个的传播延迟时间均将缩短，由此电压控制振荡器电路的振荡频率将变得高于理想频率。在此情况中，由于第六(D-FET)QD6是以与第一(D-FET)QD1相同的处理制造而成的，所以其临界电压也将沿与第一(D-FET)QD1相似的方向从设定值偏移开。其结果是，由于流过第六(D-FET)QD6的电流增大了，流过电阻R的电流也将增大，于是触发器31的数据输入端D处的电压将增大。
相反，当每个反相器中所包含的第一(D-FET)QD1的临界电压Vt沿上述电路配置中所说明的减小方向从设定值偏移或偏离开时，流过此(D-FET)QD1的电流将减小。其结果是，这些反相器每一个的传播延迟时间均将延长，由此电压控制振荡器电路的振荡频率将变得低于理想频率。在此情况中，由于流过第六(D-FET)QD6的电流将类似地减小，流过电阻R的电流也将减小，于是触发器31的数据输入端D处的电压将减小。
当输入了复位信号Rs时，触发器31根据加载到数据输入端D上的电压被设置为高电平或低电平。
在此实施例中，在电阻R的电阻值是以当上述临界电压Vt在设定值之内时将此触发器设置为低电平的方式来确定的情况中，如果此临界电压Vt在此设定值之内，或沿减小方向偏移开该设定值，则当输入复位信号时触发器31的输出电压将被固定为低电平。其结果是，选择器2选择第一输入信号IN1。如上所述，由于选择器2是通过在反相器中另外增加第三E-FET QE3而形成的，所以选择器2的传播延迟时间将对应于这两组反相器。其结果是，在此情况中，形成在电压控制振荡器电路中的环形振荡器等价于将n个反相器彼此连成一个环形的一种电路配置。
相反，当上述临界电压Vt沿增加方向偏移开设定值时，如果输入了复位信号Rs，则触发器31的输出将被固定为高电平。其结果是，选择器2将选择第二输入信号IN2。在此情况中，电压控制振荡器电路等价于将(n+2)个反相器彼此连成一个环形的一种电路配置。其结果是，与临界电压Vt沿减小方向偏移的情况相比，该环形振荡器的总传播延迟时间延长有这两级反相器的传播延迟时间。因而，电压控制振荡器电路的振荡频率将降低。
因此，将减轻下文中所提及的困难。即，因为上述临界电压Vt沿增大方向偏移开设定值而使电压控制振荡器电路的振荡频率增大。其应被理解的是由于只有当输入了复位信号Rs时才设置触发器31，所以只要适当选择用于输入该复位信号Rs的时序，将能够避免出现在操作环形振荡器的同时切换环形振荡器的级数的情况。因此，不会出现操作变得不稳定的问题。
另一方面，在电阻R的电阻值是以当上述临界电压Vt在设定值之内时而将此触发器变为高电平的方式来确定的情况中，该电压控制振荡器电路等价于将(n+2)个反相器彼此连成一个环形的一种电路配置。在此情况中，当临界电压Vt沿减小方向偏移开设定值时，如果输入了复位信号Rs，则触发器31的输出将被固定为低电平。其结果是，选择器2将选择第一输入信号IN1。在此情况中，电压控制振荡器电路等价于将n个反相器彼此连成一个环形的一种环形振荡器。因此，与临界电压Vt沿减小方向偏移的情况相比，环形振荡器的总传播延迟时间将缩短有这两级反相器的传播延迟时间。因而，电压控制振荡器电路的振荡频率将增大。
因此，将减轻下文中所提及的困难。即，因为上述临界电压Vt沿减小方向偏移开设定值而使电压控制振荡器电路的振荡频率减小。
图5所示为图3所示的电压控制振荡器电路中的耗尽型场效应晶体管的临界电压Vt与振荡频率之间的关系示意图。其横坐标表示该D-FET的临界电压[V]，而纵坐标表示电压控制振荡器电路的振荡频率(VCO振荡频率)[GHz]。换句话说，图5表示在控制电压从0.1V变化到0.8V的情况下，在其上下文中所提及的电压控制振荡器能够以多种频率进行振荡的多种临界电压的允许变化范围的仿真结果。在此仿真计算中，与此电压控制振荡器电路相同，采用了一个环形振荡器。此环形振荡器由11组采用GaAs D-FET及GaAs E-FET的反相器(包括两组用于构成选择器的反相器)组成。另外，在此仿真计算中，电源电压被选为2V。
如图5所示，在根据此第一实施例的电压控制振荡器电路中，电压控制振荡器能够以1[GHz]的频率进行振荡的D-FET的临界电压的允许变化范围被定义为-0.92V到-0.30V，即0.62V。其结果是，与常规可变范围(0.40V)相比，此可变范围(0.62V)可以提高了大约55％。于是将能够获得与常规电压控制振荡器电路相比其D-FET的临界电压的允许变化范围被增宽的电压控制振荡器电路。
其还应被注意的是在根据第一实施例的电压控制振荡器电路中所采用的是可以在高频范围内操作的GaAs D-FET和GaAs E-FET。另外，即使当反相器和选择器是由通常所采用的可在稍低频率范围内操作的多个MOS FET构成的时，也可以获得类似的效果。
另外，本实施例中选择器2由3组NOR电路及一个反相器电路组成。另选地，也可以通过采用能够根据选择信号SEL来选择第一输入信号IN2及第二输入信号IN2中的任一个的切换电路来构成此选择器2。如上所述，由于选择器2中的每个NOR电路及反相器电路均是由E-FET和D-FET构成的，所以其具有可以将整个电压控制振荡器很容易地集成化的优点。第二电压控制振荡器电路的配置
现在参照附图对本发明的第二实施例进行说明。图6所示为用于显示根据本发明的第二实施例的电压控制振荡器电路的配置的电路图。在根据本第二实施例的此电压控制振荡器电路中，取代第一实施例中的选择器控制电路的电阻所用的是一个耗尽型场效应晶体管(D-FET)。
如图6所示，根据此第二实施例的选择器控制电路4由一个第七耗尽型场效应晶体管QD7，一个第八耗尽型场效应晶体管QD8，及一个触发器41构成。此第八(D-FET)QD8的漏电极D与电源Vd相连，而其栅电极G及源电极S则均与第七(D-FET)QD7的栅电极及其漏电极D相连。第七(D-FET)QD7的源电极S接地。触发器41被构造成一个D型触发器。此触发器41的数据输入端D与第八(D-FET)QD8的栅电极G/源电极S，以及第七(D-FET)QD7的栅电极G/漏电极D相连。触发器41的输出端Q与选择器2的选择端S相连，由此输出选择信号SEL。来自控制电路(未示出)的复位信号被输入到触发器41的时钟输入端C中。第二电压控制振荡器的操作
另外，在上述第二实施例的电路配置中，由于第七D-FET QD7可以具有与第一实施例中所采用的电阻R相类似的功能，所以其能够实现与第一实施例相类似的效果。
而且，由于此第二实施例的电压控制振荡器电路不再需要电阻R，所以用于该电阻的制造处理将被省略，从而降低了生产成本。
通过采用上述的电路配置，根据本发明的电压控制振荡器电路可以提供如下的优点。即此电压控制振荡器电路包含用于环形振荡器中的选择器，及选择器控制电路。在此选择器中，从第(n-2)个反相器中引出的输出信号被输入此选择器的一个输入端中，从第n个反相器引出的输出信号被输入到其另一个输入端中，根据选择信号输出这些输出信号中的任一个。选择器控制电路则以如下步骤进行操作。当构成了每个反相器的输出侧负载的耗尽型场效应晶体管的临界电压沿减小方向偏移开设定值时，此选择器控制电路使选择器选择输入某一个输入端中的信号。相反，当上述临界电压沿增大方向偏移开设定值时，此选择器控制电路使选择器选择输入到另一个输入端中的信号。其结果是，通过改变耗尽型场效应晶体管的临界电压将减轻振荡频率的变化程度。因此，其能够获得具有一个较宽的临界电压可变范围的电压控制振荡器。
另外，该选择器控制电路包括触发器，第二耗尽型场效应晶体管及第三耗尽型场效应晶体管。当复位信号输入进触发器中时，此触发器获得加载到数据输入端上的电压，并输出对应于此输入电压的选择信号。此第二耗尽型场效应晶体管的源电极接地，而其栅电极及漏电极均被连到该触发器的数据输入端上。第三耗尽型场效应晶体管的源电极及漏电极被分别连到第二耗尽型场效应晶体管的栅电极及漏电极上。此第三耗尽型场效应晶体管的漏电极与电源相连，而此晶体管是通过与第二耗尽型场效应晶体管相同的处理制造而成的。其结果是，不再需要电阻，并由此能够省略用于此电阻的制造处理，从而降低了总生产成本。
具体地说，构成了本选择器的反相器电路，第一NOR电路，第二NOR电路及第三NOR电路是由耗尽型场效应晶体管及增强型场效应晶体管来构成的。其结果是，可以以集成形式来制造本电压控制振荡器电路。

Claims (16)

1．电压控制振荡器电路，其特征在于包括：
彼此串联在一起的n个(n为一个正奇数)反相器(11到1n)；
包含一个作为选择器场效应晶体管(QD6或QD8)的场效应晶体管并用于根据所述选择器场效应晶体管的临界电压产生一个选择信号的选择器控制电路(3或4)；及
用于根据所述选择器控制电路中所产生的选择信号选择来自所述n个反相器(11到1n)的第(n-i)个(i为一个小于n的正奇数)的输出信号和来自所述n个反相器(11到1n)的第n个的另一输出信号中的任一个以向所述n个反相器(11到1n)的第一个提供所述选择信号(SEL)的选择器(2)。
2．一种如权利要求1所述的电压控制振荡器电路，其特征在于所述选择器控制电路产生所述选择信号(SEL)使得当所述选择器场效应晶体管(QD6或QD8)的临界电压小于或等于一个预选值时，所述选择器(2)选择来自n个反相器(11到1n)的所述第(n-i)个的输出信号，而当所述选择器场效应晶体管(QD6或QD8)的临界电压大于所述预选值时，所述选择器(2)选择来自n个反相器(11到1n)的所述第n个的输出信号。
3．如权利要求2的电压控制振荡器电路，其特征在于所述选择器控制电路(3或4)中所包含的选择器场效应晶体管(QD6或QD8)是通过与所述n个反相器(11到1n)中所包含的场效应晶体管的制造过程相同的过程制造而成的。
4．如权利要求3所述的电压控制振荡器电路，其特征在于所述选择器控制电路(3)包括：
所述选择器场效应晶体管(QD6)的漏电极(D)与电源相连；
具有两个接线端的电阻(R)，其中一个接线端与所述选择器场效应晶体管(QD6)的栅电极(G)及其源电极(S)相连，而其另一接线端则接地；及
触发器(31)，将来自电阻(R)的一端的电压信号设置于其上，与外部施加的复位信号(Rs)同步，该触发器将所述设置的电压信号作为选择信号(SEL)提供到选择器(2)上。
5．如权利要求4所述的电压控制振荡器电路，其特征在于所述电阻(R)的电阻值是这样来确定的，即当所述临界电压小于或等于所述预选值时，所述触发器(31)输出的选择信号(SEL)是由所述选择器(2)从n个反相器(11到1n)中的第(n-i)个反相器选择出的输出信号。
6．如权利要求4所述的电压控制振荡器电路，其特征在于所述电阻(R)的电阻值是这样来确定的，即当所述临界电压大于所述预选值时，所述触发器(31)输出的选择信号(SEL)是由所述选择器(2)从n个反相器(11到1n)中的第n个反相器选择出的输出信号。
7．如权利要求4所述的电压控制振荡器电路，其特征在于所述触发器(31)保持所述选择信号(SEL)的逻辑状态一直到所述复位信号(Rs)输入到所述触发器(31)中。
8．如权利要求3所述的电压控制振荡器电路，其特征在于所述选择器控制电路(4)包括：
所述选择器场效应晶体管(QD8)，其漏电极(D)与电源相连；
另一个场效应晶体管(QD7)，其源电极(S)接地，而其栅电极(G)和漏电极(D)则与所述场效应晶体管(QD8)的栅电极(G)和源电极(S)相连；及
触发器(31)，将来自电阻(R)的一端的电压信号设置于其上，与外部施加的复位信号(Rs)同步，该触发器将所述设置的电压信号作为选择信号(SEL)提供到选择器(2)上。
9．如权利要求8所述的电压控制振荡器电路，其特征在于另一场效应晶体管(QD7)的输出电压特性被确定为使得当所述临界电压小于或等于所述预选值时，所述触发器(41)输出可以使所述选择器(2)选中来自n个反相器(11到1n)的所述第(n-i)个的输出信号的选择信号(SEL)。
10．如权利要求8所述的电压控制振荡器电路，其特征在于另一场效应晶体管(QD7)的输出电压特性被确定为使得当所述临界电压大于所述预选值时，所述触发器(41)输出可以使所述选择器(2)选中来自n个反相器(11到1n)的所述第n个的输出信号的选择信号(SEL)。
11．如权利要求8所述的电压控制振荡器电路，其特征在于所述触发器(41)保持所述选择信号(SEL)的逻辑状态一直到所述触发器(41)中输入了所述其后复位信号(Rs)。
12．如权利要求4或8所述的电压控制振荡器电路，其特征在于所述n个反相器(11到1n)的每一个均包括：
增强型场效应晶体管(QE1)，其源电极(S)接地，其栅电极(G)被连到每个所述n个反相器(11到1n)的输入端(TI)上；
第一耗尽型场效应晶体管(QD1)，其栅电极(G)及源电极(S)与所述增强型场效应晶体管(QE1)的漏电极(D)相连，而其漏电极(D)则与电源相连；及
第二耗尽型场效应晶体管(QD2)，其源电极(S)与所述增强型场效应晶体管(QE1)的漏电极(D)相连，而其漏电极(D)与电源相连，其栅极(G)则与所述n个反相器(11到1n)的每一个的电压控制端(Tc)相连，其中，从外部向所述电压控制端(Tc)加载了一个用于控制振荡频率的控制电压(Vc)。
13．如权利要求4或8所述的电压控制振荡器电路，其特征在于所述选择器包括：
用于将来自所述选择器控制电路(3或4)的选择信号(SEL)的极性反相的反相电路(24)；
用于对来自所述n个反相器(11到1n)的第(n-i)个的输出信号及来自所述选择器控制电路(3或4)的选择信号(SEL)求或运算并将“求或”后的信号反相的第一NOR电路(21)；
用于对来自所述n个反相器(11到1n)的第n个的输出信号及来自所述反相电路(24)的输出信号求或运算并将“求或”后的信号反相的第二NOR电路(22)；及
用于对来自所述第一NOR电路(21)的输出信号及来自所述第二NOR电路(22)的输出信号求或运算并将“求或”后的信号反相的第三NOR电路(23)。
14．电压控制振荡方法，其中振荡频率根据外部施加的控制电压(Vc)而变化，其特征在于包括如下步骤：
(a)提供彼此串联在一起的n个(n是一个正奇数)反相器(11到1n)；
(b)根据作为选择器场效应晶体管(QD6或QD8)的场效应晶体管的临界电压产生一个选择信号；及
(c)根据在(b)步骤中产生的选择信号(SEL)选择来自n个反相器(11到1n)的第(n-i)个(i为一个小于n的正奇数)的输出信号和n个反相器(11到1n)的第n个的输出信号中的任一个，以将所述选择信号提供给所述n个反相器(11到1n)第一个。
15．如权利要求14所述的电压控制振荡方法，其中所述(b)步骤包括：
(d)判断所述选择器场效应晶体管(QD6或QD8)的临界电压是否小于或等于一个预选值；
(e)当(b)步骤判断出选择器场效应晶体管(QD6或QD8)的临界电压小于或等于该预选值时，产生使得来自所述n个反相器(11到1n)的第(n-i)个的输出信号被选中的选择信号；及
(f)当(b)步骤判断出选择器场效应晶体管(QD6或QD8)的临界电压大于该预选值时产生使得来自所述n个反相器(11到1n)的第n个的输出信号被选中的选择信号。
16．如权利要求15所述的电压控制振荡方法，其特征在于所述(d)步骤包括：
(g)产生一个对应于所述n个反相器(11到1n)的临界电压的电压；及
(h)根据在步骤(g)中产生的电压判断选择器场效应晶体管(QD6或QD8)的临界电压是否小于或等于该预选值。
CN99102739A 1998-03-03 1999-03-03 电压控制振荡器电路及电压控制振荡方法 Pending CN1235418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10050801A JPH11251877A (ja) 1998-03-03 1998-03-03 電圧制御発振回路
JP050801/1998 1998-03-03

Publications (1)

Publication Number Publication Date
CN1235418A true CN1235418A (zh) 1999-11-17

Family

ID=12868889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99102739A Pending CN1235418A (zh) 1998-03-03 1999-03-03 电压控制振荡器电路及电压控制振荡方法

Country Status (4)

Country Link
US (1) US6184754B1 (zh)
JP (1) JPH11251877A (zh)
KR (1) KR19990077564A (zh)
CN (1) CN1235418A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337400C (zh) * 1999-05-19 2007-09-12 Nxp股份有限公司 用于通信集成电路的多频率低功率振荡器
CN100379150C (zh) * 2005-01-07 2008-04-02 统宝光电股份有限公司 电压控制振荡器及使用其的电子系统
CN101944908A (zh) * 2010-09-28 2011-01-12 中国人民解放军国防科学技术大学 一种可复用的延迟单元电路
CN101001083B (zh) * 2006-01-10 2011-01-12 三星电子株式会社 具有适应性带宽的锁相环
CN101977037A (zh) * 2009-04-08 2011-02-16 台湾积体电路制造股份有限公司 脉冲时钟产生电路、集成电路与产生脉冲时钟信号的方法
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器
CN108886413A (zh) * 2016-02-09 2018-11-23 认知系统公司 对无线传感器装置所用的电压控制振荡器中的电压进行变压

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158465B2 (ja) * 2002-09-10 2008-10-01 日本電気株式会社 クロック再生装置、および、クロック再生装置を用いた電子機器
ITMI20040918A1 (it) * 2004-05-06 2004-08-06 St Microelectronics Srl Circuito oscillatore ad anello
CN1300940C (zh) * 2005-03-25 2007-02-14 苏州市华芯微电子有限公司 高精度频率可选rc振荡器
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2016187128A (ja) * 2015-03-27 2016-10-27 京セラドキュメントソリューションズ株式会社 発振装置、画像処理装置
US9692397B2 (en) * 2015-06-29 2017-06-27 International Business Machines Corporation Carbon based CMOS sensor ring oscillator
CN109074937B (zh) * 2016-07-13 2020-09-08 日本制铁株式会社 电感调整装置
WO2020105182A1 (ja) * 2018-11-22 2020-05-28 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたｐｌｌ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062147A (ja) 1983-09-16 1985-04-10 Hitachi Micro Comput Eng Ltd バイアス電圧発生回路
JPS6165620A (ja) 1984-09-07 1986-04-04 Nec Corp 発振回路
JPH05136657A (ja) 1991-11-13 1993-06-01 Mitsubishi Electric Corp リングオシレータ回路
FI92120C (fi) * 1992-04-15 1994-09-26 Nokia Mobile Phones Ltd Jänniteohjattu oskillaattori
JP2596313B2 (ja) 1993-05-25 1997-04-02 日本電気株式会社 位相同期発振回路
JPH07254847A (ja) 1994-03-16 1995-10-03 Hitachi Ltd 発振回路およびｐｌｌ回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100337400C (zh) * 1999-05-19 2007-09-12 Nxp股份有限公司 用于通信集成电路的多频率低功率振荡器
CN100379150C (zh) * 2005-01-07 2008-04-02 统宝光电股份有限公司 电压控制振荡器及使用其的电子系统
CN101001083B (zh) * 2006-01-10 2011-01-12 三星电子株式会社 具有适应性带宽的锁相环
CN101977037A (zh) * 2009-04-08 2011-02-16 台湾积体电路制造股份有限公司 脉冲时钟产生电路、集成电路与产生脉冲时钟信号的方法
CN101977037B (zh) * 2009-04-08 2012-11-21 台湾积体电路制造股份有限公司 脉冲时钟产生电路、集成电路与产生脉冲时钟信号的方法
CN101944908A (zh) * 2010-09-28 2011-01-12 中国人民解放军国防科学技术大学 一种可复用的延迟单元电路
CN105247787A (zh) * 2013-10-03 2016-01-13 华为技术有限公司 可重新配置的多路径注频锁相振荡器
CN105247787B (zh) * 2013-10-03 2018-10-30 华为技术有限公司 可重新配置的多路径注频锁相振荡器
CN108886413A (zh) * 2016-02-09 2018-11-23 认知系统公司 对无线传感器装置所用的电压控制振荡器中的电压进行变压
CN108886413B (zh) * 2016-02-09 2021-03-05 认知系统公司 无线传感器所用电压控制振荡器的变压装置、电路及方法

Also Published As

Publication number Publication date
JPH11251877A (ja) 1999-09-17
KR19990077564A (ko) 1999-10-25
US6184754B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
CN1235418A (zh) 电压控制振荡器电路及电压控制振荡方法
CN1114991C (zh) 振荡电路及延迟电路
CN1260892C (zh) 具有占空比校正电路的模拟延迟锁定环
CN1178391C (zh) 时钟信号控制方法及其装置
JP3481051B2 (ja) チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
CN1249922C (zh) 开关稳压器及应用它的lsi系统
CN100454755C (zh) 环形电压控制振荡器以及延迟单元电路
CN1480814A (zh) 多相时钟发生电路
KR102409326B1 (ko) 샘플링 위상 검출기를 갖는 위상-고정 루프
CN1268060C (zh) 时钟同步装置
CN1293489A (zh) 减小相位偏移而不增加工作电压的锁相环电路
CN100344064C (zh) 振荡装置和移动通信机
CN1825767A (zh) 双电压三态缓冲器电路
CN101031854A (zh) 多相三角波振荡电路和使用其的切换调节器
CN1209875C (zh) 可调整占空比的缓冲器及其操作方法
CN101043214A (zh) 延迟电路和延迟同步回路装置
CN1319788A (zh) 时钟控制电路和时钟控制方法
CN1144926A (zh) 时钟产生电路，锁相环电路，半导体装置以及设计方法
CN105811941A (zh) 一种上电复位电路
CN1866707A (zh) 电荷泵型升压电路和天线开关
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN1172440C (zh) 时钟控制电路和方法
CN1156083C (zh) 电荷激励电路及锁相环路频率合成器
CN1692553A (zh) 电子电路
CN101043211A (zh) 互补信号生成电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication