CN111579961B - 确定芯片电性特征的方法、设备和计算机可读存储介质 - Google Patents

确定芯片电性特征的方法、设备和计算机可读存储介质 Download PDF

Info

Publication number
CN111579961B
CN111579961B CN202010357587.7A CN202010357587A CN111579961B CN 111579961 B CN111579961 B CN 111579961B CN 202010357587 A CN202010357587 A CN 202010357587A CN 111579961 B CN111579961 B CN 111579961B
Authority
CN
China
Prior art keywords
relationship
chip
transistor
determining
electrical characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010357587.7A
Other languages
English (en)
Other versions
CN111579961A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
All Smart Core Shanghai Technology Co ltd
Original Assignee
Advanced Manufacturing EDA Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Manufacturing EDA Co Ltd filed Critical Advanced Manufacturing EDA Co Ltd
Priority to CN202010357587.7A priority Critical patent/CN111579961B/zh
Publication of CN111579961A publication Critical patent/CN111579961A/zh
Application granted granted Critical
Publication of CN111579961B publication Critical patent/CN111579961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开的实施例涉及确定芯片的电性特征的方法、设备和计算机可读存储介质。该方法包括：确定所述芯片中的电路元件的规格；基于所述电路元件的规格确定第一关系，所述第一关系是所述电路元件的电性特征与用于制造所述芯片的工艺参数之间的关系；以及基于所述第一关系确定第二关系，所述第二关系是所述芯片的电性特征与所述工艺参数之间的关系。以这种方式，如果工艺参数发生改变，可以根据更新的工艺参数来预测芯片的电性特征。

Description

确定芯片电性特征的方法、设备和计算机可读存储介质
技术领域
本公开的实施例一般地涉及芯片制造领域，并且更具体地涉及用于确定或预测芯片的电性特征的方法、设备和计算机可读存储介质。
背景技术
目前，电子设备通常使用各种各样的芯片来支持其功能。这些芯片的电性特征最终影响电子设备的性能。以手机芯片为例，芯片的一些关键的电性特征，例如功耗、处理速度等电性特征最终决定了手机的待机时间、流畅度等特征。因此，这些芯片电性特征在芯片的生产和研发过程中会受到特别的关注。
然而现有技术中，芯片的相关方，例如芯片的设计方、生产方和使用方人员只有在芯片的试验品出来以后才能对芯片进行电性特征的检验，若因为工艺或者设计等问题，使得芯片在电性特征上产生较大的偏差，就会直接影响芯片的质量。
发明内容
本公开的实施例提供了用于确定芯片的电性特征的方法、设备和计算机可读存储介质。
在第一方面，提供了一种用于确定芯片的电性特征的方法。该方法包括：确定所述芯片中的电路元件的规格；基于所述电路元件的规格确定第一关系，所述第一关系是所述电路元件的电性特征与用于制造所述芯片的工艺参数之间的关系；以及基于所述第一关系确定第二关系，所述第二关系是所述芯片的电性特征与所述工艺参数之间的关系。
在第二方面，提供了一种电子设备。该电子设备包括处理单元；存储器，耦合至所述处理单元并且包括存储于其上的程序，所述程序在由所述处理单元执行时使所述设备实现根据本公开的第一方面的方法。
在第三方面，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有机器可执行指令，当所述机器可执行指令在被至少一个处理器执行时，使得所述至少一个处理器实现根据第一方面所述的方法。
提供发明内容部分是为了以简化的形式来介绍对概念的选择，它们在下文的具体实施方式中将被进一步描述。发明内容部分无意标识本公开的关键特征或主要特征，也无意限制本公开的范围。
附图说明
通过结合附图对本公开示例性实施例进行更详细的描述，本公开的上述以及其他目的、特征和优势将变得更加明显，其中，在本公开示例性实施例中，相同的参考标号通常代表相同部件。
图1示出了根据传统方案的SPICE仿真可以覆盖的晶体管工艺窗口的示意图；
图2示出了根据本公开的一些实施例的芯片电性特征的预测系统的示意图；
图3示出了根据本公开的一些实施例的用于确定芯片的电性特征的方法的流程图；
图4示出了根据本公开的一些实施例的仿真数据的表格；
图5示出了根据本公开的一些实施例的漏电流与栅氧厚度之间的关系的示意图；
图6示出了根据本公开的一些实施例的芯片功耗与栅氧厚度之间的关系的示意图；
图7示出了根据本公开的一些实施例的时序延迟与栅氧厚度之间的关系的示意图；
图8示出了根据本公开的一些实施例的芯片计算速度与栅氧厚度之间的关系的示意图；以及
图9示出了可以实现本公开的实施例的设备的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施例。虽然附图中显示了本公开的优选实施例，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
目前，可以使用电路仿真工具(SPICE)来仿真电路的电性特征。SPICE的输入为电路网表(元件及连接关系)和这些元件工作电压、输出电流、内阻、电容等典型值。然后，使用SPICE仿真电路的工作特征。这种方案的局限性在于SPICE的输入通常只有覆盖到3-5个工艺窗口实验条件，远远不能覆盖所有的工艺变化的可能性，以及这些工艺变化带来的芯片的电性特征的变化。图1示出了晶体管工艺窗口的示意图。如图1所示，晶体管工艺窗口可以根据N型晶体管的速度和P型晶体管的速度表示为一个平面。工艺窗口中的每个点对应于一定速度的N型晶体管和一定速度的P型晶体管。如图1所示，SPICE工具通常只能覆盖几个工艺条件，在该示例中为5个。
另外，这种方法并没有考虑分析工艺条件的变化是如何导致电路元件的性质改变的。因此，它也就无法根据工艺条件的变化来预测芯片最终的电性参数。
此外，也可以使用晶圆接受性测试(WAT)与电性参数的相关性进行预测。例如，使用一个产品的多片晶圆的WAT及其电性参数的数据，进行相关性分析，并拟合一个公式。此时给定WAT就可以预测其电性参数的特征。其局限性与SPICE仿真相似，这种方法也无法预测工艺变化对最终芯片的电性参数的影响。
图2示出了根据本公开的一些实施例的芯片电性特征的预测系统100。芯片可以包括各种电路元件，例如，晶体管、电阻器等。以下将以晶体管为例来描述本公开的实施例，应当理解，本公开的实施例也可以应用于其他任何合适类型的电路元件或者这些电路元件的组合。
如图2所示，预测系统100接收工艺参数102作为输入，其中工艺参数102可以是用于制造芯片的各种工艺参数，例如，晶体管的栅氧厚度等。然后，可以计算在这种工艺参数102的条件下电路元件的电性特征104。例如，对于晶体管而言，这些电性特征可以是漏电流、时序延迟等特性。然后，通过综合芯片中的各种电路元件的电性特征104可以获得该芯片的电性特征106。如果芯片的电性特征106满足预期，则可以使用工艺参数102来进行生产制造。
在预测系统100中，可以根据各种工艺参数来确定电路元件的电性特征，进而确定对应的芯片的电性特征。以下将结合图3来详细介绍如何实现这种预测。具体地，图3示出了根据本公开的一些实施例的用于确定芯片的电性特征的方法200的流程图。应当能够理解，方法200可以通过预测系统100或者其他适当的设备或系统来实现。
在框202，确定芯片中的电路元件的规格。例如，晶体管的规格可以包括晶体管的类型，包括N型/P型、高/低开启电压等等。又例如，晶体管的规格也可以包括晶体管的尺寸，例如，晶体管的沟道长度和沟道宽度。应当理解，也可以使用任何其他合适的规格作为替代或补充。
在一些实施例中，可以通过版图工具来提取芯片中的电路元件的规格。例如，常见的版图工具包括Calibre和Lavis等。这些版图工具可以计算出芯片中所包含的各种规格的晶体管的分布数目。例如，以晶体管的尺寸为例，版图工具可以计算各种尺寸的晶体管的分布数目。通常，每一种芯片可能包括多种规格的晶体管。因此，可以对这些规格的晶体管进行选择性分析，从而降低计算量和复杂度。
另外，由于这些规格的晶体管通常不是均匀分布的，因而对主要规格的晶体管进行分析就可以代表整个芯片的电性特征。例如，可以设置晶体管数目的阈值，并且选择晶体管的数目大于阈值的规格。晶体管数目的阈值可以表示晶体管的绝对数目的阈值，也可以表示相对数目的阈值，甚至也可以表示数目排序的阈值。例如，晶体管数目的阈值可以设置为数目前两名的规格，或者占比为10％以上的规格。
在框204，基于电路元件的规格，确定第一关系，所述第一关系是电路元件的电性特征与用于制造芯片的工艺参数之间的关系。
在一些实施例中，可以通过计算机辅助设计工具来确定目标电性特征，所述目标电性特征为与所述工艺参数的至少一个值相对应的所述电路元件的电性特征。例如，对于晶体管而言，工艺参数可以包括沟道宽度、沟道长度、栅氧厚度、掺杂浓度、掺杂能量和掺杂角度等。例如，可以使用半导体工艺和器件仿真工具(TCAD)来对晶体管进行仿真，例如，现有技术中的Sentaurus TCAD和Athena或Atlas，都属于TCAD工具。
由于计算的复杂性，TCAD工具可能无法对所有可能的实验条件进行仿真。因此，基于电路元件的目标电性特征，可以通过数据拟合的方式来确定电路元件的电性特征与工艺参数之间的关系。例如，晶体管的漏电流IOFF与晶体管的栅氧厚度存在指数关系。可以通过这种指数关系来对晶体管的目标电性特征进行拟合，从而获得晶体管的漏电流与晶体管的栅氧厚度之间的关系。
在框206，基于所述第一关系，确定第二关系，所述第二关系是所述芯片的电性特征与所述工艺参数之间的关系。由于确定了芯片的电性特征与工艺参数的关系，因此可以基于所述工艺参数的值来确定所述芯片的电性特征。芯片的电性特征可以与电路元件的电性特征相对应。例如，电路元件的电性特征可以是晶体管的漏电流，相应地，芯片的电性特征是芯片的功耗。又例如，晶体管的电性特征可以是晶体管的时序延迟，相应地，芯片的电性特征可以是芯片速度。
在一些实施例中，可以通过多元回归分析来确定第三关系，第三关系是电路元件的电性特征与芯片的电性特征之间的关系。然后，基于第一关系和第三关系，可以确定第二关系。
例如，可以确定芯片的电性特征的测量值，并且基于芯片的电性特征的测量值，可以以电路元件的电性特征为元素进行多元回归分析，从而确定第三关系，即，电路元件的电性特征与芯片的电性特征之间的关系。例如，这些测量值是针对在工艺参数的一个或多个值下制造的芯片进行测量而获得的。例如，可以将各个规格的晶体管的电性特征与芯片的电性特征之间通过多元回归函数来表示。由于这些回归系数是由产品设计来确定的，因此这些回归系数对于每个芯片产品而言可以认为是固定的常数。这些产品设计可以是每个规格的晶体管在芯片中的数目、位置、运行方式等。通过多元回归分析可以确定回归系数，从而确定芯片的电性特征与电路元件的电性特征之间的关系。
借助于方法200，可以通过工艺参数来确定或预测芯片的电性特征。例如，如果工艺参数发生改变，可以基于更新的工艺参数来预测芯片的电性特征。另外，可以通过比较不同的工艺参数下的芯片的电性特征来判断哪些工艺参数更加满足要求，从而在满足要求的工艺参数条件下能够制造出具有合格的电性特征的芯片。由于这些预测可以在工艺生产、电性测试之前进行，因此有效地避免了金钱、时间成本的浪费，大大缩短了从设计、生产到量产上市的时间周期。
以下将结合图4-图8描述本公开的两个具体实施例，其中图4示出了用于第一实施例和第二实施例的仿真数据的表格，图5-图6示出了第一实施例并且图7-图8示出了第二实施例。
如结合图3所述，可以根据晶体管数目来选择部分晶体管规格进行仿真，例如top5、top10等等。在图4中示出了所选择的两种规格的晶体管，N型晶体管1和P型晶体管2，其中N型晶体管1的版图尺寸为沟道宽度40nm，沟道长度为28nm，P型晶体管2的版图尺寸为沟道宽度58nm，沟道长度为28nm。由于一个规格的晶体管的数目是一定的，所以选择两种规格的晶体管也就是选择了两种数目的晶体管。
在第一实施例中，通过TCAD来仿真工艺参数(栅氧厚度)的改变对于晶体管的静态漏电流IOFF的影响。栅氧厚度表示晶体管的栅极介质的厚度，其中“栅氧”只是本领域中对栅极介质的常见称谓，并不代表使用氧化物作为栅极介质。应当理解，也可以使用任何其他合适类型的介质，例如，氮化硅等。
图4示出了版图工具提取的版图尺寸，例如，N型晶体管1的沟道宽度为40nm，沟道长度为28nm。如图4所示，版图尺寸不包含有关其他工艺参数的信息。另外，图4还示出了工艺基准，即，N型晶体管的沟道宽度为42nm，沟道长度为32nm，栅氧厚度为6埃米
Figure BDA0002474014050000071
由于该实施例仅讨论栅氧厚度这一种工艺参数的变化，因而其他工艺参数在图4中未示出。根据版图尺寸和工艺基准，可以设计多个不同的实验条件。图4示出了实验条件1-3作为示例。应当理解，也可以使用任何其他合适的实验条件。
本领域技术人员可以理解的是，如图4中，版图尺寸和工艺基准是作为实验条件设置时候的参考，所以对于TCAD工具来说，真正的输入是实验条件，根据实验条件TCAD工具自动仿真出结果。
TCAD工具可以在这些实验条件下仿真不同规格的晶体管的静态漏电流，仿真结果如图4所示。现有技术中，这些结果仅仅是供技术人员或者研发人员进行对一定实验条件下(例如图4之类的实验条件)下获得的电路元件(例如晶体管)的电性表现获得一定的认知，而不能够从这些电路元件的电性表现中获得对整个芯片的认知。
受限于当前技术的发展，技术人员只能够通过现有的TCAD仿真工具中获得仿真结果，并在仿真结果达到其满意(例如仿真结果设置合格阈值)时，则认为是合理的工艺，而不能够考虑到当组成芯片时，电路元件之间的相互作用或者相互影响所带来的芯片问题，又或者是性能介于合格与不合格之间的电路元件在若干次的TCAD仿真结果中其仿真结果是合格的，但是在芯片中的表现却是可能存在不良的。这些问题都不是简单的通过TCAD仿真工具能够获得的。
另外，受限于目前其他技术的本领域人员的认知，通常都是认为：仿真结果合格的电路元件其在芯片中的表现也必定是良好的，而处于当前技术限制尚未发现的问题就只有在芯片制程结束后从芯片的表现中去发现，这样后期的修改代价就很大。
本发明实施例为了解决由于当前技术和本领域技术人员认知所带来的局限性，根据这些仿真结果，可以通过数据拟合的方式来确定晶体管的漏电流IOFF与晶体管的栅氧厚度Tox之间的关系。
例如，晶体管的漏电流IOFF与晶体管的栅氧厚度Tox满足以下公式：
IOFF＝A*eB*Tox (1)
其中，A和B是由晶体管尺寸及其他工艺参数(例如晶体管掺杂浓度等)所决定的常数。
可以理解的是，工艺参数除了如图4所示的栅氧厚度Tox之外，还会有其他的参数，如本发明提供的公式(2)所示：
Figure BDA0002474014050000081
其中A，B是常数，Tox为栅氧厚度，W为沟道宽度，L为沟道长度，Vgs是栅极与源极之间的工作电压差，是由设计规格和芯片工作条件决定的，Vt为晶体管的阈值电压，某种固定类型和尺寸的晶体管，它的阈值电压是由离子掺杂的浓度、能量、角度共同决定的。
图5示出了多个实验条件下的仿真数据(由圆点示出)和对应的拟合曲线(由虚线示出)。拟合曲线表示了晶体管的漏电流IOFF与晶体管的栅氧厚度Tox之间的关系。因此，给定栅氧厚度就可以确定对应的晶体管的漏电流IOFF。
需要说明的是，拟合曲线是找出仿真数据之间的数据关联性，获取符合数据整体趋势的曲线图。
在确定各个规格的晶体管的拟合曲线之后，可以将这些拟合曲线进行整合来预测芯片的电性特征。例如，预测芯片功耗P与TCAD仿真的晶体管级的静态漏电流IOFF可以表示为公式(3)：
Figure BDA0002474014050000091
其中n表示晶体管尺寸的种类，Ai和B为常数。这些常数是由产品设计(即各种晶体管在芯片中的个数、位置、运行方式等)决定的。每个产品的Ai和B是固定的常数。
如公式(1)所示，漏电流IOFF与栅氧厚度Tox为指数关系，通过公式(3)中的log函数的运算，功率与栅氧厚度Tox之间存在线性关系。因此，可以将公式(1)和(3)整合在一起，从而根据栅氧厚度来确定芯片功率。芯片功率的实验数据包括在不同栅氧厚度条件下的芯片功率。因此，可以通过公式(1)来计算这些实验条件下各个规格的晶体管的漏电流。然后，根据计算出漏电流以及对应的功耗数据，对公式(3)进行多元回归分析，以确定回归系数为Ai和B。在确定回归系数之后，可以基于晶体管的栅氧厚度来预测芯片功耗。
同样，结合公式(2)和公式(3)可以得到芯片功耗P与多个参数，例如栅氧厚度，沟道宽度，沟道长度，栅极与源极之间的工作电压差等对应的关系。
图6示出了预测芯片功耗与栅氧厚度的示意图，其中横轴表示栅氧厚度Tox，并且纵轴表示预测芯片功耗P。在图6中，基准(baseline)表示根据基准的目标值进行小幅度的随机变化来模拟晶圆根据基准的目标值做实际工艺时可能遇到的工艺随机性。
在第二实施例中，通过TCAD来仿真工艺参数(栅氧厚度)的改变对于环形振荡器(Ring Oscillator)的时序延迟(Delay)的影响。晶体管的仿真的Delay与其栅氧厚度的关系满足以下公式(4)：
Delay＝C*Tox+D (4)
其中C，D是与晶体管尺寸及其他工艺参数(如晶体管掺杂浓度等)所决定的常数。
可以理解的是，工艺参数除了如图4所示的栅氧厚度Tox还会有其他的参数，由于工艺参数之间通常是交互作用从而对晶体管的表现产生影响的，因此，本发明实施例为了扩大体现工艺参数与时序延迟的影响关系，还提供了如公式(5)的关系，从而体现了时序延迟与多个工艺参数之间的关系。
Figure BDA0002474014050000101
其中C，D是常数，Tox为栅氧厚度，W为沟道宽度，L为沟道长度，Vgs是栅极与源极之间的工作电压差，是由设计规格和芯片工作条件决定的，Vt为晶体管的阈值电压，某种固定类型和尺寸的晶体管，它的阈值电压是由离子掺杂的浓度、能量、角度共同决定的。
此外，本发明实施例用于公式中的常数可以根据工艺条件而制定，具体可以根据开发人员的经验进行设置，本发明实施例不做具体限定。
图7示出了多个实验条件下的仿真数据(由圆点示出)和对应的拟合曲线(由虚线示出)。拟合曲线表示了晶体管的延迟时间(Time)与晶体管的栅氧厚度Tox之间的关系。因此，给定栅氧厚度就可以确定对应的晶体管的延迟时间。
预测芯片功耗P与TCAD仿真的环形振荡器的时序延迟Delay，符合下述模型公式：
Figure BDA0002474014050000102
其中Speed表示预测芯片速度(例如，以Hz为单位)，n表示晶体管尺寸的种类，i表示晶体管对应尺寸的编号，Ci(为与不同晶体管尺寸对应参数)和D为常数。这些常数是由产品设计(即各种晶体管在芯片中的个数、位置、运行方式等)决定的。每个产品的Ci和D是固定的常数。
可以将公式(4)和(6)整合在一起，通过栅氧厚度来确定芯片计算速度。芯片功率的实验数据包括在不同栅氧厚度条件下的芯片功率。因此，可以通过公式(4)来计算这些实验条件下各个规格的晶体管的时序延迟。然后，根据计算出时序延迟以及对应的计算速度数据，对公式(6)进行多元回归分析，以确定回归系数为Ci和D。在确定回归系数之后，可以基于晶体管的栅氧厚度来预测芯片计算速度。
图8示出了预测芯片计算速度与栅氧厚度的示意图，其中横轴表示栅氧厚度Tox，并且纵轴表示预测芯片计算速度。在图8中，基准(baseline)表示根据基准的目标值进行小幅度的随机变化来模拟晶圆根据基准的目标值做实际工艺时可能遇到的工艺随机性。
另外，除了栅氧厚度Tox和芯片的功耗以及计算速度外，本公开的实施例同样适用于其他工艺参数的改变对于芯片的其他电性特征的预测，例如，最小工作电压等。
同样，将公式(5)和(6)整合在一起，通过栅氧厚度，沟道宽度W，沟道长度L，栅极与源极之间的工作电压差Vgs，晶体管的阈值电压Vt来确定芯片计算速度。
根据第一和第二实施例可以看出，可以通过工艺参数来确定或预测芯片的电性特征。例如，如果工艺参数发生改变，可以基于更新的工艺参数来预测芯片的电性特征。由于这些预测可以在工艺生产、电性测试之前进行，因此有效地避免了金钱、时间成本的浪费，大大缩短了从设计、生产到量产上市的时间周期。
图9示出了一个可以用来实施本公开的实施例的设备900的示意性框图。例如，设备900可以用于实现系统100。如图9所示，设备900包括中央处理单元(CPU)901，其可以根据存储在只读存储器(ROM)902中的计算机程序指令或者从存储单元908加载到随机访问存储器(RAM)903中的计算机程序指令，来执行各种适当的动作和处理。在RAM 903中，还可存储设备900操作所需的各种程序和数据。CPU 901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
设备900中的多个部件连接至I/O接口905，包括：输入单元906，例如键盘、鼠标等；输出单元907，例如各种类型的显示器、扬声器等；存储单元908，例如磁盘、光盘等；以及通信单元909，例如网卡、调制解调器、无线通信收发机等。通信单元909允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
上文所描述的各个过程和处理，例如方法200，可由处理单元901执行。例如，在一些实施例中，方法200可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元908。在一些实施例中，计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到设备900上。当计算机程序被加载到RAM 903并由CPU 901执行时，可以执行上文描述的方法200的一个或多个步骤。
本公开可以是方法、装置、系统和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于执行本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理单元，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理单元执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种用于确定芯片的电性特征的方法，包括：
确定所述芯片中的电路元件的规格；
基于所述电路元件的规格确定第一关系，所述第一关系是所述电路元件的电性特征与用于制造所述芯片的工艺参数之间的关系；以及
基于所述第一关系确定第二关系，所述第二关系是所述芯片的电性特征与所述工艺参数之间的关系，
其中确定所述第一关系包括：
通过多元回归分析来确定第三关系，所述第三关系是所述电路元件的电性特征与所述芯片的电性特征之间的关系；以及
基于所述第一关系和所述第三关系，确定所述第二关系，
其中所述电路元件中的晶体管的电性特征包括晶体管的漏电流或时序延迟，且所述芯片的电性特征包括芯片的功耗或芯片的速度；
其中所述晶体管的漏电流与所述芯片的功耗之间的关系表示为：
Figure FDA0003884127430000011
其中，n表示晶体管尺寸的种类，IOFFi表示第i种尺寸的晶体管的漏电流，Ai和B为常数，
其中所述晶体管的时序延迟与所述芯片的速度之间的关系表示为：
Figure FDA0003884127430000012
其中Speed表示所述芯片的速度，n表示晶体管尺寸的种类，Delayi表示第i种尺寸的晶体管的漏电流，Ci和D为常数。
2.根据权利要求1所述的方法，其中确定所述第二关系包括：
确定所述芯片的电性特征的测量值；以及
基于所述电性特征的测量值，以所述电路元件的电性特征为元素进行多元回归分析，以确定所述第二关系。
3.根据权利要求1所述的方法，其中确定所述第一关系包括：
通过计算机辅助设计工具确定目标电性特征，其中，所述目标电性特征为与所述工艺参数的至少一个值相对应的所述电路元件的电性特征；以及
基于所述目标电性特征，通过数据拟合来确定所述电路元件的电性特征与所述工艺参数之间的关系。
4.根据权利要求1所述的方法，其中所述电路元件包括晶体管，所述晶体管的规格包括晶体管的尺寸，并且确定所述晶体管的尺寸包括：
确定所述芯片中的不同尺寸的晶体管的数目；以及
确定数目大于阈值数目的晶体管，以及确定该晶体管的尺寸。
5.根据权利要求1所述的方法，其中所述工艺参数包括所述晶体管的栅氧厚度。
6.根据权利要求5所述的方法，并且所述第一关系表示为：
IOFF＝A*eB*Tox
其中，IOFF表示晶体管的漏电流，Tox表示栅氧厚度，并且A和B为常数。
7.根据权利要求1所述的方法，其中所述第一关系表示为：
Delay＝C*Tox+D
其中Delay表示晶体管的时序延迟，并且C和D是常数，Tox表示栅氧厚度。
8.根据权利要求1所述的方法，还包括：
接收所述工艺参数的值；以及
基于所述工艺参数的值，通过所述第二关系来确定所述芯片的电性特征。
9.一种电子设备，包括：
处理单元；以及
存储器，耦合至所述处理单元并且包括存储于其上的程序，所述程序在由所述处理单元执行时使所述电子设备执行根据权利要求1-8中任一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质上存储有机器可执行指令，当所述机器可执行指令在被至少一个处理器执行时，使得所述至少一个处理器实现根据权利要求1-8中任一项所述的方法。
CN202010357587.7A 2020-04-29 2020-04-29 确定芯片电性特征的方法、设备和计算机可读存储介质 Active CN111579961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010357587.7A CN111579961B (zh) 2020-04-29 2020-04-29 确定芯片电性特征的方法、设备和计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010357587.7A CN111579961B (zh) 2020-04-29 2020-04-29 确定芯片电性特征的方法、设备和计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN111579961A CN111579961A (zh) 2020-08-25
CN111579961B true CN111579961B (zh) 2023-04-07

Family

ID=72115057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010357587.7A Active CN111579961B (zh) 2020-04-29 2020-04-29 确定芯片电性特征的方法、设备和计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN111579961B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112180230A (zh) * 2020-08-31 2021-01-05 全芯智造技术有限公司 芯片测试参数异常的侦测方法、存储介质、终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109933946A (zh) * 2019-03-29 2019-06-25 上海华力集成电路制造有限公司 一种半导体器件的分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452439B2 (en) * 2011-03-15 2013-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Device performance parmeter tuning method and system
US9425275B2 (en) * 2014-06-13 2016-08-23 Samsung Electronics Co., Ltd. Integrated circuit chips having field effect transistors with different gate designs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109933946A (zh) * 2019-03-29 2019-06-25 上海华力集成电路制造有限公司 一种半导体器件的分析方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
65nm工艺高性能SRAM的研究与实现;温亮;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20120415(第4期);第19页 *
工艺参数变化情况下纳米尺寸混合信号集成电路性能分析设计自动化方法研究;郝志刚;《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》;20121015(第10期);第89-90页 *

Also Published As

Publication number Publication date
CN111579961A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US7793239B2 (en) Method and system of modeling leakage
US8036870B2 (en) Simulation method for efficient characterization of electronic systems under variability effects
US8181144B2 (en) Circuit timing analysis incorporating the effects of temperature inversion
US8037433B2 (en) System and methodology for determining layout-dependent effects in ULSI simulation
US9009638B1 (en) Estimating transistor characteristics and tolerances for compact modeling
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US8032349B2 (en) Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
US8225257B2 (en) Reducing path delay sensitivity to temperature variation in timing-critical paths
CN111579961B (zh) 确定芯片电性特征的方法、设备和计算机可读存储介质
US20150242554A1 (en) Partial parameters and projection thereof included within statistical timing analysis
US8539427B2 (en) Device mismatch corner model
Dierickx et al. Propagating variability from technology to system level
US8589856B2 (en) Integrated circuit design tool apparatus and method of designing an integrated circuit
Cortadella et al. Static timing analysis
US9679094B2 (en) Determining correlation coefficient(s) among different field effect transistor types and/or among different electrical parameter types
US8825455B2 (en) On-demand table model for semiconductor device evaluation
Bhaghath et al. A survey of SSTA techniques with focus on accuracy and speed
Lu et al. Leakage and dynamic glitch power minimization using integer linear programming for Vth assignment and path balancing
US20160147923A1 (en) Method of characterizing and modeling leakage statistics and threshold voltage
US11113446B2 (en) Yield improving leaf cells optimization for semiconductor netlists
MILIĆ Tuning Logic Simulator for Estimation of VLSI Timing Degradation under Aging.
US11074391B2 (en) Characterizing and simulating library gates to enable identification and elimination of electromigration violations in semiconductor chips
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置
Choi et al. Timed input pattern generation for an accurate delay calculation under multiple input switching
Singh et al. Modified I–V model for delay analysis of UDSM CMOS circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230926

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Patentee after: All Smart Core (Shanghai) Technology Co.,Ltd.

Address before: 230088 13 / F, building J2C, phase II, innovation industrial park, 2800 innovation Avenue, hi tech Zone, Hefei City, Anhui Province

Patentee before: All core Intelligent Manufacturing Technology Co.,Ltd.

TR01 Transfer of patent right