JP6022181B2 - 抵抗分布表示装置、プログラム及び記録媒体 - Google Patents

Description

本発明は、大規模集積回路（ＬＳＩ）やフラットパネルディスプレイ（ＦＰＤ）等における回路要素の抵抗分布を表示する抵抗分布表示装置に関する。

従来から、ＬＳＩやＦＰＤをはじめとする電子機器には、半導体素子、抵抗素子、配線パターン等の種々の回路要素が使用されている。回路要素による電源電圧の変動が大きい場合、電子機器の動作に支障が生じる等のため、回路要素による電圧変動を検出するようにした発明が開発されている。
例えば、特許文献１には、大規模回路に関して、電源電圧の変動が一定値以下に収まることを検証することを目的とする回路検証装置が記載されている。前記目的を達成するために、電源からの電力を消費する回路素子の平均消費電流を用いた静的な回路解析を行なって、ＬＳＩレイアウト上の電源電圧降下の分布を求めて、大規模回路の電源電圧降下の検証を行うようにしている。

また、非特許文献１に記載された発明では、電源電圧の変動が一定値以下に収まることを検証することを目的として、時間的に変化する消費電流波形を用いた動的な回路解析（回路シミュレーション）を行なって、ＬＳＩレイアウト上の電源電圧変動波形を求めるようにしている。
また、非特許文献２に記載された発明では、ＬＳＩレイアウト上の任意の２点間の抵抗値を得ることを目的として、試作品（実機）を作成し、測定器を用いて２点間の抵抗値測定を行うようにしている。

特許文献１記載の発明では、電源からの電力を消費する回路素子の平均消費電流を用いた電源電圧降下を求めるようにしているため、電源電流が流れる頻度は低いが大きな電源電流が流れる回路素子の影響（動的な影響）を考慮できず、正確な解析が困難という問題がある。
非特許文献１記載の発明では動的な解析を行うため、前記特許文献１記載の発明の問題点を解決できるが、最悪のケースを想定した様々な動作パターンの回路シミュレーションを実行する必要があるため、解析に時間がかかるという問題がある。
また、非特許文献２記載の発明では、ＬＳＩレイアウトの抵抗分布を得るために、試作品を作成し実測するようにしているため、コストや時間がかかりすぎるという問題がある。

従来、ソフトウェアによるシミュレーションによって回路要素の抵抗分布を計測するツールは存在しておらず、従来のソフトウェアでは、任意の２点間の抵抗値を求めることはできるが、レイアウト全体にわたる抵抗分布を知ることはできない。前記ソフトウェアを用いて２点間の抵抗値計算をレイアウト全体にわたり単純に繰り返し計算するようにした場合、処理に時間がかかりすぎるという問題がある。

特開２０１０−２５７００５号公報

Howard H. Chen, David D. Ling, "Power Supply Noise Analysis Methodology for Deep-Submicron VLSI Chip Design," DAC 1997. Istvan Novak, "Measuring MilliOhms and PicoHenrys in Power-Distribution Networks,"Design Conference 2000.

本発明は、回路要素の抵抗分布を短時間で得るようにすると共に前記抵抗分布の認識を容易に行い得るようにすることを課題としている。

本発明の第１の視点によれば、回路要素のレイアウトを表すレイアウトデータと前記回路要素の単位量当たりの抵抗値を表す単位抵抗値データとを記憶する記憶手段と、前記回路要素の抵抗分布の算出を指示する指示手段と、前記指示手段による前記回路要素の抵抗分布の算出指示に応答して、前記記憶手段に記憶された前記回路要素のレイアウトデータと単位抵抗値データとを用いて前記回路要素の抵抗分布を算出する抵抗分布算出手段と、前記抵抗分布算出手段が算出した抵抗分布をグラデーション表示する表示手段とを備えて成ることを特徴とする抵抗分布表示装置が提供される。

本発明の第２の視点によれば、コンピュータを、前記抵抗分布表示装置として機能させるための抵抗分布表示処理プログラムが提供される。

本発明の第３の視点によれば、前記抵抗分布表示処理プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。

本発明の抵抗分布表示装置によれば、回路要素の抵抗分布を短時間で得ることができると共に前記抵抗分布の認識が容易になる。
また、コンピュータが本発明の抵抗分布表示処理プログラムを実行することにより、回路要素の抵抗分布を短時間で得ることができると共に抵抗分布の認識が容易な抵抗分布表示装置を構築することが可能になる。
また、本発明のコンピュータ読み取り可能な記録媒体に記録した抵抗分布表示処理プログラムをコンピュータに実行させることにより、回路要素の抵抗分布を短時間で得ることができると共に前記抵抗分布の認識が容易な抵抗分布表示装置を構築することが可能になる。

本発明の実施の形態に係る抵抗分布表示装置のブロック図である。 本発明の実施の形態に係る抵抗分布表示装置の処理を示すフローチャートである。 本発明の実施の形態に係る抵抗分布表示装置の処理を示すフローチャートである。 本発明の実施の形態に係る抵抗分布表示装置の動作を説明する説明図である。 本発明の実施の形態に係る抵抗分布表示装置の動作を説明する説明図である。 本発明の実施の形態に係る抵抗分布表示装置の動作を説明する説明図である。 本発明の実施の形態に係る抵抗分布表示装置の動作を説明する説明図である。 本発明の実施の形態に係る抵抗分布表示装置の表示態様を示す説明図である。 本発明の他の実施の形態に係る抵抗分布表示装置の処理を示すフローチャートである。 本発明の更に他の実施の形態に係る抵抗分布表示装置の動作を説明する説明図である。 本発明の更に他の実施の形態に係る抵抗分布表示装置の表示態様を示す図である。 本発明の更に他の実施の形態に係る抵抗分布表示装置の表示態様を示す図である。

以下、本発明の実施の形態に係る抵抗分布表示装置、抵抗分布表示方法、抵抗分布表示処理プログラム、前記抵抗分布表示処理プログラムを記録したコンピュータ読み取り可能な記録媒体について、図面に沿って説明する。尚、各図において同一部分には同一符号を付している。
図１は、本発明の実施の形態に係る抵抗分布表示装置１００のブロック図である。図１において、抵抗分布表示装置１００は、操作部１０１、抵抗分布算出部１０２、表示部１０３及び記憶部１０４を備えている。

操作部１０１は、使用者が抵抗分布の算出を指示するためのものである。
記憶部１０４は、回路要素のレイアウトデータ１０５及び単位抵抗値データ１０６を予め記憶している。レイアウトデータ１０５には、回路要素の形状や大きさのデータ、厚みのデータ、配置座標のデータ、抵抗値計算の基準点を表すデータが含まれている。抵抗値計算の基準点を表すデータは使用者が操作部１０１によって入力するように構成することも可能であり、この場合には、抵抗値計算の基準点を表すデータはレイアウトデータ１０５に含まれないように構成することができる。
回路要素には、単一の回路要素のみならず、複数の回路要素によって構成される電子回路も含まれる。また、複数の回路要素の中のいずれかを選択して抵抗分布を表示させるように構成する場合には、記憶部１０４には、複数の回路要素のレイアウトデータ１０５及び単位抵抗値データ１０６を予め記憶するように構成する。

単位抵抗値データ１０６は、回路要素の単位量（単位面積または単位体積）当たりの抵抗値を表すデータである。回路要素の抵抗値は形状や体積によって決まるため、通常は単位体積当たりの抵抗値を単位抵抗値データ１０６として用いる。しかしながら、回路要素の厚みを既知の一定値に設定している場合には、回路要素の形状や面積が決まれば抵抗値も決定できるため、単位抵抗値データ１０６は単位面積当たりの抵抗値としてもよい。回路要素の厚みを既知の一定値に設定し、単位抵抗値データ１０６として単位面積当たりの抵抗値を用いて抵抗分布を算出する方が簡便である。

抵抗分布算出部１０２は、操作部１０１による抵抗分布の算出指示に応答して、レイアウトデータ１０５及び単位抵抗値データ１０６を用いて前記回路要素のレイアウトの抵抗分布を算出する。
表示部１０３は、抵抗分布算出部１０２が算出した抵抗分布をグラデーション表示する。抵抗分布のグラデーション表示は、色の濃淡の変化や色彩の変化によって、分布する抵抗値の変化を連続的な変化として表示するものである。例えば、抵抗分布のグラデーション表示として、抵抗分布における抵抗値の大小関係を、グレースケール表示、カラー表示、ドット表示、等高線表示又は立体表示によって表す表示とすることができる。

グラデーション表示は、カラー表示の場合、抵抗値が大きくなるに従って寒色系色彩から徐々に暖色系色彩に連続的（アナログ的）に変化する表示とすることができる。
単色表示の場合には、表示する値に応じて当該色の濃さ又は明るさ（明度）を連続的（アナログ的）に変化させるグレースケール表示とすることができる。
ドット表示の場合、抵抗値の大きさに応じた密度（例えば抵抗値が小さい領域は小さい密度、抵抗値が大きい領域は大きい密度）の点の集合による表示とすることができる。
等高線表示の場合、抵抗値の大きさに応じた密度（例えば抵抗値が小さい領域は小さい密度、抵抗値が大きい領域は大きい密度）の等高線による表示とすることができる。
立体表示の場合、水平面方向を回路要素の存在領域とすると共に前記水平面に直交する方向を回路要素の各点の抵抗値として抵抗分布をアナログ的に立体表示するように構成することができる。

ここで、操作部１０１は指示手段を構成し、抵抗分布算出部１０２は抵抗分布算出手段を構成し、表示部１０３は表示手段を構成し、記憶部１０４は記憶手段を構成している。
抵抗分布表示装置１００は、図１のようにハードウェアによって構成することができるが、コンピュータ（図示せず）に所定のプログラム（抵抗分布表示処理プログラム）を実行させることによって抵抗分布表示装置１００を構成することができる。この場合、前記抵抗分布表示処理プログラムはコンピュータ読み取り可能な記録媒体１０７に記録しておき、コンピュータにインストールして実行させるように構成することができる。また、抵抗分布算出部１０２を中央処理装置（ＣＰＵ）によって構成することができる。

図２及び図３は、本発明の実施の形態に係る抵抗分布表示装置１００の処理を示すフローチャートである。
図４〜図８は、本発明の実施の形態に係る抵抗分布表示装置１００の動作説明図である。
本実施の形態では、抵抗分布を表示する回路要素の例として、図４に示すように、大規模集積回路（ＬＳＩ）に用いる配線パターン３０３の例を挙げている。

図４において、配線パターン３０３は電界効果トランジスタ（ＦＥＴ）のソース端子３０１とドレイン端子３０２間に接続されている。本実施の形態では、配線パターン３０３の抵抗分布表示態様として、ソース端子３０１を基準点とする配線パターン３０３の抵抗値の分布（即ち、ソース端子３０１と、配線パターン３０３内の複数の点との間の抵抗値の分布）を表示するようにしている。

図５は、図４の配線パターン３０３を複数のメッシュ領域４０１に分割した図である。図５において、メッシュ領域４０１の頂点Ｂ１、Ｂ２はソース端子３０１上の点であり、抵抗値の基準となる点（抵抗値が０となる点）である。メッシュ領域４０１の頂点Ａ_１〜Ａ_ｎは抵抗値を算出する頂点である。配線パターン３０３は、複数の頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２の中の隣り合う２つの頂点を結ぶ線分（メッシュ領域４０１の辺）によって囲まれた、複数のメッシュ領域４０１に分割されている。

図６は、図５において隣り合う各頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２間を抵抗素子で接続して表した図である。図５のようにメッシュ分割された配線パターン３０３は、図６に示すように、各隣り合う頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２を抵抗素子によって接続した構成（換言すれば、図４における隣り合う頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２間の線分を抵抗に置き換えた構成）と等価な回路として表される。
図７は、本発明の実施の形態において抵抗分布を求める際の説明図である。
図８は、図６に示した配線パターン３０３の抵抗分布を、単一色の階調（グレースケール）表示によってグラデーション表示した例である。

以下、図１〜図８を用いて本発明の実施の形態に係る抵抗分布表示装置１００の動作を詳細に説明する。
図１において、使用者が操作部１０１を操作して、配線パターン３０３の抵抗分布の算出を指示すると、抵抗分布算出部１０２は、記憶部１０４から配線パターン３０３のレイアウトデータ１０５と単位抵抗値データ１０６を読み込む（ステップＳ２０１）。レイアウトデータ１０５は例えばＧＤＳII形式のデータである。

表示部１０３には、図４に示すように、抵抗分布算出部１０２が読み込んだ配線パターン３０３のレイアウトデータ１０５のレイアウトが表示される。図４では、配線パターン３０３にソース端子３０１とドレイン端子３０２が接続された表示がなされている。
本実施の形態では、配線パターン３０３の厚みは既知の一定値としており、単位面積当たりの抵抗値を単位量当たりの抵抗値として用いている。配線パターン３０３のレイアウトデータのうち、形状、幅及び長さのデータに基づいて配線パターン３０３の抵抗分布が算出される。配線パターンの種類によって厚みが異なる場合には単位面積当たりの抵抗値が異なることになるが、この場合は単位体積当たりの抵抗値を単位抵抗値として用い、配線パターンの形状や体積に基づいて抵抗分布を算出することができる。

次に抵抗分布算出部１０２は、配線パターン３０３のメッシュ分割処理を行う（ステップＳ２０２）。メッシュ分割処理は、抵抗分布算出処理の対象となる配線パターンやデバイス等の回路要素を複数の領域（メッシュ領域）に分割する処理である。本実施の形態では、図５に示すように、配線パターン３０３の全領域を、黒点で示す複数の点（頂点）Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２の中の隣り合う３点を頂点とする三角形状の複数のメッシュ領域４０１に分割している。

本実施の形態では、メッシュ分割を行う方法として、アドバンスフロント（Advancing Front）法を用いている。尚、メッシュ領域の形状は必ずしも三角形状である必要はなく、四角形等の他の多角形状でもよい。
図５のようにメッシュ分割された配線パターン３０３は、図６に示すように、各隣り合う頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２を抵抗素子によって接続した構成（換言すれば、各隣り合う頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２を接続する線分を抵抗素子に置き換えた構成）と等価な回路として表される。
各頂点Ａ_１〜Ａ_ｎの抵抗値は、接地電位であり基準点でもあるソース３０１（換言すれば、接地電位であるＢ_１、Ｂ_２）を基準とする値であり、以後、抵抗値Ｒ_１〜Ｒ_ｎと表す。

次に、抵抗分布算出部１０２は、コントロールボリューム（Control Volume）法を用いて、各頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２を結ぶ各辺のコンダクタンスに関する行列（コンダクタンス行列Ｇ）を求める（ステップＳ２０３）。
図７は、コントロールボリューム法を用いてコンダクタンス行列Ｇを求める際の説明図である。

図７において、メッシュ分割されたメッシュ領域４０１のうち、頂点Ａ_ｉに着目する。灰色で示した領域５０１は頂点Ａ_ｉの支配領域（Control Volume）である。ここで支配領域とは、領域全体（本実施の形態では配線パターン３０３の領域全体）を各頂点に対応付けて分割したとき、各頂点に対応付けて設けられた領域である。一の頂点の支配領域は、その隣の支配領域（隣接する支配領域）と重ならないが接するように形成される。
頂点Ａ_ｉの支配領域が隣接する支配領域と接する面をＳで表し、この面Ｓにおける電流密度をＪで表すと、静電場の連続の式は次式（１）で表される。

前記式（１）にコントロールボリューム法を適用すると、次式（２）が得られる。

ここで、Ｊ＝Ｅ／ρ、Ｅ_ｊｉ＝（Ｖ_ｊ−Ｖ_ｉ）／ｌ_ｊｉという関係を用いた。
尚、Ｖ_ｉ、Ｖ_ｊは頂点Ａ_ｉ、頂点Ａ_ｊの電位、Ｅは電界、Ｅ_ｊｉは頂点Ａ_ｉと頂点Ａ_ｊの中間点における電界強度、ρは導体の抵抗率、ｌ_ｊｉは頂点Ａ_ｊと頂点Ａ_ｉの距離、Ｓ_ｊｉは頂点Ａ_ｉの支配領域の断面のうち頂点Ａ_ｉと頂点Ａ_ｊを結ぶ辺＜ｉ，ｊ＞と交わる断面の長さ、ｈ_ｊｉは断面の厚さ、である。
前記式（２）は頂点Ａ_ｉに流れ込む電流の総和がゼロというキルヒホッフの電流則を表している。したがって、頂点Ａ_ｉと頂点Ａ_ｊ間のコンダクタンスｇ_ｊｉを次式（３）のように定義すると、

前記式（２）は次式（４）のように書き換えられる。

前記式（４）を全ての頂点について作成して１つにまとめると、次式（５）の連立方程式で表され、各隣り合う２つの頂点Ａ_１〜Ａ_ｎ、Ｂ_１、Ｂ_２を結ぶ線分（辺）のコンダクタンスに関するコンダクタンス行列Ｇが求められる。

次に抵抗分布算出部１０２は、次式（６）で表すように、前記式（５）のコンダクタンス行列Ｇの逆行列Ｇ^−１の対角要素Ｒ_１〜Ｒ_ｎを算出することにより、配線パターン３０３の領域全体の抵抗分布を算出する（ステップＳ２０４）。逆行例Ｇ^−１の対角要素Ｒ_１〜Ｒ_ｎが、各々、基準点であるソース端子３０１から各頂点Ａ_１〜Ａ_ｎまでの抵抗値となる。

以上のようにして、抵抗分布算出部１０２は基準点であるソース端子３０１から各頂点Ａ_１〜Ａ_ｎまでの各抵抗値Ｒ_１〜Ｒ_ｎを算出し、配線パターン３０３の領域全体の抵抗分布を算出する。
次に抵抗分布算出部１０２は、抵抗値Ｒ_１〜Ｒ_ｎを用いてグラデーション表示用データを生成する（ステップＳ２０５）。
図３は、処理ステップ２０５の処理内容を詳細に示すフローチャートである。本実施の形態では、配線パターン３０３の抵抗分布をグレースケール表示するためのグラデーション表示用データを生成する。

図３において、先ず抵抗分布算出部１０２は、表示部１０３においてグレースケールで表示可能な階調数Ｎを取得する（ステップＳ３０１）。階調数Ｎは表示部１０３の表示能力等によって定められる正の整数であり、予め定められた数である。
０〜（Ｎ−１）までの整数を階調番号ｉと呼び、階調番号ｉに対して明度Ｍ_ｉを対応付ける関数を、明度関数ｆ（ｉ）として決定する（ステップＳ３０２）。明度Ｍ_ｉと明度関数ｆ（ｉ）の関係は次式（７）で表される。明度関数ｆ（ｉ）は予め定めた関数であり、一つの明度関数を用意するように構成してもよく、あるいは、複数の明度関数を用意しておいてその中から選択するように構成してもよい。
Ｍ_ｉ＝ｆ（ｉ） （７）

次に抵抗分布算出部１０２は、全頂点Ａ_１〜Ａ_ｎの抵抗値Ｒ_１〜Ｒ_ｎの中の最大値Ｒ_ｍａｘと最小値Ｒ_ｍｉｎを求める（ステップＳ３０３）。
次に抵抗分布算出部１０２は、各メッシュ領域４０１の頂点Ａ_ｊについて、次式（８）を用いて、当該頂点Ａ_ｊの抵抗値Ｒ_ｊから当該頂点Ａ_ｊの階調番号Ｋ_ｊを算出する（ステップＳ３０４）。
Ｋ_ｊ＝Ｎ・（Ｒ_ｊ−Ｒ_ｍｉｎ）／（Ｒ_ｍａｘ−Ｒ_ｍｉｎ） （８）

次に抵抗分布算出部１０２は、各頂点Ａ_１〜Ａ_ｎを、ｆ（Ｋ_ｊ）の明度で塗る（ステップＳ３０５）。
次に抵抗分布算出部１０２は、各メッシュ領域４０１の内部を、当該メッシュに属する頂点の明度が滑らかに連続するように補完しながら塗りつぶす（ステップＳ３０６）。
これにより、グレースケール表示用のグラデーション表示用データが生成される。
抵抗分布算出部１０２は、抵抗分布をグラデーション表示させるために、生成したグラデーション表示用データを表示部１０３に出力する（ステップＳ２０６）。
表示部１０３は前記グラデーション表示用データを表示する。これにより、表示部１０３には、図８に示すように、グレースケール表示によって、配線パターン３０３の抵抗分布がグラデーション表示される。

図８において、表示部１０３は、抵抗値が大きいほど明度が暗くなるように連続的に変化する単色表示を行うことにより、抵抗分布をグラデーション表示する。即ち、表示部１０３では、ソース端子３０１側の抵抗値が最も小さくドレイン端子３０２側へ近づくに従って抵抗値が大きくなるように連続的に明度が変化する抵抗分布の表示、即ち、ソース端子３０１側の明度が大きくドレイン端子３０２側へ近づくに従って連続的に明度が小さくなるような抵抗分布の表示がなされる。
このようにして、本発明の第１の実施の形態によれば、回路要素の抵抗分布を短時間で得るようにすると共に前記抵抗分布の認識を容易に行い得るようにすることが可能になる。

図９は、本発明の他の実施の形態に係る抵抗分布表示装置の処理を示すフローチャートで、グラデーション表示用データとしてカラー表示用のデータを生成する処理である。本他の実施の形態では、抵抗分布のグラデーション表示をカラー表示する。
本他の実施の形態では、前記実施の形態の図３の処理に代えて、グラデーション表示用データとしてカラー表示用のデータを生成し表示する点で相違しているが、その他の点は前記実施の形態と同じである。以下、図９に沿って、グラデーション表示をカラーで行う際の動作を説明する。

図９において、先ず抵抗分布算出部１０２は、表示部１０３においてカラー表示可能な色数Ｎを取得する（ステップＳ４０１）。色数Ｎは表示部１０３の表示能力等によって定められる正の整数であり、予め定められた数である。
０〜（Ｎ−１）までの整数を色番号ｉと呼び、色番号ｉに対してＲ（赤）、Ｇ（緑）、Ｂ（青）各色の強度＜Ｒ，Ｇ，Ｂ＞を対応づける関数を、色関数＜ｆＲ（ｉ），ｆＧ（ｉ），ｆＢ（ｉ）＞として次式（９）のように決定する（ステップＳ４０２）。
赤関数ｆＲ（ｉ）、緑関数ｆＧ（ｉ）、青関数ｆＢ（ｉ）は、各々、Ｒ、Ｇ、Ｂの強度を決める関数であり、これらを組み合わせることによって色関数＜ｆＲ（ｉ），ｆＧ（ｉ），ｆＢ（ｉ）＞が構成されている。

このとき、隣り合う色番号に対応付けられた色の間で滑らかに変化するように、隣り合う色番号に色を対応付ける。色関数＜ｆＲ（ｉ），ｆＧ（ｉ），ｆＢ（ｉ）＞は予め定めた関数であり、一つの色関数を用意するように構成してもよく、あるいは、複数の色関数を用意しておいてその中から選択するように構成してもよい。
＜Ｒ，Ｇ，Ｂ＞＝＜ｆＲ（ｉ），ｆＧ（ｉ），ｆＢ（ｉ）＞ （９）

次に抵抗分布算出部１０２は、全頂点Ａ_１〜Ａ_ｎの抵抗値Ｒ_１〜Ｒ_ｎの中の最大値Ｒ_ｍａｘと最小値Ｒ_ｍｉｎを求める（ステップＳ４０３）。
次に抵抗分布算出部１０２は、各メッシュ領域４０１の頂点Ａ_ｊについて、次式（１０）を用いて、当該頂点Ａ_ｊの抵抗値Ｒ_ｊから当該頂点Ａ_ｊの色番号Ｃ_ｊを算出する（ステップＳ４０４）。
Ｃ_ｊ＝Ｎ・（Ｒ_ｊ−Ｒ_ｍｉｎ）／（Ｒ_ｍａｘ−Ｒ_ｍｉｎ） （１０）

次に抵抗分布算出部１０２は、各頂点Ａ_１〜Ａ_ｎを色関数＜ｆＲ（ｉ），ｆＧ（ｉ），ｆＢ（ｉ）＞の色で塗る（ステップＳ４０５）。
次に抵抗分布算出部１０２は、各メッシュ領域４０１の内部を、当該メッシュに属する各頂点の色が滑らかに連続するように補完しながら塗りつぶす（ステップＳ４０６）。これによって、カラー表示用のグラデーション表示用データが生成される。

抵抗分布算出部１０２は、抵抗分布をカラー表示させるために、生成したグラデーション表示用データを表示部１０３に出力する（ステップＳ２０６）。表示部１０３は前記グラデーション表示用データを表示する。これにより、表示部１０３には、カラー表示によって、配線パターン３０３の抵抗分布がグラデーション表示される。
このようにして本他の実施の形態においても、回路要素の抵抗分布を短時間で得るようにすると共に前記抵抗分布の認識を容易に行い得るようにすることが可能になる。

図１０は、本発明の更に他の実施の形態に係る抵抗分布表示装置１００が抵抗分布を算出して表示を行う例を示す説明図である。本他の実施の形態と前述した各実施の形態は、回路要素の構成やグラデーション表示の態様が異なるだけで、構成やグラデーション表示以外の処理は同じである。
図１０において、回路要素は、ソース端子７０１とドレイン端子７０２間に、配線パターン７０３、抵抗素子７０５及び配線パターン７０４が直列接続された構成である。

ソース端子７０１は抵抗値の基準点である。抵抗分布表示装置１００は、前記同様にして図１０の回路要素の抵抗分布を算出し、図１１に示すようにグレースケールでグラデーション表示する。
これにより、回路要素の抵抗分布を短時間で得るようにすると共に前記抵抗分布の認識を容易に行い得るようにすることが可能になる。

図１２は、本発明の更に他の実施の形態に係る抵抗分布表示装置１００が抵抗分布を算出して表示を行う例を示す図である。本他の実施の形態と図１１の実施の形態は、グラデーション表示の態様が異なるだけで、グラデーション表示以外の構成や処理は同じである。図１２においては、図１０の回路要素をドット表示している。
本他の実施の形態によっても、回路要素の抵抗分布を短時間で得るようにすると共に前記抵抗分布の認識を容易に行い得るようにすることが可能になる。

以上述べたように本発明の実施の形態に係る抵抗分布表示装置１００は、回路要素のレイアウトを表すレイアウトデータ１０５と前記回路要素の単位量当たりの抵抗値を表す単位抵抗値データ１０６とを記憶する記憶部１０４と、前記回路要素の抵抗分布の算出を指示する操作部１０１と、操作部１０１による前記回路要素の抵抗分布の算出指示に応答して、記憶部１０４に記憶された前記回路要素のレイアウトデータと単位抵抗値データとを用いて前記回路要素の抵抗分布を算出する抵抗分布算出部１０２と、抵抗分布算出部１０２が算出した抵抗分布をグラデーション表示する表示部１０３とを備えて成ることを特徴としている。

ここで、抵抗分布算出部１０２は、前記回路要素のレイアウトを複数の多角形のメッシュ領域４０１に分割し、各メッシュ領域４０１の各辺のコンダクタンスに関するコンダクタンス行列Ｇを求め、前記コンダクタンス行列Ｇの逆行列Ｇ^−１の対角要素を求めて各頂点Ａ_１〜Ａ_ｎの抵抗値を求めることにより前記回路要素の抵抗分布を算出するように構成することができる。
また、前記抵抗分布のグラデーション表示は、前記抵抗分布における抵抗値の大小関係を表すグレースケール表示、カラー表示、ドット表示、等高線表示又は立体表示であるように構成することができる。

したがって、回路要素の抵抗分布を短時間で得ることができると共に前記抵抗分布の認識が容易になる。
また、前述した特許文献１や非特許文献１記載の発明では回路要素の動作に依存したため正確な電源配線網の検証が困難であったが、本発明の実施の形態では回路要素の動作に依存せずに電源配線網の検証を行うことが可能である。

また、本発明の実施の形態ではシミュレーションによって抵抗分布を算出しており、試作品（実機）を作って抵抗分布を調査する工程が不要となるため、迅速に抵抗分布を表示することが可能であり又、廉価に構成することが可能である。
また、ＬＳＩレイアウトやＦＰＤレイアウトにおける回路要素の抵抗分布を認識しやすい態様で表示することができる。抵抗値の大きさに応じてグラデーション表示できるので、抵抗が大きい箇所を視覚的に容易に把握することができる。

また、表示部１０３は、抵抗分布の表示を半透明にして回路要素のレイアウト表示上に重ねて表示するように構成することができる。この場合、抵抗分布算出部１０２は、図２の処理ステップＳ２０５で抵抗分布のグラデーション表示データを生成した後、前記回路要素のレイアウト表示を行うためのレイアウト表示データと半透明表示用の前記グラデーション表示データを重ねて表示する表示データを、表示部１０３に出力する。表示部０３は、抵抗分布算出部１０２からの前記表示データに基づいて、半透明の抵抗分布と回路要素のレイアウトを重ねて表示する。これにより、表示部１０３では、回路要素の抵抗値分布がより把握しやすい表示がなされる。

また、本実施の形態ではコンダクタンス行列Ｇの逆行列Ｇ^−１の対角要素を求めることにより、基準点からレイアウト上の各点までの抵抗値を求めるようにしているため、抵抗分布を簡単に求めることが可能になる。
また、本実施の形態によれば、並列処理により高速に抵抗分布の計算を行うことができる。

また、抵抗分布の微分の分布を表示することにより、抵抗値が増加する原因となっている箇所（抵抗値が急激に増加している箇所）を容易に特定することが可能になる。この場合、抵抗分布算出部１０２は、処理ステップＳ２０４で算出した抵抗分布を微分し、その結果を表示部１０３に表示させる。表示部１０３には、抵抗分布を微分した結果が表示される。

また、コンピュータが本発明の実施の形態に係る抵抗分布表示処理プログラムを実行することにより、回路要素の抵抗分布を短時間で得ることができると共に抵抗分布の認識が容易な抵抗分布表示装置を構築することが可能になる。
また、本発明の実施の形態に係るコンピュータ読み取り可能な記録媒体に記録した抵抗分布表示処理プログラムをコンピュータに実行させることにより、回路要素の抵抗分布を短時間で得ることができると共に前記抵抗分布の認識が容易な抵抗分布表示装置を構築することが可能になる。

また、本発明の実施の形態に係る抵抗分布表示方法は、
抵抗分布算出手段が、回路要素の抵抗分布の算出を指示する指示手段による前記回路要素の抵抗分布の算出指示に応答して、記憶手段に記憶された前記回路要素のレイアウトを表すレイアウトデータと前記回路要素の単位量当たりの抵抗値を表す単位抵抗値データと用いて前記回路要素の抵抗分布を算出する抵抗分布算出ステップと、
表示手段が、前記抵抗分布算出手段が算出した抵抗分布をグラデーション表示する抵抗分布表示ステップとを備えて成ることを特徴としている。

ここで、前記抵抗分布算出ステップは、前記回路要素のレイアウトを複数の多角形のメッシュ領域に分割する分割ステップと、前記各メッシュ領域の各辺のコンダクタンスに関するコンダクタンス行列Ｇを求めるコンダクタンス行列算出ステップと、前記コンダクタンス行列Ｇの逆行列Ｇ^−１の対角要素を算出して前記各頂点Ａ_１〜Ａ_ｎの抵抗値Ｒ_１〜Ｒ_ｎを求めることにより前記回路要素の抵抗分布を算出する抵抗分布算出ステップとを備えるように構成することができる。

また、前記抵抗分布表示ステップにおけるグラデーション表示は、グレースケール表示、カラー表示、ドット表示、等高線表示又は立体表示であるように構成することができる。前記グレースケール表示、カラー表示、ドット表示、等高線表示又は立体表示は、前記抵抗分布における抵抗値の大小関係を識別可能な表示とする。

したがって、本発明の実施の形態に係る抵抗分布表示方法によれば、回路要素の抵抗分布を短時間で得ることができると共に前記抵抗分布の認識が容易になる。
また、本発明の実施の形態に係るプログラムをコンピュータが実行することにより、回路要素の抵抗分布を短時間で得ることができると共に抵抗分布の認識が容易な抵抗分布表示方法を実行することが可能になる。

尚、前記各実施の形態では、ＬＳＩやＦＰＤの例で説明したが、電源を備えた機器の電源配線の抵抗の検査に利用可能である。また、各種回路基板の抵抗の検査にも利用可能である。
また、静電破壊（ＥＳＤ）の検査にも利用可能である。また、ＬＳＩの電源端子間の抵抗値や、電源端子とＥＳＤ保護素子の間の抵抗値を求め、規定値以下であることを検査する場合にも利用可能である。また、有機ＥＬ（ＯＬＥＤ）照明の透明電極上の抵抗分布表示にも利用可能である。

ＬＳＩやＦＰＤあるいは回路基板等の各種電子機器に使用する回路要素の抵抗分布、電源を備えた電子機器の電源配線の抵抗分布の表示や、ＯＬＥＤ照明の透明電極（例えばＩＴＯ）の抵抗分布の表示に利用可能である。また、ＥＳＤの検査、ＬＳＩの電源端子間の抵抗値や電源端子とＥＳＤ保護素子の間の抵抗値の検査に利用可能である。

１００・・・抵抗分布表示装置
１０１・・・操作部
１０２・・・抵抗分布算出部
１０３・・・表示部
１０４・・・記憶部
１０５・・・レイアウトデータ
１０６・・・単位抵抗値データ
１０７・・・記録媒体
３０１、７０１・・・ソース端子
３０２、７０２・・・ドレイン端子
３０３、７０３、７０４・・・配線パターン
４０１・・・メッシュ領域
５０１・・・領域
７０５・・・抵抗素子
Ａ_１〜Ａ_ｋ〜Ａ_ｎ、Ｂ_１、Ｂ_２・・・頂点

Claims (4)

1. 回路要素のレイアウトを表すレイアウトデータと前記回路要素の単位量当たりの抵抗値を表す単位抵抗値データとを記憶する記憶手段と、
   回路内に設定された基準点から回路要素内の複数の点までの抵抗値の分布である抵抗分布の算出を指示する指示手段と、
   前記指示手段による抵抗分布の算出指示に応答して、前記記憶手段に記憶された回路要素のレイアウトデータと単位抵抗値データとを用いて前記回路要素の抵抗分布を算出する抵抗分布算出手段と、
   前記抵抗分布算出手段が算出した抵抗分布をグラデーション表示する表示手段とを備えて成り、
   前記抵抗分布算出手段は、前記回路要素のレイアウトを複数の多角形のメッシュ領域に分割し、前記基準点から前記各メッシュ領域の各頂点までの抵抗値の分布を前記回路要素の抵抗分布として算出することを特徴とする抵抗分布表示装置。
2. 前記抵抗分布算出手段は、前記各メッシュ領域の各辺のコンダクタンスに関するコンダクタンス行列を求め、前記コンダクタンス行列の逆行列の対角要素を、前記基準点から前記各メッシュの各頂点までの抵抗値として求めることにより、前記回路要素の抵抗分布を算出することを特徴とする請求項１記載の抵抗分布表示装置。
3. 前記抵抗分布のグラデーション表示は、前記抵抗分布における抵抗値の大小関係を表すグレースケール表示、カラー表示、ドット表示、等高線表示又は立体表示であることを特徴とする請求項１又は２記載の抵抗分布表示装置。
4. コンピュータを、請求項１乃至３のいずれか一に記載の抵抗分布表示装置として機能させるための抵抗分布表示処理プログラム。